利用沟道热电子实现SONOS存储单元写操作的方法 【技术领域】
本发明涉及一种半导体集成电路制造器件的工艺方法，具体涉及一种非挥发性快速存储器的工艺方法，尤其涉及一种利用沟道热电子实现SONOS(以氮化硅作为电荷存储介质的器件)非挥发性快速存储器存储单元写操作的方法。
背景技术
在对SONOS cell(硅氧氮氧硅)进行擦写操作的时候，目前业界采用沟道F/N遂穿的方式来对存储单元进行擦写，来实现对存储单元的存储位元控制。这种方法的优点是功耗小，缺点是速度很慢。
如图1所示，现有的采用沟道F/N遂穿的方式对存储单元进行擦写的方法具体如下：
1、图1A为对SONOS CELL进行写操作(PROGRAM)的原理示意图，在门栅(POLY GATE)和衬底的P型阱(PWELL)之间加一正向高压，此正向压降使得PWELL沟道中的电子随着时间的增加，大量的隧道穿越一层基极薄的氧化层，然后固定存储在中间的一层氮化物(NITRIDE)中。
2、图1B为对SONOS CELL进行擦操作(ERASE)的原理示意图，在门栅(POLY GATE)和衬底的P型阱(PWELL)之间加一负向高压，此负向压降使得氮化物(NITRIDE)中的电子随着时间的增加，大量的隧道穿越一层基极薄的氧化层，被拉出氮化层，然后进入PWELL沟道中。
3、通过逻辑判定，当NITRIDE中存在固定的电子时为存储的位元”0”(PROGRAM)；当NITRIDE中不存在固定的电子时为存储的位元”1”(ERASE)；通过”0”和”1”的判断实现存储单元状态的辨识。
【发明内容】
本发明要解决的技术问题是提供一种利用沟道热电子实现SONOS存储单元写操作的方法，该方法能提高改变SONOS存储单元的写状态，提高存储器写的速度。
为解决上述技术问题，本发明提供一种利用沟道热电子实现SONOS存储单元写操作的方法，在SONOS工艺中采用沟道热电子注入，通过使存储器晶体管工作在饱和靠近击穿端，产生足够的沟道电流和横向电场，从而在沟道靠近漏区由于横向电场作用，产生足够多的热电子注入到栅绝缘层中的氮化硅中，实现存储单元电荷的存储。
该方法对需进行写操作的目标存储管T实现热电子写入的电压偏置条件为：VPOS表示在子线端施加的电压偏置，设置在1～15V之间；VB表示在位线端施加的电压偏置，设置在2～15V之间；VGND表示在存储管源端施加的电压偏置，设置在0电位。
如果采用双电压源供电，VGND可以同衬底或者阱电位一起捆绑在一个负电位，VGND设置在0～-15V之间。
在对目标存储管T进行写操作的过程中，按所述电压偏置条件进行一定时间的电压偏置就可以完成写操作，该电压偏置时间设置在0.1～10毫秒。
和现有技术相比，本发明具有以下有益效果：本发明利用沟道热电子注入来实现SONOS存储单元的写操作，但擦的操作仍然采用沟道F/N遂穿，通过两种组合的操作实现存储位元的控制，这种方法的优点是相较于业界采用的F/N遂穿来说，能提高改变SONOS存储单元的写状态，存储单元写的速度明显提高，可以显著实现快速存取。
【附图说明】
图1是现有的采用沟道F/N遂穿的方式对存储单元进行擦写的原理示意图，图1A为对SONOS CELL进行写操作(PROGRAM)的原理示意图，图1B为对SONOS CELL进行擦操作(ERASE)的原理示意图；
图2是本发明采用的SONOS存储单元进行写操作和擦操作地原理示意图，图2A为利用沟道热电子实现SONOS存储单元写操作的原理示意图，图2B为利用空穴FN遂穿注入实现SONOS存储单元擦操作的原理示意图；
图3是本发明SONOS CELL的VG-ID(门栅电压与沟道电流)曲线图。
【具体实施方式】
下面结合附图和实施例对本发明作进一步详细的说明。
如图2所示，图2A为本发明采用沟道热电子实现SONOS存储单元写操作的原理示意图，图2A中偏置+5V横向电场使电子注入到氮化层中，通过使存储器晶体管工作在饱和靠近击穿端，产生足够的沟道电流和横向电场，从而在沟道靠近漏区由于横向电场作用，产生足够多的热电子注入到栅绝缘层中的氮化硅中，实现存储单元电荷的存储，即同F/N隧道穿越产生同样效果的写操作。
图2B为业界通常采用的空穴FN遂穿注入实现SONOS存储单元擦操作的原理示意图，采用通常的在门栅(POLY GATE)和位线(BL)之间加一负向高压-10.7V，使空穴注入氮化层中，此负向压降使得氮化物中的电子随着时间的增加，大量的隧道穿越一层基极薄的氧化层，被拉出氮化层，然后进入PWELL沟道中，实现擦操作。
表1是本发明基于SONOS结构实现热电子写入的电压偏置表，其中VWL表示门栅上偏置的电压，VBL为位线端偏置电压，VSRC为源端偏置电压，VBPW为存储器件的阱电压。
表1
Operation Cell VWL VBL VSRC VBPW Program T VPOS VB VGND VGND
其中，T表示需要进行写操作的目标存储管；VPOS表示在子线端施加的电压偏置；VB表示在位线端施加的电压偏置；VGND表示在存储管源端施加的电压偏置；VBPW表示在操作管的衬底或者阱电位。VPOS通常设置在1～15V之间；VB通常设置在2～15V之间；VGND通常设置在0电位，如果采用双电压源供电则可以同衬底或者阱电位一起捆绑在一个负电位大约是0～-15V。
在对目标存储管T进行写操作的过程为加上条件所需的电压偏置一定时间即可以完成写的操作，这个写入时间也就是整个偏置电压的时间，通常应该设置在0.1～10毫秒。
如图3所示，灰色FN_E和FN_P的两条曲线表示采用F/N进行注入，其他的黑色曲线CHE_*表示采用沟道热电子注入(CHE)，图3最左边的曲线表示在对CELL(存储单元)采用F/N擦操作过后的IV特性，显示为一个耗尽N型MOS管特性，沟道在VG＝-2V左右开启；图3右边的灰色曲线表示在对CELL采用F/N写操作5ms(毫秒)过后的IV特性，显示为一个增强N型MOS管特性，沟道在VG＝1V左右开启；图3右边的四条黑色曲线表示在对CELL采用CHE写操作2.5ms～10ms后的IV特性，显示为一个增强N型MOS管特性，沟道在VG＝1.5V左右开启。从图3上比较可以看出，采用2.5ms CHE能得到比采用5ms F/N更好的写操作特性。