一种2T嵌入式浮栅电可擦写只读存储器 【技术领域】
本发明涉及半导体集成电路中的非挥发性存储器，特别涉及半导体集成电路中的一种2T嵌入式浮栅电可擦写只读存储器。
背景技术
如图1所示，在目前的2T浮栅电可擦写只读存储器单元(FLOTOXEEPROM)的结构中，选择管位于存储管的漏区，即位线(BIT LINE)从选择管的漏端接出。这样做地好处是没有选中的行但位于选中的列的单元的擦写干扰最小。缺点是在选中行的选择管的栅极需要加一个大于VPPL的VPPH以确保选择管栅极电压大于漏端电压，使得选择管能处于导通状态。
如表1所示，在现有技术中，对存储器进行写入操作时，选择管上加VPPH高压，控制栅(control gate)上加0V电压，选择管栅极(select gate)。
表1：
并且，如图4所示，在存储器阵列中需要用两个高压，高电压H，简称VPPH和高电压L，简称VPPL，另外还要提供两个低压，电源电压VDD和地GAND。所以工艺中需要提供耐VPPH高压的NMOS晶体管和PMOS晶体管，这样增加了工艺的难度和成本。并且在实现高压的电荷泵(charge pump)电路中，由于需要提供耐VPPH高压的N管和P管，因此也增加了工艺的难度，同时增加了电路复杂性以及电路版图的面积，提高了制造成本。
【发明内容】
本发明所要解决的技术问题是提供一种2T嵌入式浮栅电可擦写只读存储器，能够在存储器单元结构中，不需要VPPH高压，同时降低工艺难度和工艺成本。
为解决上述技术问题，本发明一种2T嵌入式浮栅电可擦写只读存储器的技术方案是，在存储单元中，选择管位于存储管的源区。
作为本发明的进一步改进是，对存储器进行写入操作时，高压直接加在存储管的漏区，也就是存储阵列的位线；进行擦除数据操作时，高压加在存储管的控制栅极。
本发明通过将选择管安排在存储管的源区，使得存储阵列只需要一个高压就能实现擦写操作，因此能够省略到最高电压VPPH以及产生VPPH的电路结构，同时更加简化掉电路里面生成并传递该VPPH电压的高耐压器件。从而能够省略至少两层光掩膜版和多步工艺步骤，并且能节约芯片面积。
【附图说明】
下面结合附图和实施例对本发明作进一步详细的说明：
图1为已有技术中EEPROM结构示意图；
图2为本发明中EEPROM结构示意图；
图3为本发明中EEPROM电路示意图；
图4为已有技术中EEPROM电路示意图。
【具体实施方式】
如图2所示，将存储管EE的漏端接出作为整个存储阵列的位线(Bitl ine)，将选择管N1的源端作为整个存储器阵列的源线(Sourceline)。其操作电压如表2所示，当要对存储器实现写入(write)操作时，在位线上加高压(VPPL)，而在存储管EE的控制栅极(control gate)上加0V，使存储管发生薄氧化层发生隧穿(tunneling)，把电子从浮栅(Floating gate)中拉出，使存储管处于“1”状态，而在选择管上加电源电压保证开启，源线空接(floating)。
表2：
要实现擦除(erase)操作时，在控制栅上加高压，位线加0V，把电子通过隧穿注入浮栅中，使存储管出于“0”状态，同样在选择管上加电源电压保证开启，源线加0V。
当对存储器实现读取操作时，和现有技术相同，在控制栅上加0V电压，位线上加1V电压，源线上加0V电压，选择管(select gate，请问)加电源电压VDD。
如图3所示，由于存储器阵列中只需要一个高压就能实现擦写操作，因此可以省略掉VPPH电路里使用到的最高的高电压，从而能省略掉提供VPPH高压的电路结构。只保留VPPL高压电路，对浮栅电可擦写只读存储器提高高压，保留低压的电源电压VDD，以及接地的GAND的低压。
因此在本发明中是通过外围电路提供能实现隧穿效应的高压VPPL和电源电压VDD。同时，存储器阵列的选择管能耐住电源电压，并且开起电压小于电源电压。无需采用必须耐得住高压的存储器阵列的选择管。存储管EE的漏端接出作为整个存储整列的位线(Bitline)，将选择管N1的源端作为整个存储器阵列的源线(Sourceline)。
本发明将选择管位于存储管的源区，可以减少外围电压的一个高压。于是能够降低器件所需要耐受的电压强度，从而降低器件的成本。更加重要的是简化掉了电路里面生成并且传递该VPPH电压的高耐压器件。当工艺过程可以省略掉这种高压器件就意味着省略掉至少2层光罩和多步工艺步骤，以及可观的芯片面积。