半导体存储器件的增压电路 本发明涉及到一种半导体存储器件，更确切地说是一种用来使系统馈送的电源电压增升到所需的增压电平的增压电路(此处所指的“增压电路”在这一领域内同增升电路、增压发生电路、自举电路等意义相同)。
在诸多动态RAM(随机存取存储器)之类的半导体存储器件中，数据的传输可认为是有效势的移位。在由CMOS晶体管构成的动态RAM中，当电位势通过MOS晶体管沟道区进行传输时，由于MOS晶体管的阈值电压而发生电压降。这一不可避免的电压降成为准确读写数据的障碍并使数据丢失。为解决这一问题，已使用了提高电压电平的增压电路。作为这种增压技术的有：1991年11月7日提出并授予本发明同一受让人的题为“增压电路”的韩国专利91-19740号；1992年超大规模集成电路研讨会论文摘要“一种采用单片增压电源的35ns 64Mb DRAM”(pp64-65)；授予日本Fujitsu公司的美国专利第4,704,706号等。
图1示意地示出了本技术领域中一般熟知的前述技术中所描述的增压电路地特征部分。输入节点2接收振荡器(未示出)产生的振荡信号φOSC。激励电容器4的一个电极引线耦合到输入节点2，而另一电极引线耦事到激励节点8。激励电容器6的一个电极引线耦合到输入节点2，而另一电极引线耦合到激励节点10。带有分别连接于激励节点8和10的栅和漏的传输晶体管12产生增升电压VPP。虽然图1中未绘出，还提供了一个用来使激励节点8和10预充电到电源电压VCC电平的预充电电路。图1的结构在本技术领域中就是通常所说的电荷激励电路。当增升电压VPP在芯片加电和激活循环过程中被内部电路降低到低于正常电平的时候，振荡器就工作。若振荡信号φOSC被馈送到输入节点2，激励电容器4和6就使激励节点8和10增压到大约二倍于电源电压VCC。作为增升电压VPP的向激励节点10充电的电压是通过传输晶体管12的沟道而产生的。图1的电路由采用电源电压VCC作为源电压的振荡器来驱动，以便获得2VCC-VT的增升电压VPP电平(其中VT是传输晶体管12的阈值电压)。激励节点8和10一开始是被预充电到电源电压VCC电平。
图1的增压电路用典型的CMOS制造工艺来形成。图1电路的问题是激励效率，其传输晶体管12是一个用CMOS制造工艺制作的NMOS晶体管。如同本技术领域熟练人员所熟知的，MOS晶体管的器件特征是其体效应随其源漏间电压电平的上升而增加。显然，随着半导体存储器件集成度的进一步提高，由于各器件的尺寸缩小且它们之间的距离变小，体效应就进一步增大。图1的增压电路的一个根本问题就是MOS晶体管亦即传输晶体管的器件特征，而不是线路设计，使激励效率下降。
本发明的目的是提供一种用来改善激励效率的增压电路。
本发明的另一目的是提供一种用来高速产生增升电压的增压电路。
本发明的又一目的是提供一种不理会体效应的出现，即使在增升电压电平升高时也能改善激励效率的增压电路。
本发明的进一步目的是提供一种用来由传输晶体管的器件特性而提高激励效率的增压电路。
根据本发明的一种情况，提供了一种经由具有双极晶体管特性的传输晶体管来产生增升电压的增压电路。此增压电路包括用典型的CMOS制造工艺的三井工艺制作的传输晶体管。此传输晶体管的工作如同双极二极管，它包括一个形成在第一导电型的衬底上的第二导电型的第一井、一个形成在第一井之中的第一导电型的第二井、一个形成在第一井中但不在上述第二井之中的第二导电型的第一扩散层(第一扩散层连接到接于激励电容器的连线上)、一个形成在上述第二井且连接于上述连线上的第一导电型的第一扩散层、以及一个形成在上述第二井且连接于增压节点的第二导电型的第二扩散层。
现用举例的方法，参照附图，以便更好地了解本发明及其实施方法，在这些附图中：
图1是一示意图，示出了常规增压电路的特征部分；
图2是一个等效电路图，示出了根据本发明的一个增压电路的示意结构；
图3是图2电路的剖面图；
图4是一个电路图，示出了根据图2和3组成的增压电路的一个实施例；以及
图5是一个波形图，示出了图4电路得到的增升电压VPP的上升斜率。
参照图2，根据本发明的增压电路采用一个双极晶体管26作为用来产生增升电压VPP的传输晶体管。应该指出的是以下“双极晶体管”同“双极二极管”及“双极传输晶体管”意义相同。如同本技术领域的熟练人员所熟知的，双极晶体管是一种电流控制器件，而MOS晶体管是电压控制器件。双极晶体管的优点是开关速度得到了改善且驱动力提高了。由双极晶体管构成的传输晶体管具有极好的增压电路器件性能，为激励效率的改善、向所需增压电平的高速增压运行以及防止体效应。
图3是图2电路的剖面图。双极晶体管26用典型CMOS制造工艺的三井工艺来制作。现简要地描述一下用来制造作为传输晶体管的双极晶体管26的工艺。在P型衬底28上制作一个N井30。在N井30的中部制作一个P井32。在制作了P井32以外的N井30中，用注入n+杂质的方法制作一个n+层38。用分别注入p+和n+杂质的方法，在P井32中形成一个p+层40和一个n+层42。这就完成了图2所示的双极晶体管26的结构。在P型衬底28上用注入n+杂质的方法形成的n+层34和36以及栅35，构成了图2的激励电容器22。由于用典型的制造工艺很容易获得图3的结构，故略去诸如掩蔽工序、扩散工序之类的细节。n+层34和36连接于输入节点20并根据通过节点20的电压对形成于其上的栅35进行激励，从而激励耦合于栅35的激励节点24。应该指出的是激励节点24共接于N井30中的n+层38和P井32中的p+层40，其细节稍后将讨论。加有增升电压VPP的一个连线连接于P井32中的n+层42。容易理解双极晶体管26是通过激励节点24和增升电压VPP连线之间的P井32而工作的。为了通过双极晶体管26来激励增升电压VPP，激励节点24应与P型衬底28隔离。否则，充电于激励节点24的激励电压会通过衬底28放电。本技术领域的熟练人员都知道需要在N井30中制作双极晶体管以防止激励电压被放电。
现描述一下激励节点之所以要共接于N井30中的n+层38和P井32中的p+层40的理由。
倘若激励节点24不能经由n+层38将激励电压加于N井30，亦即，若激励节点24只将激励电压加于P井32中的p+层40，则形成一个P-N结正向偏压。于是，加于P井32的高压就漏向N井30。P井32的n+层42就不被激励到所需的电平。因此，高压应从N井30馈送。为克服这一问题，希望激励节点24连接于N井30中的n+层38。同时希望P型衬底28连接于地电压GND或衬底电压VBB以便防止P-N结正向偏压。如果形成了带有上述三井结构的双极晶体管26，则即使增升电压VPP升高，也不存在电流变动，从而使将增升电压VPP增压到所需的高电压的增压时间尽可能缩短。因此，提高了激励效率且确保了增压电路的器件工作特性。
图4是根据图2和3的增压电路的一个实施例。图4的增压电路示出了充电激励电路的结构。增压电路根据振荡器的触发振荡信号φOSC的逻辑变化而执行双激励操作。输入节点44接收振荡器(未示出)产生的振荡信号φOSC。第一反相器46的一个输入端连接于输入节点44。电极二端连接在第一反相器46和第一激励节点50之间的第一激励电容器48，根据第一反相器46的输出信号电压电平而激励第一激励节点50。第一预充电晶体管52将第一激励节点50预充电到电压电平VCC-Vtn。NPN晶体管的第一双极晶体管54的基极和集电极共接于第一激励节点50而发射极连接于增升节点72用来产生增升电压VPP。第二反相器60的一个输入端连接于输入节点44，而第三反相器62的输入端连接于第二反相器60的输出端。二个电极端连接在第三反相器62和第二激励节点66之间的第二激励电容器64，根据第三反相器62的输出信号电压电平而激励第二激励节点66。第二预充电晶体管68将第二激励节点66预充电到电压电平VCC-Vtn。NPN晶体管的第二双极晶体管70的基极和集电极共接于第二激励节点66而发射极连接于增压节点72。沟道连接在电源电压VCC端和第一激励节点50之间而栅极连接于第二激励节点66的第三预充电晶体管56，将第一激励节点50预充电到电源电压VCC电平。沟道连接在第二激励节点66和电源电压VCC端之间而栅极连接于第一激励节点50的第四预充电晶体管58，将第二激励节点66预充电到电源电压VCC电平。图4结构的特点是充电激励电路采用双极晶体管作为传输晶体管。
现描述图4电路的工作。在芯片加电之后，当保持增升电压VPP于一所需的电平而使图4的增压电路处于停用状态时，或者说在芯片启动之前，激励节点55和66借助于第一和第二预充电晶体管52和68的预充电操作而被预充电到电压电平VCC-Vtn。其中Vtn是NMOS晶体管的预充电晶体管52或68的阈值电压。之后，若芯片被启动，或者增升电压VPP被降到低于所需电平，则图4的增压电路被启动。于是具有恒定周期的方波振荡信号φOSC馈送到输入节点44。其详细描述如下：
首先，若加于输入节点44的振荡信号φOSC从逻辑“低”位升高到逻辑“高”位，则第一反相器46产生逻辑“低”位。经由第一激励电容器48就没有激励操作且第一激励节点50保持其预充电电平。第二和第三反相器60和62分别产生逻辑“低”和“高”位。第二激励电容器64将第二激励节点66增压到二倍于VCC-Vtn的电压电平。被增压了的第二激励节点66的电压电平经由第二双极晶体管70被传输到增压节点72以提高增升电压VPP。第二双极晶体管70是一种由图3结构形成的器件。在第二激励节点66和增压节点72经由第二双极晶体管70进行电荷共享操作的过程中，第二双极晶体管70具有参照图3所描述的特征。于是，充电到激励节点66的高电压被高速地传输到增压节点72，而且即使增压节点72成为高电压电平，也不发生体效应。图3中第一或第二双极晶体管54或70的发射极相当于图3的P井32中的n+层42，其基极是图3的P井32中的p+层40，而其集电极是图3的N井30中的n+层38。因此很容易理解即使增压节点72被升到高电压也不发生体效应。激励在第二激励节点66的电压电平2(VCC-Vtn)使第三预充电晶体管56的沟道完全地导通，以致将第一激励节点50预充电到电源电压VCC电平。
其次，若加于输入节点44的振荡信号φOSC从“高”逻辑位降到“低”逻辑位，则第一反相器46产生逻辑“高”位。第一激励电容器48将第一激励节点50从原有的预充电电平VCC(此电平是在前述过程中经由第三预充电晶体管56而获得的)激励到二倍于预充电电平VCC。被增压了的激励节点50的电压电平经由第一双极晶体管54被传输到增压节点72，以将增升电压VPP提高到高于原有增升电压电平的较高电平。第一双极晶体管54也是由图3结构形成的，而且在第一激励节点50和增压节点72通过第一双极晶体管54而进行电荷共享操作的过程中保持参照图3所述的器件特性。因此，充电于激励节点50的高电压被高速地传输到增压节点72，并防止由增压节点72的提高了的电压所引起的体效应。另一方面，第二和第三反相器60和62分别产生逻辑“高”位和“低”位。经由第二激励电容器64不存在第二激励节点66的激励操作。激励在第一激励节点50的电压电平2VCC使第四预充电晶体管58的沟道完全地导通，以将第二激励节点66预充电到电源电压VCC电平。这样，下一激励操作的效率就被提高了。
若振荡信号φOSC再次从逻辑“低”位升至“高”位，则重复前述第一过程。第一激励节点50的预充电电平变为电源电压VCC电平，然后继续进行激励操作。重复进行这一系列过程直到增升电压VPP升高到所需的增升电压电平，而且通过这些过程，增升电压VPP被升高到规定的电压电平。
图5示出了图4运行特性引致的增升电压VPP的上升斜率。如所示，本发明的增压电路比之常规电路，其增升电压VPP上升到所需的增升电压电平(约二倍于电源电压VCC)需要的建立时间更短。显然，用根据图3结构构成的图4的第一和第二双极晶体管54和70，可以获得这些特性。
如上所述，本发明实施例的增压电路用实现一个带有双极晶体管的电荷激励电路的方法来使增升电压VPP升高到所需的增升电压电平。即使增压节点间的增升电压上升了，由于不存在流入增压节点的电流变化，增压效率也得到了提高。而且防止了常用增压电路中正比于增升电压的上升而增大的体效应。
上面的描述仅仅指出了本发明的一个最佳实施例。对本技术领域的熟练人员来说，各种不超越本发明的范围的修改是显而易见的。