提供电感负载的电路、使用该电路的压控振荡器及其方法.pdf

提供电感负载的电路、使用该电路的压控振荡器及其方法。该压控振荡器具有平衡输出架构，包含：一交错耦合差动对、一晶体管对及一可变元件。该交错耦合差动对用以维持一平衡输出振荡信号；该晶体管对，耦接于该平衡输出振荡信号，用以提供一电感负载于该交错耦合差动对；而该可变电路元件耦接于该平衡输出振荡信号的两端，其中，该可变电路元件的一电路特性受一控制电压所控制。

1.  一种压控振荡器，用以依据一控制电压以出一平衡输出振荡信号，该压控振荡器包含有：
一交错耦合差动对，具有一第一输出端与一第二输出端，该第一与第二输出端用以输出该平衡输出振荡信号；
一晶体管对，耦接于该交错耦合差动对，用以提供一电感负载给该交错耦合差动对；以及
一可变元件，耦接于该交错耦合差动对的两端，其中，该可变元件的电气特性由该控制电压所控制以调整该平衡输出振荡信号的振荡频率。

2.  如权利要求1所述的压控振荡器，其中该交错耦合差动对包含：
一第一晶体管，该第一晶体管的源极耦接于一第一供给电压，该第一晶体管的漏极耦接于该第一输出端；以及
一第二晶体管，该第二晶体管的源极耦接于该第一供给电压，该第二晶体管的漏极耦接于该第二输出端，而该第二晶体管的栅极耦接于该第一晶体管的该漏极；
其中，该第一晶体管的栅极耦接于该第二晶体管的漏极。

3.  如权利要求1所述的压控振荡器，其中该可变元件的阻抗值与该控制电压成反比。

4.  如权利要求1所述的压控振荡器，其中该晶体管对包含有一第四晶体管以及一第五晶体管，其中该晶体管对还包含有：
一第一电阻与一第二电阻，分别耦接于该第四与第五晶体管的栅极，其中，该第四晶体管具有一跨导值gm，该第一电阻的电阻值大于1/gm。

5.  如权利要求4所述的压控振荡器，其中该交错耦合差动对耦接一第一供给电压，该第一电阻与该第二电阻相耦接形成一接点，该接点用以接收一第二供给电压。

6.  如权利要求5所述的压控振荡器，其中该第一供给电压与该第二供给电压的电压值为不相同。

7.  如权利要求1所述的压控振荡器，其中该交错耦合差动对具有一寄生电容，以使得该压控振荡器的功效实质上等同于一LC振荡器。

8.  如权利要求1所述的压控振荡器，其中，该平衡输出振荡信号的频率不小于100MHz。

9.  如权利要求1所述的电路，其中，该平衡输出振荡信号的频率不小于1GHz。

10.  如权利要求1所述的电路，其中，该平衡输出振荡信号的频率介于1GHz～10GHz之间。

11.  一种输出一平衡输出振荡信号的输出方法，该方法包含有下列步骤：
通过一交错耦合差动对来输出该平衡输出振荡信号；
通过一晶体管对提供一电感负载给该交错耦合差动对；
通过一可变元件耦接于该交错耦合差动对的两端；以及
通过一控制电压来控制该可变元件的一电气特性以调整该平衡输出振荡信号的振荡频率。

12.  如权利要求11所述的方法，其中该交错耦合差动对包含：
一第一晶体管，该第一晶体管的源极耦接于一第一供给电压，该第一晶体管的漏极耦接于该第一输出端；以及
一第二晶体管，该第二晶体管的源极耦接于该第一供给电压，该第二晶体管的漏极耦接于该第二输出端，而该第二晶体管的栅极耦接于该第一晶体管的该漏极；
其中，该第一晶体管的栅极耦接于该第二晶体管的漏极。

13.  如权利要求11所述的方法，其中该可变元件的阻抗值与该控制电压成反比。

14.  如权利要求11所述的方法，其中该晶体管对包含有一第四晶体管以及一第五晶体管，其中该晶体管对还包含有：
一第一电阻与一第二电阻，分别耦接于该第四与第五晶体管的栅极，其中，该第四晶体管具有一跨导值gm，该第一电阻的电阻值大于1/gm。

15.  如权利要求14所述的方法，其中该交错耦合差动对耦接一第一供给电压，该第一电阻与该第二电阻相耦接形成一接点，该接点用以接收一第二供给电压，其中该第一供给电压与该第二供给电压的电压值为不相同。

16.  如权利要求11所述的方法，其中该交错耦合差动对具有一寄生电容，以使得该压控振荡器的功效实质上等同于一LC振荡器。

17.  一种用以提供一电感阻抗的电路，该电路包括有：
一第一晶体管，该第一晶体管的第一端耦接于一第一端点，该第一晶体管的第二端耦接于一第一供给电压；以及
一第一电阻元件，该第一电阻元件的第一端耦接于该第一晶体管的栅极，该第一电阻元件的第二端耦接于一第二供给电压；
其中，该一第一晶体管具有一第一跨导值gml，该第一电阻元件的电阻值大于1/gml，以使得在一特定频率范围中该第一晶体管用以提供该电感阻抗。

18.  如权利要求17所述的电路，还包含有：
一第二晶体管，该第二晶体管的第一端耦接于一第二端点，该第二晶体管的第二端耦接于该第一供给电压；以及
一第二电阻元件，该第一电阻元件的第一端耦接于该第二晶体管的栅极，该第二电阻元件的第二端耦接于该第二供给电压；
其中，该第二晶体管具有一第二跨导值gm2，该第二电阻元件的电阻值大于1/gm2，以使得在一特定频率范围中该第一晶体管用以提供该电感阻抗。

19.  如权利要求17所述的电路，其中，该电感阻抗实质上为。

20.  如权利要求17所述的电路，其中，该第一供给电压与该第二供给电压的电压值为不相同。

21.  如权利要求17所述的电路，其提供该电感阻抗至一交错耦合差动晶体管对，且该交错耦合差动晶体管对具有一寄生电容，以使得该电路的功效实质上等同于一LC振荡器。

22.  如权利要求21所述的电路，其中，该第一端点与该第二端点用以输出一平衡输出振荡信号。

23.  如权利要求17所述的电路，其中，该特定频率范围介于1GHz～10GHz之间。

24.  如权利要求17所述的电路，其中，该特定频率范围不小于100MHz。

提供电感负载的电路、使用该电路的压控振荡器及其方法
技术领域
本发明涉及一种压控振荡器，尤其涉及一种具有平衡输出的压控振荡。
背景技术
在许多应用上，压控振荡器为一十分重要的电路。压控振荡器产生一振荡输出信号，其中，该振荡输出信号为一周期性的信号，且其周期(频率)由一控制电压所控制。在许多应用中，一压控振荡器的平衡输出(balanced output)是被期望、被要求的。该平衡输出包含有一第一部分(在一正端)及一第二部分(在一负端)的一输出信号，其中，该第一与该第二部分上的信号为波形相同但彼此相角差180°的信号。通常来说，一压控振荡器包含有至少二增益级，以提供一振荡信号。具单一增益级的一压控振荡器并非不可能，但是须使用一电感方能实现。
请参阅「图1」，其为已知单级平衡输出压控振荡器100的一实施例的架构示意图。压控振荡器100包含有一交错耦合差动晶体管对110、一电感L1a、一电感L1b及一变容器(varator)120。其中，交错耦合差动晶体管对110包含有一NMOS晶体管M1a及一NMOS晶体管M1b，而变容器120为受一控制电压VCON控制的一电容器。如「图1」所示，VSS表示一第一固定电位(potential)的一第一节点，而VDD表示一第二固定电位的一第二节点。差动晶体管对110提供能量以维持该平衡输出信号VOUT+/-的振荡，其中，VOUT+为在该正端的该第一部分，而VOUT-为在该负端的该第二部分。电感L1a、L1b与变容器120形成具有一共振(resonant)频率约为的一共振电路，其中，C为变容器120的电容值，L为电感L1a的两倍电容值(请注意，L1a与L1b具有相同的标称(nominal)电感值)。通过改变控制电压VCON，电容C的电容值亦会随之改变，且该共振频率亦会随之变化。因此可知，压控振荡器100的振荡频率受控于控制电压VCON。
已知的压控振荡器100的缺点为需要电感元件，而电感元件被实作于芯片(IC)内是有其缺点的，例如：占芯片面积。此外，有三篇美国专利述及压控振荡器的议题，其专利号码为US 6,791,422名称为「Frequencysynthesizer with digitally-controlled oscillator」、US 6,734,741名称为「Frequency synthesizer with digitally-controlled oscillator」及US 6,658，748名称为「Digitally-controlled L-C oscillator。因此，毋需电感元件的一平衡输出的压控振荡器为目前亟须克服的议题。
发明内容
本发明目的之一，在于解决上述已知技术所遭遇的问题。
本发明的一实施例公开了一压控振荡器。该压控振荡器用以依据一控制电压以出一平衡输出振荡信号，该压控振荡器包含有：一交错耦合差动对，具有一第一输出端与一第二输出端，该第一与第二输出端用以输出该平衡输出振荡信号；一晶体管对，耦接于该交错耦合差动对，用以提供一电感负载给该交错耦合差动对；以及一可变元件，耦接于该交错耦合差动对的两端，其中，该可变元件的电气特性由该控制电压所控制以调整该平衡输出振荡信号的振荡频率。
本发明的一实施例公开了一种输出一平衡输出振荡信号的输出方法，包含：通过一交错耦合差动对来输出该平衡输出振荡信号；通过一晶体管对提供一电感负载给该交错耦合差动对；通过一可变元件耦接于该交错耦合差动对的两端；以及通过一控制电压来控制该可变元件的一电气特性以调整该平衡输出振荡信号的振荡频率。
附图说明
图1为已知压控振荡器的架构示意图。
图2为本发明的压控振荡器的一实施例的架构示意图。
图3为图2的一电感负载晶体管的一小信号等效电路的一实施例的架构示意图。
【主要元件符号说明】
100、200           压控振荡器
110、210           交错耦合差动对
120                变容器
300                         电感负载晶体管等效电
                            路
VCON                        控制电压
VDD、VDD1、VDD2             供给电压
VSS                         接地端
VOUT、VOUT+、VOUT-          输出端
M1a、M1b、M2a、M2b、M3a、   晶体管
M3b、M4
L1a、L1b                    电感
R1a、R1b、R_g、R_o            电阻
C_gd、C_gs                    电容
g_m                          跨导
V_gs                         电压
Z_eff                        等效阻抗
具体实施方式
说明书中所例示本发明的多个实施例，皆为本发明的优选实施例，其目的用于说明本发明可以许多方式来加以实施以及非用来限定本发明实施的范围。换句话说，本领域技术人员当可通过此些实施例的描述而得知本发明的细节，故在此不再赘述。
请参阅「图2」，其为本发明单级平衡输出(single-staged balanced-output)压控振荡器200的一实施例的架构示意图。压控振荡器200包含有一交错耦合差动对210、一NMOS晶体管M3a、一NMOS晶体管M3b，以及一压控可变电阻。交错耦合差动对210包含有一NMOS晶体管M2a及一NMOS晶体管M2b，并提供(sustain)该振荡器的一平衡输出信号VOUT+/-。晶体管M3a、M3b用以提供一电感性负载于交错耦合差动对210。该压控可变电阻，通过置于该平衡输出信号VOUT+/-的两端间的一NMOS晶体管M4来体现。晶体管M4的有效电阻由耦接于其栅极端的一控制电压VCON所控制。对于晶体管M3a、M3b，其漏极端皆耦接于一第一供给电压VDD1，而其源极端则分别耦接于该平衡输出信号VOUT+/-的两端，且其栅极端分别经由一电阻R1a、R1b而耦接于一第二供给电压VDD2。对于差动对晶体管M2a、M2b，其源极端皆耦接于一接地端VSS，而其漏极端分别耦接于该平衡输出信号VOUT+/-的两端，且其栅极端分别耦接于对方的漏极端。一实施例中，该第一供给电压VDD1与第二供给电压VDD2的电压值不相同。
本发明的压控振荡器200的架构中无须使用电感元件，其原因在于压控振荡器200是以晶体管对M3a、M3b提供出一电感负载。通过检视「图3」中所示的电路300来得到验证，这里，「图3」中所示的电路300为「图2」中的晶体管对M3a、M3b的一小信号等效电路的一实施例的架构示意图。在此，C_gs意指晶体管M3a或M3b的栅源极间的电容，C_gd意指栅漏极间的电容，g_m意指跨导(transconductance)，R_o意指输出电阻，而R_g意指耦接于栅极的电阻的电阻值(i.e.R1a或R1b)。小信号等效电路300的原理于教科书中已被充分地说明，且亦为本领域技术人员的所悉知，故在此不另赘述。在所关注(感兴趣)的频率范围(一般而言，约不小于100MHz，例如是介于1GHz～10GHz之间)中，可合理设定为R_o>>1/g_m且R_g<<|1/sC_gd|，则由源极端看入所得的等效阻抗Z_eff约为：
Z eff &ap; 1 g m ( 1 + s C gs R g 1 + ( s C gs / g m ) ) . ]]>
如果被电路安排成R_g>>1/g_m，且|sC_gsR_g|>1及|sC_gs/g_m|<<₁，则在上述(感兴趣)的频率范围中，等效阻抗Z_eff可视为一电感阻抗。在上述的安排，晶体管M3a或晶体管M3b就可提供出具有电感的功效。
然而，上述的安排与一真正的电感(如：L1a或L1b)相较，晶体管M3a或M3b则是有较大的损耗(lossy)，或是可说成具有较低的品质因子(quality factor，Qfactor)。因此，晶体管M3a、M3b实现一Q值较低的电感负载，而交错耦合差动对M2a、M2b的寄生电容(parasitic capacitance)实现了一电容负载，而交错耦合差动对M2a、M2b提供能量以维持一共振频率的振荡，因此，压控振荡器200的功效等同于一具有较低Q因子的LC振荡器。由于本发明的压控振荡器300具有较低的Q值。因此，本发明的压控振荡器300一优选实施例，其共振频率通过调整一可变电阻元件的数值来调整。于是，控制电压VCON控制可变电阻元件(晶体管M4)的电阻值，则压控振荡器300的振荡频率可通过改变控制电压VCON来作调整，其中而晶体管M4的电阻值对于振荡器的Q值与其共振频率的变化有绝对的作用。
在另一实施例中，PMOS晶体管被用于体现该交错耦合差动对M2a、M2b及电感负载M3a、M3b。在另一实施例中，一PMOS晶体管被用来取代NMOS晶体管M4。在另一实施例中，一受控制电压VCON控制的变容器被用来取代NMOS晶体管M4。在另一实施例中，差动对M2a、M2b的两源极端皆耦接于一电流源，而非直接连接于VSS。在不偏离本发明的精神的前提下，上述任两种实施例的结合，也可被用以实现本发明。然于其他的半导体技术(如：双载子接面晶体管(BJT)、异质接面双载子晶体管(HBT)、金属氧化物半导体场效晶体管(MESFET)...等)，也可用来取代MOS晶体管而体现本发明。
以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。