《脑电信号的可植入式前端采集器及其构造方法.pdf》由会员分享，可在线阅读，更多相关《脑电信号的可植入式前端采集器及其构造方法.pdf（13页完整版）》请在专利查询网上搜索。
1、(10)授权公告号 CN 102068251 B (45)授权公告日 2012.03.21 CN 102068251 B *CN102068251B* (21)申请号 201110025646.1 (22)申请日 2011.01.24 A61B 5/0476(2006.01) (73)专利权人 北京航空航天大学 地址 100191 北京市海淀区学院路 37 号 (72)发明人 李洪革 赵巍 徐启成 (74)专利代理机构 北京永创新实专利事务所 11121 代理人 周长琪 CN 2753289 Y,2006.01.25, 全文 . CN 201408398 Y,2010.02.17, 全文 . 。
2、CN 101908864 A,2010.12.08, 全文 . CN 1778273 A,2006.05.31, 全文 . (54) 发明名称 脑电信号的可植入式前端采集器及其构造方 法 (57) 摘要 本发明为脑电信号的可植入式前端采集器及 其构造方法， 其中， 前端采集器主要包括输入滤波 器、 主放大器装置、 第二放大器、 多路复用器、 输出 缓冲器和系统控制器， 输入滤波器将接收的脑电 信号进行滤波处理后， 送入主放大器装置进行放 大并进行抑制放大后信号的直流失调处理， 处理 后的信号经第二放大器放大输出给多路复用器， 多路复用器与输出缓冲器在系统控制器的控制下 将选择的脑电信号输出。 。
3、前端采集器的构造方法， 主要是通过构造在主放大器装置构造有源负反馈 电路抑制被采集信号的直流失调， 采用全差分源 极负反馈电路和低频带通滤波器来抑制其低频噪 音。本发明有利于大规模神经信号的多通道同步 采集， 保证了植入式脑计接口装置的微小化和实 用化。 (51)Int.Cl. (56)对比文件 审查员 伍新中 (19)中华人民共和国国家知识产权局 (12)发明专利 权利要求书 3 页 说明书 5 页 附图 4 页 CN 102068251 B1/3 页 2 1. 一种脑电信号的可植入式前端采集器， 其特征在于， 该前端采集器包括输入滤波器 (1)、 第一主放大器装置 (2)、 第二放大器 (。
4、3)、 多路复用器 (4)、 输出缓冲器 (5) 和系统控制 器 (6) ； 其中， 第一主放大器装置 (2) 包含有主放大器 (21) 和有源负反馈电路 (22) ； 所述的输入滤波器 (1) 有多个， 每个都对应一个第一主放大器装置 (2) 和第二放大器 (3)， 每个输入滤波器 (1) 将接收的微弱脑电神经信号进行滤波处理后， 送入对应的第一主 放大器装置 (2) 中， 第一主放大器装置 (2) 中的主放大器 (21) 将微弱脑电神经信号放大并 送入到有源负反馈电路(22)中以抑制放大后信号的直流失调， 经第一主放大器装置(2)处 理后的脑电神经信号再输入给第二放大器 (3) 进行放大，。
5、 将放大后的脑电神经信号都输出 给多路复用器(4)， 多路复用器(4)在系统控制器(6)的控制下完成多通道的实时脑电神经 信号的选择， 并将选择的脑电神经信号输出给输出缓冲器 (5)， 输出缓冲器 (5) 在系统控制 器 (6) 的控制下将脑电神经信号输出 ； 所述前端采集器具有如下技术参数 ： 芯片支持电压 1.65V， 消耗电流 4.5uA ； 高通截止频率 10Hz-400Hz， 低通截止频率 4-9KHz ； 输入参考噪音 4.3uVrms(13Hz-8.9KHz) ； CMRR 82dB ； PSRR 84dB ； 系统增益 41.8dB ； NEF 指标 5.56 ； 系统面积消耗。
6、 3mm20.35um 工艺 ； 其中， CMRR 表示共模抑制比， PSRR 表示电源抑制比， NEF 为 Noise Efficiency Factor 的缩写。 2. 根据权利要求 1 所述的一种脑电信号的可植入式前端采集器， 其特征在于， 所述的 第一主放大器装置 (2)， 其内的主放大器 (21) 由双端输入 / 输出差分放大器 (211)、 一个 电容 (213) 和一个电阻 (212) 构成 ； 其内的有源负反馈电路 (22) 由双端输入差分放大器 (221) 和三个电容 (222、 223、 224) 构成 ； 主放大器 (21) 中各器件连结关系是 ： 主放大器 (21) 的。
7、电容 (213) 一端接输入， 另一 端接入双端输入 / 输出差分放大器 (211) 的输入端负极和电阻 (212) 的一端， 电阻 (212) 的另一端接双端输入 / 输出差分放大器 (211) 的输出端正极， 双端输入 / 输出差分放大器 (211) 的输入端正极接地 ； 有源负反馈电路 (22) 中各器件连结关系是 ： 双端输入差分放大器 (221) 与第二电容 (223) 并联， 第二电容 (223) 的一端与双端输入差分放大器 (221) 输出端连接， 另一端接与 双端输入差分放大器(221)的输入端负极 ； 双端输入差分放大器(221)的输入端正极接地， 输出串联第三电容 (224。
8、)， 与主放大器 (21) 的双端输入 / 输出差分放大器 (211) 的输入端 负极连接 ； 主放大器 (21) 的双端输入 / 输出差分放大器 (211) 的输出端负极串联有源负反馈电 路 (22) 中的第一电容 (222) 与有源负反馈电路 (22) 的双端输入差分放大器 (221) 的输入 端负极串连。 3. 根据权利要求 2 所述的一种脑电信号的可植入式前端采集器， 其特征在于， 所述的 主放大器 (21)， 其 MOS 管级电路结构为 ： MOS 管 M1、 M2和 M3、 M4分别组成差分输入对 ； 所述差 权 利 要 求 书 CN 102068251 B2/3 页 3 分输入对。
9、中的 MOS 管 M1和 M3的漏极连接 MOS 管 M5组成共源共栅管， MOS 管 M2和 M4的漏极 连接 MOS 管 M6组成共源共栅管， MOS 管 M5和 M6的漏极作为输出端与有源负反馈电路 (22) 的输入端连接， 且 MOS 管 M5和 M6的漏极还分别与负载管 M7、 M8串联 ； 所述差分输入对中的 4 个 MOS 管 M1、 M2、 M3和 M4的栅极分别连接有 MOS 管 MA1、 MA2、 MB1和 MB2， 控制 MOS 管 MA1、 MA2、 MB1 和 MB2工作在线性区， 形成源极退化结构 ； 所述差分输入对中的 4 个 MOS 管 M1、 M2、 M3和 。
10、M4的 源极连分别接 MOS 管 M9、 M10M11和 M12， MOS 管 M9、 M10M11和 M12连接电源。 4. 根据权利要求 2 所述的一种脑电信号的可植入式前端采集器， 其特征在于， 所述的 有源负反馈电路 (22)， 其 MOS 管级电路结构为 ： 两对 PMOS 管 M13、 M14和 M15、 M16中 MOS 管 M13 与 M16的漏极作为有源负反馈电路 (22) 的输出端， MOS 管 M14和 M15的栅极相连， MOS 管 M13 和 M16的漏极连接 MOS 管 M17的栅极和漏极， MOS 管 M14和 M15的漏极连接 MOS 管 M18的栅极和 漏极，。
11、 MOS 管 M17和 M18的源极接地 ； MOS 管 M13和 M14的源极连接于 MOS 管 M19的漏极， MOS 管 M15和 M16的源极连接于 MOS 管 M20的漏极， MOS 管 M19、 M20和 M21连接电源， MOS 管 M19和 M20是 MOS 管 M21的电流镜像 ； 两对 PMOS 管的输出提供有源负反馈信号给主放大器 (21) 中的 MOS 管 M5和 M6的栅极。 5. 根据权利要求 1 所述的一种脑电信号的可植入式前端采集器， 其特征在于， 所述的 第二放大器 (3)， 其 MOS 管级电路结构为 ： 采用 PMOS 输入对 M31和 M32的栅极作为第。
12、二放大 器 (3) 的输入端 ； PMOS 输入对 M31和 M32的源极接电流镜 M41和 M42， 电流镜 M41和 M42连接电 源为 PMOS 输入对提供恒流 ； PMOS 输入对 M31和 M32的漏极分别接有由 MOS 管 M33和 M35组成 的负载， 与由 MOS 管 M34和 M36组成的负载 ； MOS 管 M33和 M35组成的负载连接有由 MOS 管 M37 和 M39组成的源极跟随器， MOS 管 M34和 M36组成的负载连接有由 MOS 管 M37和 M39组成的源 极跟随器。 6. 根据权利要求 1 所述的一种脑电信号的可植入式前端采集器， 其特征在于， 所述的。
13、 前端采集器， 其输入滤波器(1)、 第一主放大器装置(2)和第二放大器(3)数量各为256个， 多路复用器 (4) 为一个， 所述的多路复用器 (4) 输入端为 256 端口， 控制端为 8 端口， 输出 端为 16 端口。 7. 一种脑电信号的可植入式前端采集器的构造方法， 其特征在于， 该方法具体为 ： 第 一步， 设置输入滤波器 (1)， 将微弱脑电神经信号进行滤波处理 ； 第二步， 设置第一主放大 器装置 (2)， 第一主放大器装置 (2) 分为两部分， 一部分为主放大器 (21)， 将滤波处理后的 微弱脑电神经信号进行放大， 一部分为有源负反馈电路 (22)， 抑制处理后的微弱脑电。
14、神经 信号的直流失调 ； 第三步， 设置第二放大器 (3)， 将经第一主放大器装置 (2) 处理后的脑电 神经信号进行放大 ； 第四步， 将经第二放大器 (3) 放大后的脑电神经信号输出给多路复用 器 (4)， 多路复用器 (4) 在系统控制器 (6) 的控制下完成多通道的实时脑电神经信号的选 择， 并将选择的脑电神经信号输出给输出缓冲器 (5)， 输出缓冲器 (5) 在系统控制器 (6) 的 控制下将脑电神经信号输出 ； 所构造的可植入式前端采集器具有如下技术参数 ： 芯片支持电压 1.65V， 消耗电流 4.5uA ； 高通截止频率 10Hz-400Hz， 低通截止频率 4-9KHz ； 。
15、输入参考噪音 4.3uVrms(13Hz-8.9KHz) ； CMRR 82dB ； PSRR 84dB ； 权 利 要 求 书 CN 102068251 B3/3 页 4 系统增益 41.8dB ； NEF 指标 5.56 ； 系统面积消耗 3mm20.35um 工艺 ； 其中， CMRR 表示共模抑制比， PSRR 表示电源抑制比， NEF 为 Noise Efficiency Factor 的缩写。 8. 根据权利要求 7 所述的一种脑电信号的可植入式前端采集器的构造方法， 其特征在 于， 第二步所述的主放大器(21)包含双端输入/输出差分放大器(211)、 一个电容(213)和 一个电。
16、阻 (212) ； 有源负反馈电路 (22) 包含双端输入差分放大器 (221) 和三个电容 (222、 223、 224) ； 输入的脑电神经信号通过主放大器 (21) 的电容 (213) 由双端输入 / 输出差分 放大器 (211) 的输入端负极输入， 经双端输入 / 输出差分放大器 (211) 的输出端负极输出， 输出的信号经过有源负反馈电路 (22) 的第一电容 (222) 从双端输入差分放大器 (221) 的 输入端负极输入， 经双端输入差分放大器 (221) 与第二电容 (223) 并联构成的积分器得到 的反馈信号再通过由有源负反馈电路 (22) 的第三电容 (224)、 主放大器。
17、 (21) 的电阻 (212) 和双端输入 / 输出差分放大器 (211) 构成的微分器对主放大器 (21) 传输函数的修正， 最终 在电阻 (212) 连接双端输入 / 输出差分放大器 (211) 的一端与双端输入 / 输出差分放大器 (211) 的输出端负极输出信号。 权 利 要 求 书 CN 102068251 B1/5 页 5 脑电信号的可植入式前端采集器及其构造方法 技术领域 0001 本发明涉及可植入式脑神经信号读取系统信号采集集成化技术领域， 具体涉及脑 电信号的可植入式前端采集器及其设计方法。 背景技术 0002 集成化微弱信号采集由于其高度集成化和低功耗化， 而被广泛应用到植。
18、入式脑神 经与外界计算机数据处理系统的信号采集接口装置中。然而， 植入式脑机接口装置受到脑 电信号的微弱性和海量性以及植入式装置的微功耗和微小化的矛盾问题成为困扰其实用 化的症结所在。现有的植入式脑电信号前端读取电路消耗过大的芯片面积， 且随着大规模 多通道阵列集成而导致芯片面积继续激增， 并且由于其中的前端采集装置放大器的截止频 率依赖于电极的寄生参数而导致前端整体性能的低下。 0003 为了实现多通道高灵敏度脑电信号前端采集， 现有技术中使用了 BiCMOS(Bipolar CMOS)伪阻抗放大器处理方法。 当实现后， 发现采集器截止频率与植入电极寄生参数存在依 存， 且集成化后随着多通道。
19、的实现带来巨大的面积消耗， 导致脑内植入时创伤面积大和芯 片过热使颅内组织受损等问题。 发明内容 0004 本发明针对现有技术存在的前端采集器实现带来的芯片面积大， 导致脑内植入时 创伤面积大和芯片过热使颅内组织受损等问题， 提供了一种脑电信号的可植入式前端采集 器及其设计方法， 本发明的前端采集器及其设计方法利用全差分有源反馈结构实现微噪 声、 微功耗、 低面积消耗的前端采集获取技术， 有利于大规模神经信号的多通道同步采集， 以及脑电原始数据的完整重现， 进而保证了植入式脑机接口装置的微小化和实用化。 0005 本发明提供的一种脑电信号的可植入式前端采集器， 包括 ： 输入滤波器、 第一主放。
20、 大器装置、 第二放大器、 多路复用器、 输出缓冲器和系统控制器。 所述的输入滤波器有多个， 每个都对应一个第一主放大器装置和一个第二放大器， 每个输入滤波器将接收的微弱脑电 神经信号进行滤波处理后， 送入对应的第一主放大器装置中， 第一主放大器装置中的主放 大器将微弱脑电神经信号放大并送入到有源负反馈电路中以抑制放大后信号的直流失调， 经第一主放大器装置处理后的脑电神经信号都输出给第二放大器进行信号放大， 放大后的 脑电神经信号都输入给多路复用器， 多路复用器在系统控制器的控制下完成多通道的实时 脑电神经信号的选择， 并将选择的脑电神经信号输出给输出缓冲器， 输出缓冲器在系统控 制器的控制下。
21、将脑电神经信号输出。 0006 所述的第一主放大器装置， 其内的主放大器由双端输入 / 输出差分放大器、 一个 电容和一个电阻构成 ； 其内的有源负反馈电路由双端输入差分放大器和三个电容构成。主 放大器的电容一端接输入， 另一端接入双端输入 / 输出差分放大器的输入端负极和主放大 器的电阻的一端， 电阻的另一端接双端输入/输出差分放大器的输出端正极， 双端输入/输 出差分放大器的输入端正极接地。 有源负反馈电路中的双端输入差分放大器与第一电容并 说 明 书 CN 102068251 B2/5 页 6 联， 第一电容的一端与双端输入差分放大器输出端连接， 另一端接与双端输入差分放大器 的输入端负。
22、极 ； 双端输入差分放大器的输入端正极接地， 输出串联第三电容， 与主放大器的 双端输入 / 输出差分放大器的输入端负极连接。主放大器的双端输入 / 输出差分放大器的 输出端负极串联第二电容与有源负反馈电路的双端输入差分放大器的输入端负极串连。 0007 所述的前端采集器， 其输入滤波器与第一主放大器装置、 第二放大器的数量各为 256 个， 多路复用器为一个， 所述的多路复用器输入端为 256 端口， 控制端为 8 端口， 输出端 为 16 端口， 可以是市购的微电极阵列。 0008 本发明提供的一种脑电信号的可植入式前端采集器的构造方法， 具体如下 ： 第一 步， 设置输入滤波器， 将微弱。
23、脑电神经信号进行滤波处理 ； 第二步， 设置第一主放大器装置， 第一主放大器装置分为两部分， 一部分为主放大器， 将滤波处理后的微弱脑电神经信号进 行放大， 一部分为有源负反馈电路， 抑制处理后的微弱脑电神经信号的直流失调 ； 第三步， 设置第二放大器， 将经第一主放大器装置处理后的脑电神经信号进行放大 ； 第四步， 将经第 二放大器放大后的脑电神经信号输出给多路复用器， 多路复用器在系统控制器的控制下完 成多通道的实时脑电神经信号的选择， 并将选择的脑电神经信号输出给输出缓冲器， 输出 缓冲器在系统控制器的控制下将脑电神经信号输出。 0009 本发明的优点与积极效果在于 ： 0010 (1)。
24、 在满足系统功能的前提下获得最佳的功耗、 噪声和面积折中最优参数， 合理设 置每个模块所需的性能指标， 为后续具体电路的设计提供指导 ； 0011 (2) 微弱脑神经信号主放大器是整个系统的核心部件之一， 将由电极获得的微弱 信号进行放大， 从而满足后续电路进一步处理的要求， 在具体电路的设计过程中严格采用 了低功耗、 低噪声的设计技术， 保持原有小面积之优点的基础上， 解决了通带增益稳定性和 噪声等问题， 使设计获得了满意的性能 ； 0012 (3) 基于有源反馈电路， 实现直流失调抑制机能并完成对不同组织环境、 不同电极 种类的适应性 / 可配置调节功能 ； 研究多噪音干扰源条件下， 有源。
25、反馈电路和等效低频带 通滤波器等模拟信号处理结构， 实现噪音抑制功能。 附图说明 0013 图 1 是本发明的前端采集器的总体框架结构图 ； 0014 图 2 是本发明的前端采集器的总体电路结构示意图 ； 0015 图 3 是本发明的主放大器和有源负反馈电路的结构示意图 ； 0016 图 4 中， (a) 是本发明的主放大器的内部 MOS 管级电路图 ； (b) 是有源负反馈电路 内部 MOS 管级电路图 ； 0017 图 5 是第二放大器的 MOS 管级电路图 ； 0018 图 6 中， (a) 是本发明第二放大器的频率特性和输入参考噪声特性曲线 ； (b) 是本 发明第二放大器的等效输入参。
26、考噪声实验结果图 ； 0019 图 7 是本发明前端采集器的构造方法流程图。 具体实施方式 0020 下面将结合附图和实施例对本发明做进一步的详细说明。 说 明 书 CN 102068251 B3/5 页 7 0021 本发明采用脑电信号的可植入式前端采集器的设计方法设计的前端采集器， 如图 1 所示， 包括输入滤波器 1、 第一主放大器装置 2、 第二放大器 3、 多路复用器 4、 输出缓冲器 5 和系统控制器 6。第一主放大器装置 2 包含有主放大器 21 和有源负反馈电路 22。第一主 放大器装置2中的有源负反馈电路22的设置抑制了被采集信号的直流失调及其低频噪音， 并补偿被衰减的有效信。
27、号， 实现了微噪声、 微功耗、 低面积消耗。 0022 输入滤波器1有多个， 每个都对应一个第一主放大器装置2和第二放大器3。 每个 输入滤波器 1 将接收的微弱脑电神经信号进行滤波处理后， 送入对应的第一主放大器装置 2 中， 第一主放大器装置 2 的主放大器 21 将微弱脑电神经信号放大并送入到有源负反馈电 路 22 中以抑制放大后信号的直流失调。经第一主放大器装置 2 处理后的脑电神经信号再 送入第二放大器 3 进行放大， 将放大的脑电神经信号都输出给多路复用器 4， 多路复用器 4 在系统控制器 6 的控制下完成多通道的实时脑电神经信号的选择， 并将选择的脑电神经信 号输出给输出缓冲器。
28、 5， 输出缓冲器 5 在系统控制器 6 的控制下输出脑电神经信号。 0023 如图 2 所示， 本发明的前端采集器的电路中， 多路复用器 4 的电极输入连接采集 通道 P1、 P2、 Pn， 每个通道中包含有一个输入滤波器 1、 一个第一主放大器装置 2 和 一个第二放大器 3。第一主放大器装置 2 主要是由图 2 中的运算放大器 A1 实现， 第二放大 器 3 主要是由图 2 中的运算放大器 A2 实现。所述的输入滤波器 1 是在正负端口并联电阻 和电容， 用于在收到电极信号后平衡输入信号， 并进一步送入每个通道的第一主放大装置 2 的正负输入端。以采集通道 P1 为例， 运算放大器 A1。
29、 的正负输出端分别串联电阻 R1、 R2接于 运算放大器 A2 的正负输入端， 运算放大器 A2 的正负输入端分别串联电容 C1接于运算放大 器 A2 的正负输出端。经输入滤波器 1 滤波的信号输入运算放大器 A1、 运算放大器 A2 处理 后输出给多路复用器 4 进行后续处理。 0024 所述的第一主放大器装置 2 为低噪声放大器， 如图 3 所示， 第一主放大器装置 2 包 含主放大器 21 和有源负反馈电路 22。主放大器 21 由双端输入 / 输出差分放大器 211、 电 容213和电阻212构成 ； 有源负反馈电路22是由双端输入差分放大器221和三个电容222、 223、 224 。
30、构成。主放大器 21 中各器件连结关系是 ： 电容 213 一端接输入， 另一端接入差分 放大器 211 的输入端负极和电阻 212 的一端， 电阻 212 的另一端接两端差分放大器 211 的 输出端正极， 差分放大器 211 的输入端正极接地。差分放大器 211 输出端负极串联第一电 容 222 与有源负反馈电路 22 中的差分放大器 221 的输入端负极串连。有源负反馈电路 22 各器件连结关系是 ： 差分放大器221与第二电容223并联形成积分器， 实现了有源反馈滤波 的功能， 第二电容 223 的一端与差分放大器 221 输出端连接， 另一端接与差分放大器 221 的 输入端的负极，。
31、 差分放大器221的输入端正极接地， 差分放大器221的输出还串联第三电容 224， 与差分放大器 211 的输入端负极连接， 以实现反馈信号通路。有源负反馈电路 22 的电 容比例匹配技术有效克服了 10Hz-9KHz 范围内的脑电信号的处理。 0025 所述的主放大器 21 的具体电路结构如图 4 中 (a) 所示， MOS 管 M1、 M2和 M3、 M4分别 组成差分输入对。MOS 管 M5、 M6连接于差分输入对的漏极组成共源共栅管， 实现隔离输入晶 体管寄生电容对运放输出电容的影响， 并同时提高输出阻抗。差分输入对中的 MOS 管 M1和 M3的漏极连接 MOS 管 M5组成共源共。
32、栅管， MOS 管 M2和 M4的漏极连接 MOS 管 M6组成共源共 栅管。控制差分输入对栅极连接的 MOS 管 MA1-MA2和 MB1-MB2工作在线性区， 形成源极退化结 构， 提高运放的线性度。差分输入对中的四个 MOS 管 M1、 M2和 M3、 M4的源极连接从电源 VDD 说 明 书 CN 102068251 B4/5 页 8 而来的MOS管M9、 M10 M11和M12， 它是上述工作器件的电流源并供电。 连接在输入差分对的漏 极的 MOS 管 M5和 M6的漏极作为输出端， 与有源负反馈电路 22 的输入端连接， 接收有源负反 馈电路 22 提供的有源负反馈信号的输入， 并。
33、减低热噪声对电路的影响。MOS 管 M5、 M6的漏 极分别与负载管 M7、 M8串联， 从而提供主放大器 21 的差动输出信号给有源负反馈电路 22。 0026 所述的有源负反馈电路 22 的 MOS 管级电路， 如图 4 中 (b) 所示。MOS 管 M19、 M20和 M21连接电源提供下面电路的电流， 其中 MOS 管 M19和 M20都是 MOS 管 M21的电流镜像， 即 MOS 管 M19和 M20电流相等并都由 MOS 管 M21的电流值所决定。MOS 管 M13、 M14和 M15、 M16组成两 对 PMOS 管， 两对 PMOS 管中 MOS 管 M13和 M16的漏极连。
34、接 MOS 管 M17的漏极和栅极， MOS 管 M14 和 M15的漏极连接 MOS 管 M18的漏极和栅极， MOS 管 M17和 M18的源极接地。两对 PMOS 管中的 MOS 管 M13和 M14的源极连接于 MOS 管 M19的漏极， MOS 管 M15和 M16的源极连接于 MOS 管 M20 的漏极。两对 PMOS 管的输出给如图 4 中 (a) 所示的主放大器 21 中的 MOS 管 M5和 M6的栅 极， 实现了有源负反馈信号的反馈。 0027 第二放大器 3 用于提高输出信号的增益， 其 MOS 管级电路图如图 5 所示， 第二放大 器 3 采用 PMOS 输入对的差分对。
35、结构 M31和 M32， PMOS 输入对 M31和 M32的栅极为输入对， 其源 极接电流镜， 漏极接负载。电流镜 M42和 M41为 PMOS 输入对提供恒流并由外接电流源所镜 像。通过偏置 M33、 M34使 PMOS 输入对流过恒定大小的电流， 从而降低输出级的电流， 增加输 出阻抗， 提高增益。负载由 MOS 管 M33、 M34、 M35和 M36组成， 负载连接有源极跟随器， MOS 管 M33 和 M35组成的负载， 与由 MOS 管 M34和 M36组成的负载分别通过 MOS 管 M37、 M38镜像到二级放 大结构中， 通过完全镜像的源极跟随器 M38、 M40和 M37、。
36、 M39提供更大摆幅的输出信号， 从而实 现具有低噪声、 低直流偏执和低功耗的信号读出装置。 0028 本发明中采用恒流源， 目的是为了提高其输出阻抗， 以保证数值非常微小偏置电 流的精确度。有源负反馈电路 22 的两对 MOS 管工作在深线性区， 一对检测输出共模电平相 对于参考电压的变化， 另一对提供共模参考电压。如图 3 所示， 输入的脑电神经信号通过输 入端 Vin进入主放大器 21， 信号经由两端差分放大器 211 前馈通路的反向输出端进入有源 负反馈电路22， 反馈的信号通过由第三电容224、 电阻212、 和两端差分放大器211构成的微 分器实现对主放大器 21 的传输函数的修正。
37、， 降低其高频响应。最终两端差分放大器 211 的 高频增益实现稳定。第一主放大器装置 2 中有源负反馈电路 22 的设置抑制了输入信号的 直流失调。 0029 本发明中考虑到高通截止频率(fH)与电阻(R)和电容(C1)成反比。 设计时当使用 电容在片上集成时会消耗很大的面积， 所以用高值电阻来满足高通截止。 但， 当电阻的阻值 大于 1012。这对于片上集成制造也是很困难的， 于是， 采用具有亚阈值偏流的金属氧化物 半导体场效晶体管 (Metal-Oxide-Semiconductor Field-Effect Transistor， MOSFET 管 ) 代替高阻和大电容等无源器件可以解。
38、决制造时面积消耗过大的问题。 0030 所述的多路复用器 4， 在系统控制器 6 的控制下完成多通道的实时脑电信号的选 择。多路复用器 4 输入端为 256 个， 控制端为 8 端口， 输出端为 16 端口。各个输出端口都经 由输出缓冲器 (Buffer)5 经缓冲后输出， 以保障信号的完整、 准确。系统控制器 6 基于有限 状态机控制思想通过全数字 CMOS 逻辑电路来实现， 同样具有低功耗、 低面积消耗的优势。 0031 如图 6(a) 与图 6(b) 所示， 为本发明装置中第二放大器 3 的频率特性和输入参考 噪声特性曲线。图 6(a) 显示了通带增益为 46dB， -3dB 频率带宽为。
39、 13Hz 8.9kHz。图 5(b) 说 明 书 CN 102068251 B5/5 页 9 为第二放大器 3 的等效输入参考噪声电压， 在频率带宽为 10Hz 10kHz 的范围内均方根噪 声电压为 4.3Vrms ； 热噪声电压为 55nV/ Hz， 1/f 噪声拐角频率约为 800Hz。通过仿真 结果可知所提出的设计方法和电路装置有效实现了直流抑制、 低噪声和低功耗的问题。 0032 本发明所公开的微功耗、 微噪声、 微面积脑神经信号获取前端读出信号方法及用 于植入式设计芯片在目前国内外文献中尚无现成的资料所披露， 所述的开发目前已相当有 意义， 现将该项研究的主要技术参数列下 ： 0。
40、033 芯片支持电压 1.65V， 消耗电流 4.5uA ； 0034 高通截止频率 10Hz-400Hz， 低通截止频率 4-9KHz ； 0035 输入参考噪音 4.3uVrms(13Hz-8.9KHz) ； 0036 CMRR 82dB ； PSRR 84dB ； 0037 系统增益 41.8dB ； 0038 NEF 指标 5.56 ； 0039 系统面积消耗 3m m20.35um 工艺。 0040 本发明提供的一种脑电信号的可植入式前端采集器的构造方法， 如图 7 所示， 具 体如下 ： 0041 首先， 设置输入滤波器 1， 用于将微弱脑电神经信号进行滤波处理 ； 输入滤波器 1。
41、 是在正负端口并联电阻和电容来实现。 0042 其次， 设置第一主放大器装置 2， 第一主放大器装置 2 分为两部分， 一部分为主放 大器 21， 用于将滤波处理后的微弱脑电神经信号进行放大， 一部分为有源负反馈电路 22， 用于抑制处理后的微弱脑电神经信号的直流失调。 0043 第一主放大器装置 2 的具体结构如图 3 所示。如图 3 所示， 第一主放大器装置 2 可以分为两部分 ： 由双端输入 / 输出差分放大器 211、 一个电容 213 和一个电阻 212 构成的 主放大器 21 和由双端输入差分放大器 221 和三个电容 222、 223、 224 构成的有源负反馈电 路 22。输入。
42、的脑电神经信号通过输入端 Vin进入主放大器 21， 经主放大器 21 的电容 213， 由双端输入 / 输出差分放大器 211 的输入端负极输入两端差分放大器 211， 信号经由两端 差分放大器 211 前馈通路的反向输出端进入有源负反馈电路 22， 经由经双端输入差分放大 器 221 与第二电容 223 并联构成的积分器反馈的信号通过由第三电容 224、 电阻 212、 和两 端差分放大器 211 构成的微分器实现对主放大器 21 的传输函数的修正， 降低其高频响应。 最终两端差分放大器 211 的高频增益实现稳定。最终在电阻 212 连接双端输入 / 输出差分 放大器 211 的一端与双。
43、端输入 / 输出差分放大器 211 的输出端负极输出信号。然后， 设置 第二放大器3， 用于将经第一主放大器装置2处理后的脑电神经信号进行放大。 具体第二放 大器 3 的电路可见上述可植入式前端采集器中图 5 的说明。 0044 最后， 将经第二放大器 3 放大后的脑电神经信号输出给多路复用器 4， 多路复用器 4 在系统控制器 6 的控制下完成多通道的实时脑电神经信号的选择， 并将选择的脑电神经 信号输出给输出缓冲器 5， 输出缓冲器 5 在系统控制器 6 的控制下将脑电神经信号输出。 说 明 书 CN 102068251 B1/4 页 10 图 1 图 2 说 明 书 附 图 CN 102068251 B2/4 页 11 图 3 图 4 图 5 说 明 书 附 图 CN 102068251 B3/4 页 12 图 6 说 明 书 附 图 CN 102068251 B4/4 页 13 图 7 说 明 书 附 图 。