MOS 器件的检测方法及制造方法 【技术领域】
本发明涉及半导体制造技术领域，特别涉及一种 MOS 器件的检测方法及制造方法。 背景技术 在半导体制造工艺中，经常需要形成 MOS 器件。 制造 MOS 器件时，包括步 骤 ：首先在半导体衬底上形成栅氧层和多晶硅层，然后刻蚀后形成栅极 ；接着，利用热 氧化的方法形成覆盖栅侧壁和半导体衬底的氧化物层，然后进行刻蚀形成栅极侧壁上的 栅侧壁修复层 ；接着，形成覆盖栅侧壁和半导体衬底的氧化物、氮化物或者氧化物 - 氮 化物叠层结构，然后进行刻蚀形成栅极侧壁上的栅侧壁层 ；还可以包括，形成覆盖栅侧 壁和半导体衬底的 SAB(SALICIDE-BLOCK 硅化阻挡 ) 层，然后刻蚀形成覆盖栅极顶部 的 SAB 层 ；接着，在栅极两侧的半导体衬底内注入掺杂离子，形成源极区和漏极区，从 而形成 MOS 器件。
例如在专利申请号 “20071017280.4” 的专利申请文献中公开了一种 MOS 器件 的制造方法。
对利用上述方法得到 MOS 器件测量中发现，源极区和漏极区的硅层存在凹陷。 随着器件尺寸的减小，源极区和漏极区凹陷的问题会严重影响器件的性能，尤其对于 65nm 及以下工艺。 在半导体器件的制造中，源极区和漏极区上还需要进一步的形成硅化 物，由于源极区和漏极区的硅层凹陷，因此硅 - 硅化物界面也向下移动，硅 - 硅化物界面 的下陷将会增加源极区和漏极区的阻抗，从而使源极区和漏极区的导通电流下降。
因此在 65nm 及以下工艺中，需要对源极区和漏极区的硅层凹陷深度进行检测， 但是在现有技术中，没有有效的对源极区和漏极区的硅层凹陷深度进行检测的方法，通 常是将 MOS 器件进行切片测量，这样使得 MOS 器件报废，因此增大了生产成本。
发明内容 本发明解决的技术问题是提供一种简便的检测 MOS 器件源极区和漏极区的硅层 凹陷深度的方法及一种 MOS 器件的制造方法，降低 MOS 器件的生产成本。
为了解决上述问题，本发明提供了一种 MOS 器件的检测方法，包括步骤 ：
提供半导体衬底 ；
在半导体衬底上依次形成栅氧层和栅导电层 ；
对所述栅导电层进行刻蚀，形成至少两个间隔排列的栅极 ；
利用光学关键尺寸测量方法对具有所述栅极的半导体衬底进行测量，得到栅极 与栅极间隔处的半导体衬底的高度差 ；
根据所述栅极与栅极间隔处的半导体衬底的高度差和栅极的高度，得到栅极间 隔处半导体衬底的第一凹陷深度。
可选的，还包括步骤 ：
在所述栅极两侧形成栅极侧壁，所述栅极侧壁和栅极构成栅极结构 ；
利用光学关键尺寸测量方法对具有所述栅极结构的半导体衬底进行测量，得到 栅极结构与栅极结构两侧的半导体衬底的高度差 ；
利用所述栅极结构与栅极结构间隔处的半导体衬底的高度差得到栅极间隔处半 导体衬底的第三凹陷深度。
可选的，所述形成栅极侧壁的步骤包括 ：
利用热氧化方法形成覆盖栅极的半导体衬底的第一氧化物层 ；
对所述第一氧化物层进行刻蚀，形成栅侧壁修复层 ；
形成覆盖所述栅侧壁修复层、栅极和半导体衬底的第二氧化物层 ；
在所述第二氧化物层外形成氮化物层 ；
刻蚀所述氮化物层和所述第二氧化物层，形成栅极侧壁。
可选的，在所述形成栅侧壁修复层的步骤后，且形成第二氧化物层前还包括 ：
利用光学关键尺寸测量方法对具有栅侧壁修复层和栅极的半导体衬底进行测 量，得到栅极与栅极间隔处的半导体衬底的高度差 ；
利用所述栅极与栅极间隔处的半导体衬底的高度差，得到栅极与栅极间隔处的 半导体衬底的第二凹陷深度。
可选的，还包括步骤 ：
形成覆盖所述栅极结构和半导体衬底的硅化阻挡层 ；
对所述硅化阻挡层进行刻蚀，形成覆盖栅极顶部的硅化阻挡层 ；
利用光学关键尺寸测量方法对刻蚀硅化物层后的半导体衬底进行测量，得到栅 极结构与栅极结构间隔处的半导体衬底的高度差 ；
利用所述栅极结构与栅极结构间隔处的半导体衬底的高度差，得到栅极间隔处 半导体衬底的第四凹陷深度。
可选的，还包括步骤 ：
刻蚀栅极侧壁中的氮化物层 ；
利用光学关键尺寸测量方法对刻蚀氮化物层后的半导体衬底进行测量，得到栅 极结构与栅极结构间隔处的半导体衬底的高度差 ；
利用所述栅极结构与栅极结构间隔处的半导体衬底的高度差，得到栅极间隔处 半导体衬底的第五凹陷深度。
可选的，所述第一凹陷深度小于 50 埃。
可选的，所述栅极的高度为 4000 埃。
相应的，本发明还提供了一种 MOS 器件的检测方法，包括步骤 ：
提供半导体衬底，所述半导体衬底上具有至少两个间隔排列的栅极 ；
依次形成覆盖所述栅极和半导体衬底的氧化物 - 氮化硅的叠层结构 ；
对所述氮化硅进行刻蚀，形成栅极侧壁，栅极和栅极侧壁构成栅极结构 ；
利用光学关键尺寸测量方法对具有所述栅极结构的半导体衬底进行测量，得到 栅极结构与栅极结构间隔处的半导体衬底的高度差 ；
根据所述栅极结构与栅极结构间隔处的半导体衬底的高度差和栅极的高度，得 到栅极结构间隔处半导体衬底的第三凹陷深度。相应的，本发明还提供了一种包括上述检测方法的 MOS 器件的制造方法，其特 征在于，当光学关键尺寸测量后的凹陷深度超过标准值，则调整该光学关键尺寸测量步 骤之前的刻蚀工艺，使所述刻蚀工艺对半导体衬底与待刻蚀层的刻蚀选择比降低。
与现有技术相比，本发明主要具有以下优点 ：
本发明通过在形成栅极的刻蚀步骤后增加利用光学关键尺寸测量方法来检测栅 极间隔处半导体衬底的凹陷深度，从而可以监控形成栅极时的刻蚀步骤对半导体衬底源 / 漏注入区位置造成的凹陷深度，可以用该凹陷深度来反映该刻蚀步骤的性能，当该凹陷 深度导致器件不合格时，可以调整刻蚀步骤中的刻蚀选择比，从而使得后续的产品凹陷 深度满足要求，从而降低了 MOS 器件的生产成本。 附图说明 通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目 的、特征和优势将更加清晰。 在全部附图中相同的附图标记指示相同的部分。 并未刻意 按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图 1 为本发明的 MOS 器件第一实施例的检测方法的流程图 ；
图 2 至图 5 为图 1 所示的 MOS 器件的检测方法第一实施例的示意图 ； 图 6 为本发明的 MOS 器件的检测方法第二实施例的流程图 ； 图 7 为图 6 所示的 MOS 器件检测方法中，优选的形成栅极侧壁的步骤的流程 图 8 至图 12 为形成栅极侧壁的示意图 ； 图 13 至图 14 为本发明的 MOS 器件检测方法的第三实施例的示意图 ； 图 15 至图 16 为本发明的 MOS 器件检测方法的第四实施例的示意图。图；
具体实施方式
由背景技术可知，利用现有技术得到 MOS 器件的源极区和漏极区的硅层存在凹 陷。 随着器件尺寸的减小，源极区和漏极区凹陷的问题会严重影响器件的性能，尤其对 于 65nm 及以下工艺。 在半导体器件的制造中，源极区和漏极区上还需要进一步的形成硅 化物，由于源极区和漏极区的硅层凹陷，因此硅 - 硅化物界面也向下移动，硅 - 硅化物界 面的下陷将会增加源极区和漏极区的阻抗，从而使源极区和漏极区的导通电流下降。
本发明的发明人经过大量的实验研究后认为，上述源极区和漏极区的硅层凹陷 的原因是由于在半导体制造过程中刻蚀步骤造成的，主要的刻蚀步骤包括 ：半导体衬底 上形成栅氧层和栅导电层后刻蚀栅导电层形成栅极 ；利用热氧化的方法形成覆盖栅侧壁 和半导体衬底的氧化物层后，刻蚀形成栅极侧壁上的栅侧壁修复层 ；形成覆盖栅侧壁和 半导体衬底的氧化物、氮化物或者氧化物 - 氮化物叠层结构后刻蚀形成栅极侧壁上的栅 侧壁层 ；还可以包括，形成覆盖栅侧壁和半导体衬底的 SAB(SALICIDE-BLOCK 硅化 阻挡 ) 层后刻蚀形成覆盖栅极顶部的 SAB 层，以及在离子注入形成源极区和漏极区后的 SPT( 刻蚀去除栅侧壁层的氮化物层 )。 另外在离子注入形成源极区和漏极区的步骤中也 容易造成源极区和漏极区的硅层凹陷。
因此本发明的发明人在研究得到产生上述凹陷的原因后，进一步研究得到了下列检测源极区和漏极区硅层凹陷的方法，从而可以对凹陷的深度进行检测，来对产生凹 陷的步骤进行监控，当刻蚀步骤产生的凹陷超出合格标准的时候可以对刻蚀步骤进行调 整，来减少凹陷的深度，提高 MOS 器件的质量。
本发明提供了一种 MOS 器件的检测方法，包括步骤 ：
提供半导体衬底 ；
在半导体衬底上依次形成栅氧层和栅导电层 ；
对所述栅导电层进行刻蚀，形成至少两个间隔排列的栅极 ；
利用光学关键尺寸测量方法对具有所述栅极的半导体衬底进行测量，得到栅极 与栅极间隔处的半导体衬底的高度差 ；
根据所述栅极与栅极间隔处的半导体衬底的高度差和栅极的高度，得到栅极间 隔处半导体衬底的第一凹陷深度。
可选的，还包括步骤 ：
在所述栅极两侧形成栅极侧壁，所述栅极侧壁和栅极构成栅极结构 ；
利用光学关键尺寸测量方法对具有所述栅极结构的半导体衬底进行测量，得到 栅极结构与栅极结构两侧的半导体衬底的高度差 ； 利用所述栅极结构与栅极结构间隔处的半导体衬底的高度差得到栅极间隔处半 导体衬底的第三凹陷深度。
可选的，所述形成栅极侧壁的步骤包括 ：
利用热氧化方法形成覆盖栅极的半导体衬底的第一氧化物层 ；
对所述第一氧化物层进行刻蚀，形成栅侧壁修复层 ；
形成覆盖所述栅侧壁修复层、栅极和半导体衬底的第二氧化物层 ；
在所述第二氧化物层外形成氮化物层 ；
刻蚀所述氮化物层和所述第二氧化物层，形成栅极侧壁。
可选的，在所述形成栅侧壁修复层的步骤后，且形成第二氧化物层前还包括 ：
利用光学关键尺寸测量方法对具有栅侧壁修复层和栅极的半导体衬底进行测 量，得到栅极与栅极间隔处的半导体衬底的高度差 ；
利用所述栅极与栅极间隔处的半导体衬底的高度差，得到栅极与栅极间隔处的 半导体衬底的第二凹陷深度。
可选的，还包括步骤 ：
形成覆盖所述栅极结构和半导体衬底的硅化阻挡层 ；
对所述硅化阻挡层进行刻蚀，形成覆盖栅极顶部的硅化阻挡层 ；
利用光学关键尺寸测量方法对刻蚀硅化物层后的半导体衬底进行测量，得到栅 极结构与栅极结构间隔处的半导体衬底的高度差 ；
利用所述栅极结构与栅极结构间隔处的半导体衬底的高度差，得到栅极间隔处 半导体衬底的第四凹陷深度。
可选的，还包括步骤 ：
刻蚀栅极侧壁中的氮化物层 ；
利用光学关键尺寸测量方法对刻蚀氮化物层后的半导体衬底进行测量，得到栅 极结构与栅极结构间隔处的半导体衬底的高度差 ；
利用所述栅极结构与栅极结构间隔处的半导体衬底的高度差，得到栅极间隔处 半导体衬底的第五凹陷深度。
可选的，所述第一凹陷深度小于 50 埃。
可选的，所述栅极的高度为 4000 埃。
相应的，本发明还提供了一种 MOS 器件的检测方法，包括步骤 ：
提供半导体衬底，所述半导体衬底上具有至少两个间隔排列的栅极 ；
依次形成覆盖所述栅极和半导体衬底的氧化物 - 氮化硅的叠层结构 ；
对所述氮化硅进行刻蚀，形成栅极侧壁，栅极和栅极侧壁构成栅极结构 ；
利用光学关键尺寸测量方法对具有所述栅极结构的半导体衬底进行测量，得到 栅极结构与栅极结构间隔处的半导体衬底的高度差 ；
根据所述栅极结构与栅极结构间隔处的半导体衬底的高度差和栅极的高度，得 到栅极结构间隔处半导体衬底的第三凹陷深度。
相应的，本发明还提供了一种包括上述检测方法的 MOS 器件的制造方法，其特 征在于，当光学关键尺寸测量后的凹陷深度超过标准值，则调整该光学关键尺寸测量步 骤之前的刻蚀工艺，使所述刻蚀工艺对半导体衬底与待刻蚀层的刻蚀选择比降低。 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发 明的具体实施方式做详细的说明。 在下面的描述中阐述了很多具体细节以便于充分理解 本发明。 但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可 以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限 制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说 明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其 在此不应限制本发明保护的范围。 此外，在实际制作中应包含长度、宽度及深度的三维 空间尺寸。
第一实施例
图 1 为本发明的 MOS 器件的检测方法的流程图，图 2 至图 5 为本发明的 MOS 器 件的检测方法第一实施例的示意图。 下面结合图 1 至图 5 对本发明的 MOS 器件的检测方 法进行说明。
如图 1 所示，该检测方法包括步骤 ：
S10 ：提供半导体衬底。
具体的，如图 2 所示，提供半导体衬底 100，所述的半导体衬底 100 可以是单晶 硅、多晶硅或非晶硅 ；所述半导体衬底 100 也可以是硅、锗、砷化镓或硅锗化合物 ；该 半导体衬底 100 还可以具有外延层或绝缘层上硅结构 ；所述的半导体衬底 100 还可以是其 它半导体材料，这里不再一一列举。
S20 ：在半导体衬底 100 上依次形成栅氧层和栅导电层。
具体的，参考图 3，在半导体衬底 100 上形成栅氧层 102。 栅氧层 102 可以为二 氧化硅材料。 本实施例中栅氧层 102 利用热氧化生长或者淀积的方法产生。
因为该栅氧层 102 起到电绝缘的作用，而且随着工艺尺寸的减小，需要该栅氧 层 102 很薄，因此采用热氧化生长的方式可以获得高质量的栅氧层 102。 例如该步骤可以
具体为 ：首先清洗半导体衬底 100，去除表面的沾污和氧化层，然后为了避免二次污染 需要在几小时内将半导体衬底 100 放入氧化炉，半导体衬底 100 表面生在一层 20 埃至 50 埃的二氧化硅材料的栅氧层 102。
在栅氧层 102 上形成栅导电层 104。 栅导电层 104 的材料可以为多晶硅。 例如 栅导电层 104 可以采用化学气相淀积形成，包括常压化学气相淀积 (APCVD)、低压化学 气相淀积 (LPCVD)、等离子体辅助化学气相淀积等。 因为 LPCVD 具有优良的台阶覆盖 能力。 因此本实施例中在栅导电层 104 的形成过程采用 LPCVD。 本领域技术人员可以 根据制造工艺来确定栅导电层 104 所需的厚度。
S30 ：对所述栅导电层 104 进行刻蚀，形成至少两个间隔排列的栅极。
具体的，参考图 4，该刻蚀步骤可以使本领域技术人员所熟知的刻蚀步骤，例如 先利用光刻的方法在要形成栅极的位置形成光掩膜图形，接着进行刻蚀。 所述刻蚀可以 是任何常规刻蚀技术，比如化学刻蚀技术或者等离子体刻蚀技术，在本实施例中，采用 等离子体刻蚀技术，例如利用含氟气体作为反应气体刻蚀，刻蚀工艺可以为各向异性等 离子体刻蚀工艺。
刻蚀后利用酸溶液清洗，就形成至少两个间隔排列的栅极 106，本领域技术人员 熟知的栅极间隔处的半导体衬底就是半导体衬底要形成源极区和漏极区的位置。
在本实施例中，所述栅极的高度，也就是栅氧层 102 和栅导电层 104 的厚度和为 4000 埃。
在刻蚀过程中，刻蚀离子击穿栅氧层和栅氧层下的半导体衬底发生反应，因为 刻蚀后要用酸溶液进行清洗，从而酸洗掉部分栅氧层而使得在栅极 106 两侧，也就是半 导体衬底 100 要形成源极区和漏极区的位置 108 造成半导体衬底凹陷，在本发明中成为第 一凹陷，例如第一凹陷深度为 10 埃。
S40 ：利用光学关键尺寸测量方法对具有所述栅极的半导体衬底进行测量，得到 栅极与栅极间隔处的半导体衬底的高度差。
在现有技术中，人们没有意识到刻蚀会造成半导体衬底 100 要形成源极区和漏 极区的位置 108 会出现凹陷，并且也没有意识到凹陷带来的问题，因此通常在刻蚀步骤 后不会对半导体衬底的凹陷就行测量，因此现有技术中仅仅是在 MOS 器件生产完成后进 行切片检测，但是这样造成半导体器件的报废，因此使得生产成本较高。
但本发明的发明人发现在刻蚀步骤中造成的半导体衬底 100 要形成源极区和漏 极区 108 凹陷会使增加源极区和漏极区的阻抗，从而使源极区和漏极区的导通电流下 降，因此使得 MOS 器件的性能变差，从而本发明中在刻蚀步骤之后采用了光学关键尺寸 方法进行检测。
本实施例中通过光学关键尺寸 (OCD) 测量方法测量栅极与栅极间隔处的半导体 衬底的高度差。 OCD 方法原理如下，参考图 5 ：半导体衬底上的多个栅极可视作一反射 光栅， OCD 方法通过将一束偏振光 200 投射到所述栅极 106 和栅极间隔处 108 的半导体 衬底上，经所述栅极 106 表面和栅极间隔处 108 的半导体衬底表面反射后产生相位差，多 个栅极 106 与其间隔处 108 的半导体衬底的反射光之间产生干涉，通过光敏单元接受所述 光的干涉条纹并通过数据处理计算干涉条纹的周期，所述干涉条纹的周期与所述栅极 106 的之间的距离，栅极与栅极间隔处的半导体衬底的高度差有关系，通过已经获得的干涉条纹的周期，通过计算可得到待监测的栅极 106 与栅极间隔处 108 的半导体衬底的高度差 d1。
S50 ：根据所述栅极 106 与栅极间隔处 108 的半导体衬底的高度差 d1 和栅极的高 度，得到栅极间隔处 108 的半导体衬底的第一凹陷深度。
继续参考图 5，因为栅极 106 的高度为形成的栅氧层 102 和栅导电层 104 的厚度 的和 d2，因此利用所述栅极 106 与栅极间隔处 108 的半导体衬底的高度差 d1 减去所述栅 极的高度 d2，就得到栅极间隔处 108 的半导体衬底的第一凹陷深度。 对于所述第一凹陷 深度小于 50 埃时用其它方法很难测量到，但是这个凹陷深度可能会对半导体器件造成很 大影响，因此利用 OCD 方法可以检测到凹陷深度小于 50 埃的情况，从而消除器件的缺 陷。
该方法具有实时测量的优点，不必对待测的结构进行切片等破坏性处理，简化 了工艺、降低了费用并能够实时的监测栅极与栅极间隔处的半导体衬底的高度差，以便 于对刻蚀工艺参数进行调整，例如使所述刻蚀工艺对半导体衬底 100 与栅导电层 104 的刻 蚀选择比降低，使得半导体衬底 100 的凹陷减小。
第二实施例 图 6 为本发明的 MOS 器件的检测方法第二实施例的流程图。 在本本实施例中和 第一实施例相同的步骤不再赘述，不同在于，除上述实施例中的步骤之外，参考图 6 还 优选的包括下列步骤 ：
S60 ：在所述栅极 106 两侧形成栅极侧壁，所述栅极侧壁和栅极 106 构成栅极结 构。
图 7 为图 6 所示的 MOS 器件检测方法中，优选的形成栅极侧壁的步骤的流程 图。 图 8 至图 12 为形成栅极侧壁的示意图。 具体的，参考图 7 至图 12，在一优选实施 例中，所述形成栅极侧壁的步骤包括 ：
S61 ：利用热氧化方法形成覆盖栅极的和半导体衬底的第一氧化物层。
S62 ：对所述第一氧化物层进行刻蚀，形成栅侧壁修复层。
S63 ：形成覆盖所述栅侧壁修复层、栅极和半导体衬底的第二氧化物层。
S64 ：在第二氧化物层外形成所述氮化物层。
S65 ：刻蚀所述氮化物层和所述第一氧化物层。
具体的，首先参考图 8，可以采用化学气相淀积形成第一氧化物层 202，包括常 压化学气相淀积 (APCVD)、低压化学气相淀积 (LPCVD)、等离子体辅助化学气相淀积 等。
接着，参考图 9，对所述第一氧化物层 202 进行刻蚀，该刻蚀步骤可以是任何常 规刻蚀技术，比如化学刻蚀技术或者等离子体刻蚀技术。 在本实施例中，采用等离子体 刻蚀技术，例如利用含氟气体作为反应气体刻蚀，刻蚀工艺可以为各向异性等离子体刻 蚀工艺，刻蚀后形成栅侧壁修复层 204。
在该步刻蚀的步骤中，需要将半导体衬底 100 上的第一氧化物层 202 去除干净， 在去除第一氧化物层 202 的过程中，刻蚀气体对半导体衬底 100 也具有刻蚀作用，因此容 易对栅极间隔处 108 的半导体衬底进行过刻蚀，从而半导体衬底 100 会进一步凹陷，在本 发明中称为第二凹陷，例如第二凹陷深度为 40 埃。
接着，参考图 10，形成第二氧化物层 206，该步骤可以利用本领域技术人员熟 知的方法，例如化学气相沉积 (CVD)、物理气相沉积 (PVD)。
接着，参考图 11，在第二氧化物层 206 外形成所述氮化物层 208，该步骤可以利 用本领域技术人员熟知的方法，例如化学气相沉积 (CVD)、物理气相沉积 (PVD)。
接着，参考图 12，刻蚀所述氮化物层 208 和所述第二氧化物层 206，该刻蚀步骤 可以是任何常规刻蚀技术，比如化学刻蚀技术或者等离子体刻蚀技术，在本实施例中， 采用等离子体刻蚀技术，例如利用含氟气体作为反应气体刻蚀，刻蚀工艺可以为各向异 性等离子体刻蚀工艺。 刻蚀后形成栅极侧壁 300，所述栅极侧壁 300 和栅极 106 构成栅极 结构 107。
在该步刻蚀的步骤中，需要将半导体衬底 100 上的第二氧化物层 206 去除干净， 在去除第二氧化物层 206 的过程中，刻蚀气体对半导体衬底 100 也具有刻蚀作用，因此容 易对栅极间隔处 108 的半导体衬底进行过刻蚀，从而半导体衬底 100 会进一步凹陷，在本 发明中称为第三凹陷，例如第三凹陷深度为 20 埃。
S70 ：利用光学关键尺寸测量方法对具有所述栅极结构 107 的半导体衬底进行测 量，得到栅极结构 107 与栅极结构 107 两侧的半导体衬底的高度差。 本实施例中通过将一束偏振光 200 投射到所述栅极结构 107 和栅极结构 107 间隔 处的半导体衬底上，经所述栅极结构 107 表面和栅极结构 107 间隔处的半导体衬底表面反 射后产生相位差，多个栅极结构 107 与其间隔处的半导体衬底的反射光之间产生干涉， 通过光敏单元接受所述光的干涉条纹并通过数据处理计算干涉条纹的周期，所述干涉条 纹的周期与所述栅极结构 107 的之间的距离，栅极结构 107 与栅极结构 107 间隔处的半导 体衬底的高度差有关系，通过已经获得的干涉条纹的周期，通过计算可得到待监测的栅 极结构 107 与栅极结构 107 间隔处的半导体衬底的高度差。
S80 ：利用所述栅极结构 107 与栅极结构 107 间隔处的半导体衬底 100 的高度 差，得到栅极结构间隔处半导体衬底的第三凹陷深度。
然后可以根据所述栅极结构 107 与栅极结构 107 间隔处的半导体衬底的高度差和 栅极结构 107 的高度，得到栅极结构 107 间隔处的半导体衬底的凹陷深度。 其中栅极结 构 107 的高度也就是栅极的高度。 例如利用所述栅极结构 107 与栅极结构 107 间隔处的 半导体衬底的高度差减去所述栅极的高度 d2，就得到栅极结构 107 间隔处的半导体衬底 的第三凹陷深度。
该方法具有实时测量的优点，不必对待测的结构进行切片等破坏性处理，简化 了工艺、降低了费用并能够实时的监测栅极结构 107 与栅极结构 107 间隔处的半导体衬底 的高度差，以便于对形成栅极侧壁的刻蚀工艺参数进行调整，例如使所述刻蚀工艺对半 导体衬底 100 与氮化物层 208 的刻蚀选择比降低，使得半导体衬底 100 的凹陷减小。
因为在刻蚀第一氧化物层 202 形成栅侧壁修复层 204 的步骤中，刻蚀气体对半导 体衬底 100 也具有刻蚀作用，因此容易对栅极间隔处 108 的半导体衬底进行过刻蚀，从而 半导体衬底 100 会进一步凹陷，例如第二凹陷深度为 10 埃。 因此在本实施例的一个优选 方案中，在所述形成栅侧壁修复层 204 的步骤后，且形成第二氧化物层 206 之前还包括下 列步骤 ：
利用 OCD 测量方法对具有栅侧壁修复层和栅极的半导体衬底进行测量，得到栅
极与栅极间隔处的半导体衬底的高度差 ；利用所述栅极与栅极间隔处的半导体衬底的高 度差，得到栅极处半导体衬底的第二凹陷深度。
具体的，本实施例中通过将一束偏振光投射到所述栅极和栅极结构间隔处的半 导体衬底上，经所述栅极表面和栅极间隔处的半导体衬底表面反射后产生相位差，多个 栅极与其间隔处的半导体衬底的反射光之间产生干涉，通过光敏单元接受所述光的干涉 条纹并通过数据处理计算干涉条纹的周期，所述干涉条纹的周期与所述栅极的之间的距 离，栅极与栅极间隔处的半导体衬底的高度差有关系，通过已经获得的干涉条纹的周 期，通过计算可得到待监测的栅极与栅极间隔处的半导体衬底的高度差。
然后可以根据所述栅极与栅极间隔处的半导体衬底的高度差和栅极的高度，得 到栅极间隔处的半导体衬底的凹陷深度。 例如利用所述栅极与栅极间隔处的半导体衬底 的高度差减去所述栅极的高度，就得到栅极间隔处的半导体衬底的第二凹陷深度。
该方法具有实时测量的优点，不必对待测的结构进行切片等破坏性处理，简化 了工艺、降低了费用并能够实时的监测栅极与栅极间隔处的半导体衬底的高度差，以便 于对形成栅极侧壁的刻蚀工艺参数进行调整，例如使所述刻蚀工艺对半导体衬底与第一 氧化物层的刻蚀选择比降低，使得半导体衬底的凹陷减小。 第三实施例
图 13 至图 14 为本发明的 MOS 器件检测方法的第三实施例的示意图，在本实施 例中与第一实施例和第二实施例相同的步骤不再赘述，不同在于在本实施例中还可以包 括下列步骤，参考图 13，还包括步骤 ：
形成覆盖所述栅极结构 107 和半导体衬底的硅化阻挡层 (SAB)302。 对所述硅化 阻挡层 302 进行刻蚀，形成覆盖栅极顶部的硅化阻挡层 302。 利用 OCD 测量方法对刻蚀 硅化物层后的半导体衬底进行测量，得到栅极结构 107 与栅极结构 107 间隔处的半导体衬 底的高度差。 利用所述栅极结构 107 与栅极结构 107 间隔处的半导体衬底的高度差，得 到栅极间隔处半导体衬底的第四凹陷深度。
具体的，可以采用化学气相淀积形成覆盖半导体衬底 100 和栅极结构 107 的硅化 阻挡层 302，包括常压化学气相淀积 (APCVD)、低压化学气相淀积 (LPCVD)、等离子体 辅助化学气相淀积等。 因为 LPCVD 具有优良的台阶覆盖能力。 硅化阻挡层 302 的材料 可以为氧化物或者氮化物。
然后对所述硅化阻挡层 302 进行刻蚀，该刻蚀步骤可以是任何常规刻蚀技术， 比如化学刻蚀技术或者等离子体刻蚀技术。 在本实施例中，采用等离子体刻蚀技术，例 如利用含氟气体作为反应气体刻蚀，刻蚀工艺可以为各向异性等离子体刻蚀工艺，刻蚀 后形成覆盖栅极 106 顶部的硅化阻挡层 302。
在该步刻蚀的步骤中，需要将半导体衬底 100 上的硅化阻挡层 302 去除干净，在 去除硅化阻挡层 302 的过程中，刻蚀气体对半导体衬底 100 也具有刻蚀作用，因此容易对 栅极间隔处的半导体衬底进行过刻蚀，从而半导体衬底 100 会进一步凹陷，在本发明中 称为第四凹陷，例如第四凹陷深度为 10 埃至 30 埃。
参考图 14，本实施例中通过将一束偏振光 200 投射到所述栅极结构 107 和栅极结 构 107 间隔处的半导体衬底上，经所述栅极结构 107 表面和栅极结构 107 间隔处的半导体 衬底表面反射后产生相位差，多个栅极结构 107 与其间隔处的半导体衬底的反射光之间
产生干涉，通过光敏单元接受所述光的干涉条纹并通过数据处理计算干涉条纹的周期， 所述干涉条纹的周期与所述栅极结构 107 的之间的距离，栅极结构 107 与栅极结构 107 间 隔处的半导体衬底的高度差有关系，通过已经获得的干涉条纹的周期，通过计算可得到 待监测的栅极结构 107 与栅极结构 107 间隔处的半导体衬底的高度差。
然后可以根据所述栅极结构 107 与栅极结构 107 间隔处的半导体衬底的高度差和 栅极结构 107 的高度，得到栅极结构 107 间隔处的半导体衬底的凹陷深度。 其中栅极结 构 107 的高度也就是栅极的高度。 例如利用所述栅极结构 107 与栅极结构 107 间隔处的 半导体衬底的高度差减去所述栅极的高度 d2，就得到
栅极结构 107 间隔处的半导体衬底的第四凹陷深度。
当 OCD 测量后的凹陷深度超过标准值，则调整对硅阻挡层 302 的刻蚀工艺，使 所述刻蚀工艺对半导体衬底与硅阻挡层 302 的刻蚀选择比降低。 从而减小该刻蚀步骤对 半导体衬底造成的第四凹陷。
第四实施例
图 15 至图 16 为本发明的 MOS 器件检测方法的第四实施例的示意图，在本实施 例中与第三实施例相同的步骤不再赘述，不同在于在本实施例中还可以包括下列步骤， 参考图 15，还包括步骤 ：
刻蚀所述氮化物层 ( 该步骤也叫做 SPT) ；利用 OCD 测量方法对刻蚀氮化物层后 的半导体衬底进行测量，得到栅极结构与栅极结构间隔处的半导体衬底的高度差 ；利用 所述栅极结构与栅极结构间隔处的半导体衬底的高度差，得到栅极间隔处半导体衬底的 第五凹陷深度。
具体的，可以再完成源极区和漏极区的注入后，将氮化物层去除，从而消除氮 化硅层的应力作用，该刻蚀步骤可以是任何常规刻蚀技术，比如化学刻蚀技术或者等离 子体刻蚀技术，在本实施例中，采用等离子体刻蚀技术，例如利用含氟气体作为反应气 体刻蚀，刻蚀工艺可以为各向异性等离子体刻蚀工艺。
在该步刻蚀的步骤中，刻蚀气体对半导体衬底 100 也具有刻蚀作用，因此容易 对栅极间隔处的半导体衬底进行过刻蚀，从而半导体衬底 100 会进一步凹陷，在本发明 中称为第五凹陷，例如第五凹陷深度为 10 埃至 30 埃。
参考图 17，本实施例中通过将一束偏振光 200 投射到所述栅极结构 107 和栅极结 构 107 间隔处的半导体衬底上，经所述栅极结构 107 表面和栅极结构 107 间隔处的半导体 衬底表面反射后产生相位差，多个栅极结构 107 与其间隔处的半导体衬底的反射光之间 产生干涉，通过光敏单元接受所述光的干涉条纹并通过数据处理计算干涉条纹的周期， 所述干涉条纹的周期与所述栅极结构 107 的之间的距离，栅极结构 107 与栅极结构 107 间 隔处的半导体衬底的高度差有关系，通过已经获得的干涉条纹的周期，通过计算可得到 待监测的栅极结构 107 与栅极结构 107 间隔处的半导体衬底的高度差。
然后可以根据所述栅极结构 107 与栅极结构 107 间隔处的半导体衬底的高度差和 栅极结构 107 的高度，得到栅极结构 107 间隔处的半导体衬底的凹陷深度。 其中栅极结 构 107 的高度也就是栅极的高度。 例如利用所述栅极结构 107 与栅极结构 107 间隔处的 半导体衬底的高度差减去所述栅极的高度 d2，就得到栅极结构 107 间隔处的半导体衬底 的第五凹陷深度。当 OCD 测量后的凹陷深度超过标准值，则调整对氮化物层的刻蚀工艺，使所述 刻蚀工艺对半导体衬底与氮化物层的刻蚀选择比降低。 从而减小该刻蚀步骤对半导体衬 底造成的第五凹陷。
相应的本发明还提供了一种 MOS 器件的检测方法，包括步骤 ：
提供半导体衬底，所述半导体衬底上具有至少两个间隔排列的栅极 ；
依次形成覆盖所述栅极和半导体衬底的氧化物 - 氮化硅的叠层结构 ；
对所述氮化硅进行刻蚀，形成栅极侧壁，栅极和栅极侧壁构成栅极结构 ；
利用 OCD 测量方法对具有所述栅极结构的半导体衬底进行测量，得到栅极结构 与栅极结构间隔处的半导体衬底的高度差 ；
根据所述栅极结构与栅极结构间隔处的半导体衬底的高度差和栅极的高度，得 到栅极结构间隔处半导体衬底的第三凹陷深度。
该 MOS 器件的检测方法中各步骤具体的实施方式可以参考第一实施例至第四实 施例的描述，因此不再赘述。
相应的本发明还提供了一种 MOS 器件的制造方法，包括上述实施例中的检测方 法，当 OCD 测量后的凹陷深度超过标准值，则调整该 OCD 测量步骤之前的刻蚀工艺，使 所述刻蚀工艺对半导体衬底与待刻蚀层的刻蚀选择比降低。
例如，如果是在栅极的刻蚀步骤半导体衬底第一凹陷超出标准值，则调整使所 述刻蚀工艺对半导体衬底 100 与栅导电层 104 的刻蚀选择比降低，如果是在第一氧化物层 的刻蚀步骤半导体衬底第二凹陷超出标准值，则调整所述刻蚀工艺对半导体衬底与第一 氧化物层的刻蚀选择比降低，使得半导体衬底的凹陷减小。
然后在栅极 108 两侧的半导体衬底中形成源极区和漏极区，就形成了 MOS 器 件。 该步可以采用本领域技术人员熟知的方法，例如采用离子注入的方式向具有栅极的 半导体衬底注入 P 型离子，例如硼离子，在栅极两侧的半导体衬底中便形成高浓度的源 极区和漏极区。 在形成源极区和漏极区之前还可以包括在栅极的侧上形成侧壁层。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限 制。 任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述 揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变 化的等效实施例。 因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对 以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范 围内。