频移键控信号接收机 本发明涉及一种频移键控(frequency shift keyed)信号接收机。
日本公开而未经审查的专利申请61-141228揭示了一种调频(FM)解调器，它具有一个自动增益控制器和一个自动频率控制器。
人们已经知道一种FSK信号接收机，这种接收机具有一个自动增益控制器和一个自动频率控制器。正像后文中将要描述的那样，已知FSK信号接收机中的增益控制器和频率控制器存在一些问题。
本发明的一目的在于提供一种改进的FSK信号接收机。
本发明的第一个方面在于提供一种FSK信号接收机，它包含：一放大器，用来在一可调增益下放大第一FSK信号；一变频器，用来将从放大器得到的输出信号转换成频率低于第一FSK信号频率的第二FSK信号；一解调器，用来将该第二FSK信号解调成一基带信号；一位状态检测器，用来响应于一阈值，根据基带信号检测比特状态，并输出相应于检测得的比特状态的恢复数据；一计算器，用来计算在某一给定时间内基带信号超过阈值的次数；以及一自动增益控制(AGC)装置，用来响应于计算器计算的次数调整放大器的增益。
本发明的第二个方面是基于第一个方面的，并提供一种FSK信号接收机，它含有一个当计算器计算的次数增加时增加放大器增益的装置。
本发明的第三个方面是基于第一个方面的，并提供一种FSK信号接收机，其中，AGC装置包含将计算器计算的次数与预定参考次数相比较的装置；当计算器计算地次数超过参考数值时用来增大放大器增益的装置；以及法计算器计算的次数超过该参考数值时减小放大器增益的装置。
本发明的第四个方面是基于第一个方面的，它提供一种FSK信号接收机，其中的AGC装置包含将计算器计算的次数与多个不同参考值进行比较的装置；以及响应于该比较结果，在步进方式调整放大器增益的装置。
本发明的第五个方面是基于第一个方面的，它提供一种FSK信号接收机，其中的变频器包含用来产生相互之间具有正交关系的第一和第二本地振荡器信号的装置；一第一混频器，用来把放大器的输出信号和第一本地振荡器信号混频；一第二混频器，用来把放大器的输出信号和第二本地振荡器信号混频；一第一低通滤波器，用来处理第一混频器的输出信号；一第二低通滤波器，用来处理第二混频器的输出信号；一第一限幅器，用来将第一低通滤波器的输出信号制成一数字基带同相信号；一第二限幅器，用来将第二低通滤波器输出信号制成数字基带正交相位信号；以及将数字基带同相信号和数字基带正交相位信号馈送给解调器的装置；其中，解调器包含一正交解调部分，用来响应于数字基带同相信号和数字基带正交相位信号执行正交解调；以及一低通滤波器，用来处理正交解调部分的输出信号。
本发明的第六个方面提供一了种FSK信号接收机，它包含一放大器，用来在一可调增益下放大第一FSK信号；用来产生相互具有正交关系的第一和第二本地振荡器信号的装置；一第一混频器，用来把放大器的输出信号和第一本地振荡器信号混频；一第二混频器，用来把放大器的输出信号和第二本地振荡器信号混频；一第一低通滤波器，用来处理第一混频器的输出信号；一第二低通滤波器，用来处理第二混频器的输出信号；一第一限幅器，用来将第一低通滤波器的输出信号制成一数字基带同相信号；一第二限幅器，用来将第二低通滤波器的输出信号制成数字基带正交相位信号；一正交解调信号，用来响应于数字基带同相信号和数字基带正交相位信号，执行正交解调；一低通滤波器，用来处理正交解调部分的输出信号；一比特状态检测器，用来响应于一阈值，由基带信号检测比特状态；一计算器，用来计算正交解调部分的输出信号的状态发生变化的次数；以及AGC装置，用来响应于计算器计算的次数调整放大器的增益。
本发明的第七个方面是基于第一个方面的，它提供的一种FSK信号接收机还包含纠正恢复数据中差错的装置；计算由纠正装置纠正的差错个数的装置；以及当计算装置计算的差错数小于一给个数目时中断AGC装置运行的装置。
本发明的第八个方面是基于第一个方面的，它提供的一种FSK信号接收机中的比特状态检测器和计算器包含一由模拟/数字(A/D)转换器、一中央处理单元(CPU)和一数字/模拟(D/A)转换器组成的组合。
本发明的第九个方面是基于第一个方面的，它提供的一种FSK信号接收机中的比特状态检测器和计算器包含一由A/D转换器和一CPU组成的组合。
本发明的第十个方面是基于第七个方面的，它提供的FSK信号接收机中的比特状态检测器、计算器、纠正装置、计算装置以及中断装置包含一由A/D转换器、一CPU和一D/A转换器组成的组合。
本发明的第十一个方面是基于第七个方面的，它提供的FSK信号接收机中的比特状态检测器、计算器、纠正装置、计算装置以及中断装置包含一由A/D转换器和一CPU组成的组合。
本发明的第十二个方面在于提供一种FSK信号接收机，它包含一本地振荡器，用来输出具有可调频率的本地振荡器信号；一变频器，用来响应于本地振荡器信号，将一第一FSK信号转换成一第二FSK信号，所述第二FSK信号的频率低于所述第一FSK信号的频率；一解调器，用来将第二FSK信号解调成一基带信号；一比特状态检测器，用来响应于一阈值，检测基带信号的比特状态，并输出相应于检测得的比特状态的恢复数据；一纠错电路，用来纠正恢复数据中的差错；一计算器，用来计算传号比特误码率(mark bit error rate)和空号比特误码率(space bit error rate)之间的比率，传号比特误码率与由纠错电路纠正的恢复数据中的传号比特误码有关，空号比特误码率与纠错电路纠正的恢复数据中的空号比特误码有关；以及AFC装置，用来响应于计算器计算的比率，调整本地振荡器信号的频率。
本发明的第十三个方面是基于第十二个方面的，它提供的一种FSK信号接收机还包括用来检测纠错电路的输出数据是否是传号和空号位中的一个；以及用来当纠错电路的输出数据是传号和空号中的一个时，中断AFC装置运行的装置。
本发明的第十四个方面是基于第十二个方面的，它提供的FSK信号接收机中的变频器包含用来产生相互具有正交关系的第一和第二本地振荡器信号的装置；一第一混频器，用来把放大器的输出信号和第一本地振荡器信号混频；一第二混频器，用来把放大器的输出信号和第二本地振荡器信号混频；一第一低通滤波器，用来处理第一混频器的输出信号；一第二低通滤波器，用来处理第二混频器的输出信号；一第一限幅器，用来将第一低通滤波器的输出信号制成一数字基带同相信号；第一第二限幅器，用来将第二低通滤波器的输出信号制成一数字基带正交相位信号；以及将数字基带同相信号和数字基带正交相位信号馈送至解调器的装置，其中的解调器包含：一正交解调器部分，用来响应于数字基带同相信号和数据基带正交相位信号执行正交解调；以及一低滤波器，用来处理正交解调部分的输出信号。
本发明的第十五个方面是基于第十二个方面的，它提供的FSK信号接收器中的比特状态检测器、纠错电路和计算器包含一由一A/D转换器、一CPU和一D/A转换器组成的组合。
本发明的第十六个方面是基于第十二个方面的，它提供的FSK信号接收机中的比特状态检测器、纠错电路以及计算器包含一由A/D转换器和一CPU组成的组合。
本发明的第十七个方面是基于第十二个方面的，它提供的FSK信号接收机还包含在每一第一FSK信号含有在传号和空号之间交替的数据的时间间隔中起动计算器的装置。
本发明的第十八个方面是基于第十七个方面的，它提供的FSK信号接收机中的比特状态检测器、纠错电路、计算器和起动装置包含一由A/D转换器、一CPU和一D/A转换器组成的组合。
本发明的第十九个方面是基于第十七个方面的，它提供的FSK信号接收器中的比持状态检测器、纠错电路、计算器以及起动装置包含一由A/D转换器和一CPU组成的组合。
本发明的第二十个方面在于提供一种FSK信号接收机，它包含一放大器，用来在某一可调增益下放大FSK信号；产生相互间具有正交关系的第一和第二本地振荡器信号的装置；一第一混频器，用来把放大器的输出信号和第一本发振荡器信号混频；一第二混频器，用来把放大器的输出信号和第二本地振荡器信号混频；一第一低通滤波器，用来将第一混频器的输出信号处理成一基带同相信号；一第二低通滤波器，用来将第二混频器的输出信号处理成一基带正交相位信号；一第三混频器，用来把基带同相信号和基带正交相位信号混频；一正交解调器，用来恢复从基带同相信号和基带正交相位信号得到的数据；一幅度检测器，用来检测第三混频器输出信号的幅度；以及一AGC装置，用来响应于幅度检测器检测的幅度调节放大器的增益。
本发明第二十一个方面在于提供一种FSK信号接收机，它包含一放大器，用来在一可调增益下放大FSK信号；产生相互间具有正交关系的第一和第二本地振荡器信号的装置；一第一混频器，用来把放大器的输出信号和第一本地振荡器信号混频；一第二混频器，用来把放大器的输出信号和第二本地振荡器信号混频；一第一低通滤波器，用来将第一混频器的输出信号处理成一基带同相信号；一第二低通滤波器，用来将第二混频器的输出信号处理成一基带正交相位信号；一正交解调器，用来恢复从基带同相信号和基带正交相位信号得到的数据；产生相互间具有正交关系的第三和第四本地振荡器信号的装置；一第三混频器，用来把第一低通滤波器的输出信号和第三本地振荡器信号混频；一第四混频器，用来把第二低通滤波器的输出信号和第四本地振荡器信号混频；一减法器，用来接收第三和第四混频器的输出信号，并输出一代表第三和第四混频器输出信号之间差的信号；一幅度检测器，用来检测减法器输出信号的幅度；以及一AGC装置，用来响应于幅度检测器检测的幅度调节放大器的增益。
本发明的第二十二个方面在于提供一种FSK信号接收机，它包含一放大器，用来在一可调增益下放大一FSK信号；产生相互间具有正交关系的第一和第二本地振荡器信号的装置；一第一混频器，用来把放大器的输出信号和第一本地振荡器信号混频；一第二混频器，用来把放大器的输出信号和第二本地振荡器信号混频；一第一低通滤波器，用来将第一混频器的输出信号处理成一基带同相信号；一第二低通滤波器，用来将第二混频器的输出信号处理成一基带正交相位信号；产生相互间具有正交关系的第三和第四本地振荡器信号的装置；一第三混频器，用来把第一低通滤波器的输出信号和第三本地振荡器信号混频；一第四混频器，用来把第二低通滤波器的输出信号和第四本地振荡器信号混频；一减法器，用来接收第三和第四混频器的输出信号，并输出一代表第三和第四混频器输出信号之间差的信号；一频率-电压转换器，用来恢复减法器输出信号的数据；一幅度检测器，用来检测减法器输出信号的幅度；以及一AGC装置，用来响应于幅度检测器检测的幅度调整放大器的增益。
本发明的第二十三个方面是基于第二十二个方面的，它提供的FSK信号接收机中的频率-电压转换器包含一限幅器，用来处理减法器的输出信号；一边沿(edge)检测器，用来检测限幅器输出信号的边沿；一脉冲发生器，用来将边沿检测器的输出信号转换成具有给定脉宽的脉冲；以及一低通滤波器，用来将脉冲发生器的输出信号处理成一恢复数据。
本发明的第二十四个方面是基于第二十个方面的，它提供的FSK信号接收机中的正交解调器包含一D触发器。
本发明的第二十五个方面是基于第二十三个方面的，它提供的FSK信号接收机中的边沿检测器包含一“异或”电路，它具有第一和第二输入端，第一输入端受控于限幅器的输出信号；一电阻器和一电容器的组合与“异或”电路的第二输入端相连，组成一延迟电路；以及通过延迟电路而将限幅器的输出信号馈送至异或电路第二输入端的装置。
本发明的第二十六个方面是基于二十三个方面的，它提供的FSK信号接收机中的边沿检测器包含一具有第一和第二输入端的“异或”电路，第一输入端受控于限幅器的输出信号；一逆变器的串联组合与“异或”电路的第二输入端相连，组成一延迟电路；以及一通过延迟电路而将限幅器的输出信号馈送至“异或”电路第二输入端的装置。
本发明的第二十七个方面在于提供一种时间分集接收机，它包含一解调器，用来将一输入信号解调成一基带信号；一计数器，用来以大于输入信号比特率的给定取样速率定期对基带信号进行取样，并对于每一比特，计算在给定状态下基带信号取样的数目；一处理器，用来在前次接收的块数据和按照时间分集再次传送的当前接收的块数据中，对每一相应比特加入由计数器计算的取样数；一存储器，用来在块数据中对每一比特存储由处理器相加的结果；以及一比特状态检测器，用来从处理器的相加结果恢复双值数据。
本发明的第二十八个方面是基于第二十七个方面的，它提供的时间分集接收器还包含一加权电路，用来对计数器计算的取样数进行加权，并将加权的取样数通知处理器。
本发明的第二十九个方面是基于第二十七个方面的，它提供的时间分集接收机中的计数器包含一取样与保持装置，用来响应于频率高于相应于输入信号比特率的频率的取样时钟信号，定期对基带信号进行取样和保持；一比较器，用来将取样与保持装置的输出信号电压与一预定参考电压比较；一“与”电路，用来响应于取样时钟信号，选通比较器的输出信号；一计数部分，用来计数“与”电路输出信号中的且由比特同步信号定期清零的脉冲；以及一锁存器，用来响应于比特同步信号锁存计数部分的输出信号。
本发明的第三十个方面是基于第二十七个方面的，它提供的时间分集接收器中的计数器包含在相应于每个1比特间隔边沿的时间内中断取样数的计算。
本发明的第三十一个方面是基于第二十七个方面的，它提供的时间分集接收机中的计数器包含一第一“与”电路，用来在计算屏蔽信号和频率高于相应于输入信号比特率的频率的取样时钟信号之间进行“与”运算；一取样和保持装置，用来响应于第一“与”电路的输出信号，定期地对基带信号进行取样和保持；一比较器，用来将取样和保持装置的输出信号电压与一预定参考电压进行比较；一第二“与”电路，用来响应于第一“与”电路的输出信号选通比较器的输出信号；一计数部分，用来计算第二“与”电路输出信号中的脉冲并由一比特同步信号定期；以及一锁存器，用来响应于该比特同步信号锁存计数部分的输出信号。
本发明的第三十二个方面在于提供一时间分集接收机，它包含一放大器，用来在一可调增益下放大一输入信号；一解调器，用来将放大器的输出信号解调成一基带信号；一第一计数数器，用来在大于输入信号比特率的给定取样速率下定期对基带信号进行取样，并响应于第一参考电平检测给定状态下的基带信号，并计算第一比特给定状态下的取样数；一处理器，用来在前次接收的块状数据以及按照时间分集重新传送的当前接收的块数据中，为每一相应比特叠加第一计数器计算的取样数；一存储器，用来存储块数据中每一比特由处理器叠加的结果；一比特状态检测器，用来恢复从处理器叠加的结果得到的双值数据；一第二计数器，用来在给定取样速率下定期对基带信号进行取样，并响应于不同于第一参考电平的第二参考电平，检测给定状态下的基带信号样本，并对每一比特计算给定状态下的取样数；以及AGC装置，用来响应于第一计数器计算的取样数和第二计数器计算的取样数，调整放大器的增益。
本发明的第三十三个方面是基于第二十七个方面的，它提供的时间分集接收机中的解调器包含产生相互间具有正交关系的第一和第二本地振荡器信号的装置；一第一混频器，用来把输入信号和第一本地振荡器信号混频；一第二混频器，用来把输入信号和第二本地振荡器信号混频；一第一低通滤波器，用来处理第一混频器的输出信号；一第二低通滤波器，用来处理第二混频器的输出信号；一第一限幅器，用来将第一低通滤波器的输出信号制成一数字基带同相信号；一第二限幅器，用来将第二低通滤波器的输出信号制成一数字基带正交相位信号；以及一正交解调部分，用来恢复从数字基带同相信号和数字基带正交相位信号得到的基带信号。
本发明的第三十四个方面是基于第三十三个方面的，它提供的时间分集接收机还包括一频率误差检测器，用来在输入信号中含有二不同状态之间交变的数据的每段时间内，在前次接收的块数据和按照时间分集转发的当前接收块数据中加入为每一相应的比特而由计数器计算的取样数，并计算所述叠加结果与给定参考值之间的差，根据计算的差输出一频率误差信号；以及响应于频率误差信号，用来改变比特状态检测器中使用的比特状态检测电平。
本发明的第三十五个方面是基于第三十三个方面的，它提供的时间分集接收机还包含一第二存储器，用来暂时存储计数器计算的取样数；一状态变化检测器，用来比较第二存储器中存储的取样数和计数器计算的新取样数，以检测数据状态变化；一频率误差检测器，用来仅当状态变化检测器检测到一数据状态变化时，叠加由计数器计算的取样数，并计算所述叠加结果与给定参考值之间的差，在接收到每一给定比特长度的数据以后，根据计算的差值输出一频率误差信号；以及响应于该频率误差信号来改变比特状态检测器中使用的比特状态检测电平的装置。
本发明的第三十六个方面是基于第三十三个方面的，它提供的时间分集接收机还包含一第二存储器，用来暂时存储计数器计算的取样数；一状态变更检测器，用来比较第二存储器中存储的取样数和计数器计算的新的取样数，以检测数据状态变更；一频率误差检测器，用来仅当状态变更检测器检测到一数据状态变更时，在给定范围内加入计数器计算的取样数；并计算所述叠加结果与给定参考值之间的差，在接收到每一给定比特长度的数据以后，视计算的差而输出一频率误差信号；以及响应于该频率误差信号而改变比特状态检测器中使用的比特状态检测电平的装置。
本发明的第三十七个方面是基于第三十三个方面的，它提供的时间分集接收机还包含一频率误差检测器，用来在输入信号含有在二不同状态之间交变的数据的每一段时间内加入计数器计算的取样数，并计算所述叠加结果与给定参考值之间的差，视计算的差值而输出一频率误差信号；一AFC装置，用来响应于该频率误差信号而改变第一和第二本地振荡器信号的频率。
本发明的第三十八个方面是基于第三十三个方面的，它提供的时间分集接收机还包含一第二存储器，用来暂时存储计数器计算的取样数；一状态变更检测器，用来比较第二存储器中存储的取样数和计数器计算的新的取样数，以检测数据状态变更；一频率误差检测器，用来仅当状态变更检测器检测到一数据状态变更时，加入计数器计算的取样数，并计算所述叠加结果与给定参考值之间的差，在接收到每一给定比特长度的数据以后，视计算的差值而输出一频率误差信号；以及一AFC装置，用来响应于该频率误差信号，改变第一和第二本地振荡器信号的频率。
本发明的第三十九个方面是基于第三十三个方面的，它提供的时间分集接收机还包含一第二存储器，用来暂时存储计数器计算的取样数；一状态变更检测器，用来比较第二存储器中存储的取样数和计数器计算的新的取样数，以检则一数据状态变更；一频率误差检测器，用来仅当状态变更检测器检测到一数据状态变更时，在一给定范围内加入取样数，并计算所述叠加结果与给定参考值之间的差，在接收到每一给定比特长度的数据以后根据计算的差值输出一频率误差信号；以及AFC装置，用来响应于该频率误差信号，改变第一和第二本地振荡器信号的频率。
本发明第四十个方面在于，它提供的FSK信号接收机中包含一解调器，用来响应于传输率信息将一多值FSK信号解调成一电压信号，该电压信号具有一依赖于多值FSK信号的瞬时频率的电压；一比特状态检测器；一比特状态检测器，用来响应于一阈值电压，检测电压信号的比特状态，并输出相应于检测得的比特状态输出恢复数据；从恢复数据中提取传输率信息并将传输率信息馈送到解调器的装置；以及响应于提取装置提取的传输率信息调整比特状态检测器中使用的阈值电压。
本发明的第四十一个方面是基于第四十个方面的，它提供的FSK信号接收机还包含连接在解调器和比特状态检测器之间的装置，用来去除偏置电压与电压信号的中心电压之间的误差。
本发明的第四十二个方面是基于第四十个方面的，它提供的FSK信号接收机中的比特状态检测器中包含一第一比较器，用来将电压信号与相应于电压信号中心电压的偏置电压进行比较；一绝对值电路，用来将电压信号转换成一绝对值信号，该绝对值信号代表一对于相应于偏置电压参考值的电压信号的电压绝对值；一第二比较器，用来比较该绝对值信号与阈值电压；一比特同步电路，用来响应于第一和第二比较值的输出信号产生一比特同步信号；一锁存器，用来在相应于比特同步信号的定时内锁存第一和第二比较器的输出信号；以及将锁存器的输出信号馈送到提取装置作为恢复数据的装置。
本发明的第四十三个方面在于提供一种FSK信号接收机，它包含一解调器，用来响应于传输率信息，将一多值FSK信号解调成一电压信号，该电压信号具有一低赖于该多值FSK信号瞬时频率的电压；一A/D转换器，用来将电压信号转换成一相应的数字信号，并输出该数字信号；一比特同步装置，用来从A/D转换器的输出信号中产生一比特同步信号；一比特状态检测器，用来在相应于比特同步信号的定时内，从响应于一阈值的A/D转换器输出信号中检测一比特状态，并输出相应于检测得的比特状态的恢复数据；一纠错装置，用来纠正恢复数据中的误差；一频率曲线计算器(histogramcalculator)，用来在响应于纠错装置输出数据的各个不同码元状态的由比特状态检测器作比特状态检测的每一时刻，提供A/D转换器的输出信号数字值的频率曲线；从纠错装置的输出数据中提取传输率信息、并将该传输率信息馈送至解调器的装置；以及响应于频率曲线计算器提供的频率曲线以及提取装置提取的传输率信息而调整比特状态检测器中使用的阈值电压的装置。
本发明的第四十四个方面在于提供一种FSK信号接收机，它包含一解调器，用来响应于传输率信息，将一多值FSK信号解调成一电压信号，该电压信号具有一依赖于多值FSK信号瞬时频率的电压；一比特状态检测器，用来响应于一阈值检测电压信号的比特状态；并输出相应于检测得的比特状态的恢复数据；一纠错装置，用来纠正恢复数据中的误差；一与纠错装置相联并计算各码元状态的比特误码率的计算器；从恢复数据中提取传输率信息并将该传输率信息馈送至解调器的装置；以及响应于提取装置提取的传输率信息和计算器的比特误码率中的改变来调整比特状态检测器中使用的阈值电压的装置。
本发明的第四十五个方面是基于第四十四个方面的，它提供的FSK信号接收机中还包含在给定误差条件下，响应于比特误码率中改变而中断阈值电压调整的装置。
本发明的第四十六个方面是基于四十个方面的，它提供的FSK信号接收机还包含根据一参考电压产生阈值电压的装置。
本发明的第四十七个方面是基于第四十六个方面的，它提供的FSK信号接收机中的调整装置包含根据参考电压产生不同主阈值电压的装置；以及响应于传输率信息选择不同主阈值电压中的一个作为比特状态检测器中使用的阈值电压的装置。
本发明的第四十八个方面是基于第四十六个方面的，它提供的FSK信号接收机还包括检测电压信号峰值的装置；在比相应于一码元的时间更长的时间间隔内检测被检峰值的平均值的装置；以及响应于该被检平均值产生参考电压的装置。
本发明的第四十九个方面是基于第四十八个方面的，它提供的FSK信号接收机中的峰值检测装置包含一绝对值电路，用来将电压信号转换成一绝对值信号，该绝对值信号代表对于相应于一偏置电压的参考值的电压信号的电压绝对值；一峰值保持电路，用来响应于一第一复位信号，定期地保持绝对值信号的峰值；一取样保持电路，用来响应于一第二复位信号，定期地取样并保持峰值保持电路的输出信号；一积分器，用来对取样保持电路的输出信号取积分；以及一延迟电路，用来对第二复位信号延迟，从而将第二复位信号转换成第一复位信号。
本发明的第五十个方面是基于第四十六个方面的，它提供的FSK信号接收机中的调整装置包含一存储器，用来存储分别相应于不同阈值的数字信号；响应于传输率信息从存储器中读取一个数字信号的装置；用依赖于参考电压的参考值、从相应于读出的数字信号的阈值中计算一阈值电压的装置；以及一D/A转换器，用来响应于计算装置计算的阈值，产生比特状态检测器中使用的阈值电压。
本发明的第五十一个方面是基于第四十六个方面的，它提供的FSK信号接收机中的调整装置包含一信号电平检测器，用来检测多值FSK信号接收电平；一存储器，用来分别存储相应于不同阈值的数字信号；响应于传输率信息以及信号电平检测器检测得的接收电平，从存储器中读出一个数字信号的装置；用依赖于参考电压的参考值，从相应于读出的数字信号的阈值中计算阈值电压的装置；以及一D/A转换器，用来响应于计算装置计算的阈值电压产生比特状态检测器中使用的阈值电压。
图1是现有FSK信号接收机的方框图。
图2是按照本发明第一实施例的FSK信号接收机方框图。
图3是按照本发明第二实施例的FSK信号接收机方框图。
图4是按照本发明第三实施例的FSK信号接收机方框图。
图5是按照本发明第四实施例的FSK信号接收机方框图。
图6是按照本发明第五实施例的FSK信号接收机方框图。
图7是按照本发明第六实施例的FSK信号接收机方框图。
图8是按照本发明第七实施例的FSK信号接收机方框图。
图9是按照本发明第八实施例的FSK信号接收机方框图。
图10是按照本发明第九实施例的FSK信号接收机方框图。
图11是图10所示FSK信号接收机中不同信号的时域图。
图12是图10幅度检测器的方框图。
图13是按照本发明第十实施例的FSK信号接收机方框图。
图14是按照本发明第十一实施例的FSK信号接收机方框图。
图15是图14中F/V转换器的方框图。
图16是图15中边沿检测器的第一种例子的方框图。
图17是图15中边沿检测器的第二个例子的方框图。
图18是本发明第十二实施例的时间分集接收机的方框图。
图19是图18中计数器的方框图。
图20是按照本发明第十三实施例的时间分集接收机的方框图。
图21是在与输入RF信号相应的电场相当弱的情况下所出现的恢复基带信息信号的时域图。
图22是在与输入RF信号相应的电场强度中等的情况下出现的恢复基带信息信号的时域图。
图23是在与输入RF信号相应的电场强度相当强的情况下所出现的恢复基带信息信号的时域图。
图24是按照本发明第十四实施例的时间分集接收机的方框图。
图25是图24的时间分集接收机中比特同步信号和计数屏蔽信号的时域图。
图26是图24中计算器的方框图。
图27是按照本发明第十五实施例的时间分集接收机的方框图。
图28是按照本发明第十六实施例的时间分集接收机的方框图。
图29是图28的时间分集接收机中，传输数据、基带I信号和基带信息信号的时域图。
图30是与基带信息信号有关的比特内信号宽度的分布图。
图31是按照本发明第十七实施例的时间分集接收机的方框图。
图32是图31的时间分集接收机中传输数据、计数信号以及状态变更检测信号的时域图。
图33是按照本发明第十八实施例的FSK信号接收机的方框图。
图34是按照本发明第十九实施例的FSK信号接收机的方框图。
图35是按照本发明第二十实施例的FSK信号接收机的方框图。
图36是按照本发明第二十一实施例的FSK信号接收机的方框图。
图37是按照本发明第二十二实施例的FSK信号接收机的方框图。
图38是图37的FSK信号接收机中的一例差错比特位置信息以及无差错数据比特的图。
图39是图37的FSK信号接收机中，RF多值FSK信号的瞬时频率、相应的比特、差错数、外观频率(appearance frequency)以及计算的比特误码率(BER)之间的一例关系图。
图40是图37的FSK信号接收机的恢复数据中一例高比特序列和一低比特序列的图。
图41是按照本发明第二十三实施例的FSK信号接收机的方框图。
图42是一例图41的FSK信号接收机中频率曲线计算器提供的频率曲线。
为了更好地理解本发明，下面描述现有技术的FSK信号接收机。
参见图1，现有技术的FSK信号接收机包括一天线802。天线802获取的RF(射频)FSK信号通过一可变增益放大器803被馈送到一变频器805。RF FSK信号响应于本地振荡器804的RF输出信号由装置805作下变频至一IF(中频)的FSK信号。基带信息信号由解调器806从IF FSK信号被恢复。被恢复的基带信息信号依次由比特状态检测器807和数据处理器808处理。数据处理器808的输出信号被馈送至一接口809。用来与诸如显示器等外部装置(未图示)相连。
在图1的现有FSK信号接收机中，与解调器806相连的信号电平检测器810检测IF FSK信号的电平，即接收到的RF FFFS信号的强度。信号电平检测器810响应于检测得的接收到的RF FSK信号的强度，产生一增益控制信号。该增益控制信号从信号电平检测器810被馈送至可变增益放大器803。放大器803的增益受增益控制信号的调整，从而完成AGC(自动增益控制)处理。
在图1的现有技术FSK信号接收机中，解调器806的输出信号依赖于IF FSK信号的频率，即接收到的RF FSK信号的频率。解调器806的输出信号依次由一低通滤波器811和差发放大器813处理。将从一电压源812得到的预定参考电压馈送给差放大器813。差分放大器813产生依赖于IF FSK信号频率的频率控制信号。频率控制信号从差分放大器813被馈送至本地振荡器804。本地振荡器804包括一响应于频率控制信号的压控振荡器。这样，馈送至变频器805的RF本地振荡器信号频率依赖于IF FSK信号的频率，从而完成AFC(自动频率控制)处理。
图1的现有技术FSK信号接收机的AGC部分和AFC部分有如下问题。在AGC部分，为了检测接收到的RF FSK信号的强度，必须提供信号电平检测器810。在基带信息信号在比由低通滤波器811的时间常数决定的时间更长的时间内继续代表一逻辑状态的比特串的情况下，基带信息信号会对频率控制信号产生不利的影响，从而减低AGC的准确。
第一实施例
参见图2，FSK信号接收机包括一天线102，天线102获取的RF FSK信号通过可变增益放大器103被馈送至变频器105。响应于本地振荡器104的RF输出信号，由装置105将RF FSK信号下变频至IF FSK信号。基带信息信号由解调器106从IF FSK信号被恢复。被恢复的基带信息信号被比特状态检测器107和一数据处理器108依次处理。数据处理器108的输出信号被馈送至接口109，与诸如显示器或电声传感器之类的外部设备(未示出)相连。
比特状态检测器107包括一比较器，用来将被恢复的基带信息信号与预定的比特状态判定阈值电压或值比较，以检测或确定基带信息信号代表的比特的逻辑状态。这样，比特状态检测器107恢复从基带信息信号得到的原始数据。在通过接口109而被传送至外部装置之前，被恢复的原始数据由数据处理器108处理。
计数装置(一计数器)110接收比特状态检测器107内比较器的输出信号。每次在基带信息信号移动越过阈值的时候，比特状态检测器107中比较器的输出信号就在高电平和低电平之间变化。计数装置110包括一计数部分，在每一预定时间间隔内对比特状态检测器内比较器输出信号中的电平变化进行计数。换言之，计算装置110的计数部分检测基带信息信号在每一预定时间间隔内跨过阈值的次数。计数装置110产生并输出一代表检测得的次数的信号。
AGC装置111接收计算装置110的输出信号。这样，AGC装置111就得到了检测得的次数。AGC装置111响应于计数装置110的输出信号产生一增益控制信号。AGC装置111将增益控制信号输出至可变增益放大器103，从而响应于该增益控制信号使放大器103的增益得到调整。具体说来，AGC装置111包括一比较器112，它将检测得的次数与预定的次数比较。响应于检测得的次数是否超过预定的次数，AGC装置111中的比较器112产生增益控制信号。增益控制信号被设计成当检测得的次数超过预定的次数时，增加放大器103的增益，而当检测得的次数等于或小于预定的次数时减小放大器103的增益。
计数装置110使用的预定时间间隔最好与比特同步信号的传输时间T相等。在相对于内部噪声(可变增益放大器103后的接收机级中产生的)而言的接收到的RF FSK信号足够强时，最好被恢复的基带信息信号的每一次越过阈值的移动都准确地与数据比特串中的状态变化对应。因此，在这种情况下，计数装置110检测得的次数就相当小。另一方面，在接收的RF FSK信号较弱时，恢复基带信息信号就由于内部噪声趋于更加经常地超过阈值。因此，在这种情况下，计数装置110检测得的次数趋于相当大。这样，当接收到的RFFSK信号强度降低时，计数装置110检测得的次数也增大。因此，响应于接收到的RF FSK信号的强度使放大器103的增益得到调整，并完成了自动增益控制(AGC)。
图2的FSK信号接收机与图1的现有技术的FSK信号接收机相比，其优点是，图2的FSK信号接收机中省去了信号电平检测器(相应于图1中的信号电平检测器810)。
第二实施例
图3示出的是本发明的第二实施例，除了AGC装置111A代替了图2的AGC装置以外，它与图2的实施例相似。
在图3中的实施例中，AGC装置111A包括一比较器113，用来将检测得的次数与多个不同预定次数比较。AGC装置111A中的比较器113响应于比较结果产生一增益控制信号。本例中，增益控制信号使得可以响应于计数装置110的输出信号更加精细的调整放大器103的增益。由增益控制信号完成的放大器103的增益调整是根据控制设计来进行的，该控制设计具有多个预定次数所引起的多重步骤。
第三实施例
图4示出的本发明的第三实施例，除了变频器105A和解调器106A替代了图2的变频器以及解调器106以外，其与图2的实施例相似。
图4的实施例中，变频器105A包括混频器201和202、90度相移器203、低通滤波器204和205以及一限幅器206和207。天线102获取的RF FSK信号通过一可变增益放大器103被馈送至混频器201和202。第一RF本地振荡器信号从本地振荡器104馈送至混频器201。另外，RF本地振荡器信号从本地振荡器104馈送至90度相移器203。装置203使第一RF本地振荡器信号的相位移过90度，从而将第一RF本地振荡器信号转换成第二RF本地振荡器信号。第二RF本地振荡器信号从90度相移器203馈送至混频器202。从而馈送至混频器201和202的第一和第二RF本地振荡器信号相互间具有正交关系。第一和第二RF本地振荡器信号的频率被设置成大体等于被处理的RF FSK信号的载波频率。装置201把接收到的RF FSK信号和第一RF本地振荡器信号混频，将接收到的RF FSK信号转换成含有基带I(同相)信号的信号。混频器201的输出信号依次由低通滤波器204和限幅器206处理，从而基带I信号被从混频器201的输出信号中提取出来。从限幅器206输出的合成基带I信号具有二进制形式(二电平形式)。限幅器206输出的基带I信号被馈送至解调器106A。另一方面，装置202把接收到的RF FSK信号和第二RF本地振荡器信号混频，将接收到的RF FSK信号转换成含有基带Q(正交相位)信号的信号。混频器202的输出信号依次由低通滤波器205和限幅器207处理，从而基带Q信号被从混频器202的输出信号中提取出来。从限幅器207输出的合成基带Q信号具有二进制形式(一二电平形式)。从限幅器207输出的基带Q信号被馈送至解调器106A。
图4的实施例中，解调器106A包括一正交解调器208和一低通滤波器209。正交解调器208从变频器105A中的限幅器206和207中接收基带I信号和基带Q信号。基带I信号和基带Q信号相互具有正交关系。例如，当基带Q信号的相位分别超前和滞后于基带I信号的相位时，数据比特取高电平状态和低电平状态。正交解调器208检测基带I信号和基带Q信号之间的相位关系。当基带Q信号的相位分别超前和带后于基带I信号的相位时，正交解调器208输出一高电平电压和一低电平电压。正交解调器208的输出信号具有二进制形式(一二电平形式)。正交解调器208的输出信号构成一被恢复的基带信息信号。被恢复的基带信息信号通过低通滤波器209被馈送至比特状态检测器107。
第四实施例
图5是本发明的第四实施例，除了计数装置310替代了计数装置110以外，其与图4的实施例相似(见图2和图4)。
图5的实施例中，计数装置310包括一计数器。计数装置310接收正交解调器208的二进制输出信号。在每一预定的时间间隔内，计数装置310计数正交解调器208的二进制输出信号中的状态变化(电平变化)。换言之，在每一预定的时间间隔内，计数装置310检测正交解调器208的二进制输出信号中的状态变化次数。计算装置310产生并输出一代表检测得的次数的信号。计数装置310后面是一个AGC装置111。
第五实施例
图6示出的是本发明的第五实施例，除了纠错装置402和控制器403是另外加上去的以外，其与图2的实施例相似。
图6的实施例中，纠错电路402插在比特状态检测器107和数据处理器108之间。装置402纠正由比特状态检测器107恢复的数据中的差错，并将无差错数据输出至数据处理器108。同时，纠错电路402当被恢复的数据中的当前比特中有差错并因此被纠正时，输出一差错存在信号。
图6的实施例中，控制器403从纠错电路402接收该差错存在信号。控制器403包括一计数器，它在每一预定时间间隔内，对差错存在信号的发生次数进行计数。换言之，在每一预定时间间隔内，控制器403中的计数器检测被恢复数据中的比特差错。控制器403中的计数器所使用的预定时间间隔与计数装置110所使用的预定时间间隔相等。控制器403还包括一比较器，用来确定检测得的比特误差是否大于给定的阈值数。控制器403中的比较器响应于有关检测得的比特误码数的判定产生一控制信号。控制器403中的比较器将产生的控制信号输出至一AGC装置111。
响应于从控制器403馈送的控制信号，有选择地使AGC装置111运行和停止运行。当检测得的比特误码数小于给定的阈值数时，由控制信号使AGC装置111停止运行，从而停止自动增益控制(AGC)。当检测得的比特误码数等于或大于给定的预值数时，由控制信号使AGC装置运行，从而执行自动增益控制(AGC)。
第六实施例
图7示出的是本发明的第六实施例，除了A/D(模/数)转换器501、CPU(中央处理单元)502、以及D/A(数/模)转换器503代替了图2中的比特状态检测器107、数据处理器108、计数装置110以及AGC装置111以外，它与图2的实施例相似。
图7的实施例中，在一高于相应于数据率的频率下，由A/D转换器501定期对由解调器106恢复的基带信息信号进行取样。基带信息信号的每一取样由A/D转换器501变成数字形式。这样，A/D转换器501生成一数字化的基带信息信号。A/D转换器501将数字化的基带信息信号输出至CPU502。CPU502受程序控制，执行相应于图2中的比特状态检测器107、数据处理器108、计数装置110以及AGC装置111功能的过程。CPU502将数字化和基带信息信号转换成相应于数据处理器108的输出信号的第一输出信号。CPU502将第一输出信号馈送至一接口109。
CPU502响应于数字化的基带信息信号产生一第二输出信号。第二输出信号与计数装置110的输出信号对应，它代表在每一预定时间间隔内基带信息信号跨越阈值数的次数。CPU502将第二输出信号馈送至D/A转换器503。装置503将从CPU502得到的第二输出信号转换成构成增益控制信号的相应的模拟信号。D/A转换器503将增益控制信号输出至一增益可变放大器103。
应该注意的是，CPU502可以被改进成还执行图6中纠错电路402和控制器403的功能。
可变增益放大器103可以用响应于一数字控制信号的类型替代。这种情况下，可以省略D/A转换器503，把从CPU502得到的第二输出信号直接馈送至可变增益放大器。
第七实施例
参见图8，FSK信号接收机包括一天线102。天线102获取的RF FSK信号通过一可变增益放大器103被馈送至变频器105。响应于本地振荡器601的RF输出信号，由装置105将RF FSK信号下变频成IF FSK信号。基带信息信号是由解调器106从IF FSK信号接收的。被恢复的基带信息信号依次由比特状态检测107、纠错电路402以及数据处理器108处理。把数据处理器108的输出信号馈送至一接口109，用作与诸如显示器或电声传感器之类的外部设备(未图示)的连接。
比特状态检测器107包括一比较器，用来将被恢复的基带信息信号与预定的比特状态判定阈值电压或值作比较，以检测和判定基带信息信号所代表的比特逻辑状态。这样，比特状态检测器107恢复来自基带信息信号的原始数据。被恢复的原始数据从比特状态检测器107馈送至纠错电路402。
装置402纠正被恢复的原始数据中的差错，并将无差错的数据输出至数据处理器108。同时当被恢复的原始数据中的当前比特有差错并因此被纠正时，纠错电路402输出一差错存在信号。纠错电路402可以输出一差错比特作为一差错存在信号。无差错数据在通过接口109传送到外部装置之前由数据处理器处理。
计算器602从纠错电路402接收无差错数据和差错存在信号。计算器602包括响应于无差错数据和差错存在信号的第一和第二计数器。第一计数器在每一给定的时间间隔内检测“传号”信号内的比特误码数，从而计算传号信号的比特误码率(BER)。第二计数器在每一给定时间间隔内检测“空号”信号中的比特误码数，从而计算空号信号的比特误码率(BER)。另外，计算器602包括一除法器，用来计算“传号”BER和“空号”BER之比。除法器输出一个代表计算的“传号”BER和“空号”BER之比的信号。
包括有D/A转换器的AFC装置603接收计算器602中的除法器的输出信号。AFC装置603将除法器的输出信号转换成一频率控制信号。因此，频率控制信号依赖于“传号”BER和“空号”BER之间的比值。频率控制信号从AFC装置603被馈送至本地振荡器601。本地振荡器601包括有一个响应于频率控制信号的压控振荡器。因此，馈送至变频器105的RF本地振荡器信号的频率是响应于“传号”BER和“空号”BER之间的比值而受到控制的。
一般情况下，“传号”BER和“空号”BER之间的比值是作为馈送到变频器105的RF本地振荡器频率和所要求的频率之间的偏差或差值的函数而变化的。响应于“传号”BER和“空号”BER之间的比值而使RF本地振荡器信号的频率受到控制，从而RF本地振荡器信号的频率被大体保持在所要求的频率下。这样就实现了AFC过程。
即使在一相当长的时间内基带信息信号连续代表一个同一逻辑状态的比特串，基带信息信号也不会影响频率控制信号，从而保持了AGC的准确度。因此，图8的实施例与图1的现有技术的FSK信号接收机相比是有优越性的。
应该注意的是，比特状态检测器107、纠错电路402、数据处理器108、计算器602以及AGC装置603可以被A/D转换器、CPU和D/A转换器的组合来替代。这样，在一高于相应于数据率的频率下，由解调器106恢复的基带信息信号由A/D转换器来定期取样。每一基带信息信号的取样由A/D转换器转换成数字形式。因此，A/D转换器产生一数字化的基带信息信号。A/D转换器将数字化的基带信息信号输出至CPU。CPU受程序控制，执行相应于比特状态检测器107、纠错电路402、数据处理器108、计算器602以及AGC装置603的功能过程。CPU将数字化的基带信息信号转换成相应于数据处理器108的输出信号的第一输出信号。CPU将第一输出信号馈送至接口109。CPU响应于数字化的基带信息信号产生一第二输出信号。第二输出信号对应于代表“传号”BER和“空号”BER之间比值的计算器602的输出信号。CPU将第二输出信号馈送至D/A转换器。D/A转换器将来自CPU的第二输出信号变成相应的构成频率控制信号的模拟信号。D/A转换器将频率控制信号输出至本地振荡器601。本地振荡器601可以用响应于数字控制信号的一种类型来取代。这样，就省略了D/A转换器，而来自CPU的第二输出信号就被直接馈送到本地振荡器。
可以设置一个控制器，来确定从纠错电路402输出的无差数据是否是“传号”或“空号”中的一个。如果无差错数据是其中的一个，控制器就停止计算器602的主运行，从而紧接在计算器602的主运行停止之前出现的计算器602中除法器的输出信号被继续馈送至AFC装置603。
第八实施例
图9示出的是一FSK信号接收机，设计用来处理一RF信号，其中，偶数个顺序参考数据段重复出现在一给定时段处。参考数据段在“传号”和“空号”之间交替。
图9的FSK信号接收机包括一天线102。天线102接收的RFFSK信号通过可变增益放大器103被馈送至变频器105。响应于本地振荡器601的RF输出信号，由装置105将RF FSK信号下变频至IF FSK信号。基带信息信号是由解调器106从IF FSK信号恢复的。被恢复的基带信息信号由比特状态检测器107和数据处理器108来依次处理。数据处理器108的输出信号被馈送至接口109，用来与诸如显示器或电声传感器之类的外部设备(未图示)相连接。
比特状态检测器107包括一比较器，用来将被恢复的基带信息信号与预定的比特状态阈值电压或值进行比较，以检测和判定基带信息信号所代表的比特逻辑状态。这样，比特状态检测器107从基带信息信号中恢复原始数据。被恢复的原始数据被从比特状态检测器107馈送至数据处理器108。被恢复的原始数据在通过接口109被传送到外部装置之前由数据处理器108来处理。
包括有定时信号发生器或时钟信号发生器的控制器702输出一代表每一组参考数据段出现的时间间隔的定时信号。
比特计数器703从比特状态检测器107接收被恢复的数据。另外，计数器703从控制器702接收定时信号。比特计数器703包括响应于被恢复数据和定时信号的第一和第二计数部分。第一计数部分检测定时信号所代表的每一时间间隔内被恢复数据中的“传号”状态数。因此，第一计数部分检测每一组参考数据段发生的时间内被恢复数据中的“传号”状态的数目。第二计数部分检测每一定时信号所代表的时间内被恢复数据中的“空号”状态数。因此，第二计数部分检测每一组参考数据段出现的时间内被恢复数据中的“空号”状态数。另外，比特计数器703包括一除法器，用来计算检测得的“传号”数和检测得的“空号”数之间的比值。除法器输出一个代表计算的“传号”数和“空号”数之间比值的信号。
包括有D/A转换器的AFC装置603接收比特计数器703中除法器的输出信号。AFC装置603将除法器和输出信号转换成一频率控制信号。这样，频率控制信号就依赖于“传号”数和“空号”数之间的比值。频率控制信号从AFC装置603被馈送至本地振荡器601。AFC装置603还从控制器702接收定时信号。响应于该定时信号，定期地更新AFC装置603产生的频率控制信号。本地振荡器601包括一响应于频率控制信号的压控振荡器。因此，馈送至变频器105的RF本地振荡器信号的频率响应于“传号”数和“空号”数之间的比值而受到控制。
一般说来，相应于一组参考数据段的被恢复数据中的“传号”数和“空号”数之间的比值作为馈送至变频器105的RF本地振荡器信号的频率和一所要求的频率之间的偏差或差值的函数而变化。响应于“传号”数和“空号”数之间比值的RF本地振荡器信号的频率控制使得RF本地振荡器信号的频率大体维持在所要求的频率上。这样，就实现了AFC过程。
即使在基带信息信号在一相当长时间内连续代表同一逻辑状态的比特时，基带信息信号也不会对频率控制信号产生不利影响，从而维持了AGC的准确度。这样，图9的实施例与图1的现有技术FSK信号接收机相比是有优越性的。
应该理解的是，比特状态检测器107、数据处理器108、控制器702、比特计数器703以及AGC装置603可以由A/D转换器、CPU和D/A转换器的组合来替代。这样，在高于相应于数据率的频率的频率下，由解调器106恢复的基带信息信号定期地由A/D转换器取样。基带信息信号的每一样本被A/D转换器转换成数字形式。因此，A/D转换器产生一数字化的基带信息信号。A/D转换器将数字化的基带信息信号输出至CPU。CPU受程序控制，执行相应于比特状态检测器107、数据处理器108、控制器702、比特计数器703以及AGC装置603的功能的过程。CPU将数字化的基带信息信号转换成相应于数据处理器108的输出信号的第一输出信号。CPU将第一输出信号馈送至接口109。CPU产生响应于数字化基带信息信号的第二输出信号。第二输出信号对应于代表“传号”数和“空号”数之间比值的比特计数器703的输出信号。CPU将第二输出信号馈送至D/A转换器。D/A转换器将第二输出信号变成构成频率控制信号的相应的模拟信号。D/A转换器将频率控制信号输出至本地振荡器601。本地振荡器601可以用响应于数据控制信号的一种类型来替代。这样，D/A转换器可被省略，而来自CPU的第二输出信号被直接馈送至本地振荡器。
第九实施例
由图10可见，FSK信号接收机包含天线1。天线1接收的RFFSK信号经可变增益放大器2送至混频器8和9。在图10中，由可变增益放大器2输出到混频器8和9的RFFSK信号用标号“4”表示。
第一RF本地振荡器信号6由本地振荡器5送至混频器8。此外，第一RF本地振荡器信号6由本地振荡器5选至90°相移器7。装置7将第一RF本地振荡器信号6相移90°，从而将其转换为第二RF本地振荡器信号。第二RF本地振荡器信号由90°相移器7送至混频器9。因此，送至混频器8和9的第一和第二RF本地振荡器信号相互之间有正交关系。设置第一和第二RF本地振荡器信号频率大致等于所处理的RF FSK信号的载波频率。
装置8把接收到的RF FSK信号和第一RF本地振荡器信号6混频，将接收到的RF FSK信号转换为包含基带I(同相)信号的信号。混频器8的输出信号轻低通滤波器10处理从而将基带I信号从混频器8的输出信号中提取出来。把低通滤波器10输出的基带I信号12送至正交解调器14。另一方面，装置9把接收到的RF FSK信号和第二RF本地振荡器信号混频，将接收到的RF FSK信号转换为包含基带Q(正交相位信号的)信号。混频器9的输出信号经低能滤波器11处理从而将基带Q信号从混合器9的输出信号中提取出来。把低通滤波器11输出的基带Q信号13送至正交解调器14。
送至正交解调器14的基带I信号12和基带Q信号13相互之间有正交关系。例如，当基带Q信号13超前和迟后于基带I信号12时，假设数据比特分别处于高电平状态和低电平状态。正交解调器14检测基带I信号12与基带Q信号13之间的相位关系。当基带Q信号13相位超前和迟后于基带I信号12时，正交解调器14分别输出高电平电压和低电平电压。正交解调器14的输出信号为二进制形式(双电平形式)。该信号组成了被恢复的基带信息信号15。正交解调包括例如D-型触发器。
混频器16接收来自低通滤波器10和11的基带I信号12和基带Q信号13，混合并将其复合为合成信号17。合成信号17的频率大约是基带I信号和基带Q信号频率的两倍。合成信号的振幅大致正比于基带I信号和基带Q信号振幅。因此，合成信号17的振幅随着接收到的RF FSK信号的强度的强弱而增加或减小。
振幅检测器18接收来自混频器16的合成信号17。装置18检测合成信号17的振幅，并根据检测到的振幅产生增益控制信号3。振幅检测器18向可变增益放大器2输出增益控制信号3从而根据增益控制信号调整放大器2的增益。增益控制信号3设计成当合成信号17振幅减小时(即当接收到的RF FSK信号强度减小时)使放大器2的增益增加，而当合成信号17振幅增加时(即当接收到的RFFSK信号强度下增加时)使放大器2的增益减小。因此放大器103的增益根据接收到的RF FSK信号强度调整，从而实现了自动增益控制(AGC)。幅度检测器18的一个例子是全波整流器。
在传输数据状态如图11(a)所示变化时，基带I信号12和基带Q信号13的电平分别如图11(b)和11(c)所示变化。此时，合成信号17如图11(d)所示变化。
图12表示幅度检测器18的另一个实例。图12中的幅度检测器18包括绝对值(绝对值电压电路)19和低通滤波器20。绝对值电路接收来自混频器16的合成信号17。该电路将合成信号17转换为代表合成信号17电压绝对值的信号。该电路向低通滤波器输出得到的绝对值信号。绝对值信号的波形如图11(e)所示。低通滤波器20将绝对值信号变为增益控制信号。
第十实施例
图13表示本发明的第十实施例，这里除了用本地振荡器21、90°相移器23、混频器24和25以及减法器26代替图10的混频器16以外，其它的与图10的实施例相似。
在图13的实施例中，基带I信号12由低通滤波器10加至混频器24。基带Q信号13由低通滤波器13加至混频器25。第三本地振荡器信号22由本地振荡器21送至混频器25。此外，第三本地振荡器信号22由本地振荡器21送至90°相移器23。装置23将第三本地振荡器信号22相移90°，从而将第三本地振荡器信号22转换为第四本地振荡器信号。第三本地振荡器信号由90°相移器23送至混频器24。因此，送至混频器24和25的第三和第四本地振荡器信号相互之间有正交关系。第三和第四本地振荡器信号的频率设定得高于基带I和Q信号12和13的频率。
装置25把基带信号13和第三本地振荡器信号22混频。混频器25的输出信号加到减法器26。另一方面，装置24把基带I信号12和第四本地振荡器信号混频。混频器24的输出信号加到减法器26。装置26从混频器25的输出信号中减去混频器24的输出信号，从而产生合成信号17A。减法器26向幅度检测器18输出合成信号。
第十一实施例
图14表示本发明第十一实施例，这里除了用频率一电压(F/V)转换器30代替图13的正交解调器外，其它的与图13的实施例的相同。
在图14的实施例中，F/V转换器30接收来自减法器26的合成信号17A。通过频率-电压转换，F/V转换器30从合成信号17A中恢复基带信息信号15A。合成信号17A与包含对应基带I和Q信号12和13频率的频偏并且其中心频率等于本地振荡器21振荡频率的FSK信号一致。合成信号17A的频偏与调制信号频率的变化相对应。因此，通过F/V转换器30所进行的频率-电压转换可以检测到调制信号的变化并恢复基带信息信号15A。
图15表示F/V转换器30的例子。图15中的F/V转换器30限幅器60、边沿检测器62、脉冲整形器64和低通滤波器。合成信号17A由限幅器60处理成二进制信号(双电平信号)。边沿检测器62检测二进制信号61中的前沿和后沿。边沿检测器62在检测到每个边沿时输出一个短脉冲。脉冲整形器64将边沿检测器62输出信号63中每个脉冲转换为给定宽度的脉冲。脉冲整形器64的输出信号65经低通滤波器处理为被恢复的基带信息信号15A。脉冲整形器64包括例如单稳多谐振荡器。
图16表示边沿检测器62的实例。图16中的边沿检测器62包括“异或”电路70、电阻器71和电容器72。“异或”电路70的第一输入端与检测器的输入端连接。第二输入端经电阻器71与检测器的输入端连接，并经电容器72接地。“异或”电路70的输出端与检测器输出端相连。电阻器71和电容器72构成延时电路。
图17表示边沿检测器62的第二实例。图17中的边沿检测器62包括反相器80的串联组合和“异或”电路81。“异或”电路81的第一输入端与检测器输入端相连。该电路的第二输入端经反相器80的串联组合连至检测器输入端。“异或”电路81的输出端连至检测器输出端。反相器80的串联组合构成延时电路。
第十二实施例
由图18可见，时分接收机包含输入端1011，后面跟有解调器1012、计算器1014和处理器1016的。存储器1017连至处理器1016。处理器1016后面跟有依次比特状态检测器1018和输出端1019。
解调器1012从经输入端1011传送的输入RF信号中恢复基带信息信号1013。被恢复的基带信息信号1013为NRZ(非归零)型。解调器1012向计数器1014输出被恢复的基带信息信号1013。
计数器1014包含输出取样时钟信号的时钟信号发生器，该时钟信号有一给定频率，其值等于预定的一个整数M乘上与传输数据比特率对应的频率。计数器1014包含判断基带信息信号1013的电平是否超过预定的参考电平的比较器。该比较器响应取样时钟信号从而对每比特都执行M次比较器判断。计算器1014包含跟在比较器后面的计数部分。对于每一比特，计算部分都检测或计算出经判断基带信息信号1013超出预定参考电平的次数。预定的参考电平等于基带信息信号1013的代码状态判断电平(逻辑状态判断电平)。计数部分向处理器1016输出代表检测到的次数的计数信号1015。
处理器1016从存储器1017中读出所存储的信息(Yk1，Yk2，…Ykn)。对于每一比特，处理器1016向读出信息(Yk1，Yk2，…Ykn)加入计数信号X(k＋1)i，即计算Y(k＋Di)=Yki＋X(k＋1)i。计数信号X(k＋1)i对应于根据时间分割的重新发送的N比特块数据中第(k＋1)个接收到的块数据，这里k≥0。所存储的信息(Yk1，Yk2，…Ykn)对应于直到第k个块数据的块数据接收结果。处理器1016向比特状态检测器1018输出X(k＋1)i的信息。此外，处理器1016更新存储器1017中存储的信息。
比特状态检测器1018包含一个比较器。对于每一比特，比较器判断X(k＋1)i的值是否小于给定参考值M(k＋2)i/2。当Y(k＋1)i的值小于给定参考值M(k＋1)i/2时，比较器输出一个一比特信号Z(k＋1)i“0”。当Y(k＋1)i的值等于或大于给定参考值M(k＋1)i/2时，比较器输出一个一比特信号Z(k＋1)i“1”。比较器输出的一比特信号Z(k＋1)i构成所接收的由比特状态检测器1018送往输出端1019的块数据的被恢复的比特。
处理器1016重复若干次上述过程，重复次数等于按照时间分割的同一块数据重新发送的次数。当发送新的块数据时，处理器1016清除存储器1017。
计数器1014中的计数部分可以检测或计算经判断基带信息信号1013的电平没有超过预定的参考电平的次数。
图19表示计算器1014的例子。图19中的计数器1014包括取样—保持电路1041、电压比较器1042、电压源1043、“与”电路1044、计数部分1046和锁存器1047。电路1041根据取样时钟信号1045周期性地取样并保持被恢复的基带信息信号1013。取样时钟信号1045的频率等于给定整数M(例如等于或大于2)和对应发送数据比特率的频率的乘积。基带信息信号1013的每个样本从取样—保持电路1041送往电压比较器1042。电压源1043向电压比较器提供预定的参考电压。装置1042将基带信息信号1013的每个样本的电压与参考电压进行比较。当基带信息信号1013的每个样本的电压超过参考电压时，电压比较器1042输出高电平信号。否则，输出低电平信号。电压比较器1042的输出信号加到“与”电路1044的第一输入端上。“与”电路1044的第二输入端接收取样时钟信号1045。“与”电路1044根据取样时钟信号周期性地选通电压比较器1042的输出信号，“与”电路1044的输出信号加到计数部分1046的时钟输入端上。计数部分1046的清除端接收比特同步信号1048。计数部分1046对在每个一比特间隔期间“与”电路1044输出的脉冲进行计数，从而检测出比特内信号宽度Li。计数部分1046输出表示计数得到的脉中数的信号。计数部分1046的输出信号响应比特同步信号1048而周期性地清除至“0”。装置1047响应紧接在计数部分1046被清“零”之前的数据锁存信号，将计数部分1046的输出信号锁存起来。锁存器1047的输出信号构成了计数信号1015。
第十三实施例
图20表示本发明第十三个实施例，这里除了在计数器1014与处理器1016之间增加了加权装置1031以外其它部分与图18的实施例相同。
加权装置1031接收来自计数器1014的计数信号1015，并使计数信号变成一经过加权的(weighting-resultant)计数信号。加权装置1031向处理器1016输出经过加权的计数信号。装置1016对经过加权的计数信号进行处理。
现在假设与传送的NRZ位数据相对应的被恢复的基带信息信号1013为正弦波形。当与输入RF信号有关的电场比较弱时，被恢复的基带信息信号1013的波形如图21所示。当与输入RF信号有关的电场强度适中时，被恢复的基带信息信号1013的波形如图22所示。当与输入RF信号有关的电场比较强时，被恢复的基带信息信号1013的波形如图23所示。
在与输入RF信号有关的电场强度较弱或适中时，量化电平Hi随比特内信号宽度Li增加而增加(见图21和22)。具体而言，量化电平Hi与比特内信号宽度Li具有如下关系：
Hi＝CH·Sin{π(Li—CL/2)/CL}这里CH表示比特幅度长度；CL表示比特时间长度；并且Li＜CL。在如图23所示的与输入RF信号有关的电场较强(Li≥CL)时，量化电平为常数，即Hi＝CH。从上面的描述中可以理解，量化电平可以从比特内信号宽度Li中估算出来。
加权装置1031进行的加权处理设计得与上述量化电平Hi与比特内信号宽度Li之间关系对应。加权装置1031包括例如ROM(只读存储器)。
当Li＞CL时，量化电平Hi与比特内信号宽度Li之间的关系可视作相等，即Hi＝Li。
第十四实施例
图24表示本发明第十四实施例，这里除了用计数器1014A代替图18的计数器101以外，其它部分与图18的实施例相同。在图24的实施例中，计数器1014A响应计数屏蔽信号1051。
如图25所示，计数屏蔽信号1051有一串与比特同步信号中的上升和下降沿同步的正脉冲。计数屏蔽信号1051的脉冲具有给定宽度ML。计数屏蔽信号1051中的脉冲存在的时间间隔覆盖比特同步信号中发生每一次上升和下降沿的时刻。
在计数屏蔽信号1051的每个脉冲存在期间，计数器1014A禁止计数过程。在计数屏蔽信号1051的脉冲不存在时计数器1014A才执行计数过程。
图26表示计数器1014A的实例。图26中的计数器1014A包括取样—保持电路1041、电压比较器1042、电源源1043、“与”电路1044、计数部分1046、锁存器1047和选通电路1071。
选通电路1071的第一输入端接收取样时钟信号1045。该电路的第二输入接收计算屏蔽信号1051。选通电路1071的输出端与取样—保持电路1041和“与”电路1044相连。选通电路1071响应计数屏蔽信号而关闭或打开。当存在计数屏蔽信号脉冲时，禁止取样时钟信号经过选通电路1071到达取样-保持电路1041和“与”电路1044。当不存在计数屏蔽信号脉冲时，取样时钟信号可以经选通电路1071到达取样—保持电路1041和“与”电路1044。
电路1041响应经选通电路1071而来的取样时钟信号1071，周期性地取样和保持被恢复的基带信息信号1013。取样时钟信号1045的频率等于给定整数M(例如，等于或大于2)乘上与传送数据比特率对应的频率。把基带信息信号1013的每个样本从取样—保持电路1041送往电压比较器1042。电压源1043向电压比较器提供预定的参考电压。装置1042将基带信息信号1013的每个样本的电压与参考电压比较。当基带信息信号的每个样本的电压超过参考电压时，电压比较器1042输出高电平。否则，电压比较器1042输出低电平。把电压比较器1042的输出信号加到“与”电路1044的第一输入端。“与”电路1044的第二输入端接收来自选通电路1071的取样时钟信号。“与”电器1044响应取样时钟信号，周期性地选通电压比较器1042的输出信号。把“与”电路1044的输出加到计数部分1046的时钟输入端。计数部分1046的消除端接收比特同步信号1048。计数部分1046在每个一比特间隔期间对“与”电路1044输出的脉冲进行计数，从而检测出比特为信号宽度Li。计数部分1046输出表示计数脉冲数的信号。计数部分1046的输出信号响应比特同步信号1048，周期性地清至“0”。装置1047响应紧接在计数部分1046被清“零”之前的数据锁存信号，将计数部分1046的输出信号锁存起来。锁存器1047的输出信号构成了计数信号1015。
当计数屏蔽信号1051的脉冲存在时，“与”电路1044保持关闭状态，从而继续禁止“与”电路1044向计数部分1046输出脉冲。因此，在这种情况下计数部分1046的脉冲计数过程被暂时中断。当计数屏蔽信号1051的脉冲不存在时，“与”电路1044保持开启状态从而能继续向计数部分1046输出一个或多个脉冲。因此，在这种情况下，计数部分1046进行了脉冲计数过程。
如上所述，计数屏蔽信号1051的脉冲存在时间覆盖了比特同步信号1048中发生每一次上升和下降沿的时刻。例如，计数屏蔽信号1051的脉冲持续时间的中点正好与比特同步信号1048每次上升和下降沿发生的时刻重合。因此，在比特同步信号1048每次上升和下降沿发生期间都禁止计数过程。通常，在数据状态发生变化期间(即比特同步信号1048的上升和下降沿发生时刻)基带信息信号1013会发生不稳定性。上述对计数过程的禁止避免了不稳定性对计算过程的不利影响。
第十五实施例
图27表示本发明第十五实施例，这里除了用计数器1082代替图18中的计数器1014以及新增加了可变增益放大器1081、计数器1083和增益控制器1086以外其它部分与图18的实施例相同。
在图27的实施例中，输入RF信号经输入端1011和可变增益放大器1081送往解调器1012。计数器1083与解调器1012相连。增益控制器连于计数器1082、1083以及可变增益放大器1081。
计数器1082与图18的计数器1014相似。计数器1082对于基带信息信号1013采用与代码状态判断电平(逻辑状态判断电平)对应的预定的参考电平L1。计数器1082向处理器1016和增益控制器1086输出计数信号1084。
计数器1083除了采用预定的参考电平L2而非预定的参考电平L1以外与计数器1082相同。参考电平L2大于参考电平L1。参考电平L2也可以小于参考电平L1。计数器1083响应基带信息信号1013产生计数信号1085，并向增益控制器输出计数信号1085。
只有在计数信号1084表示的计数大于取样次数M的二分之一时，增益控制器才执行下列过程。增益控制器1086计算出计数信号1084表示的计数与计数信号1085表示的计数之差。随后，增益控制器1086计算出算得的差值的绝对值。增益控制器1086随着值绝对值的增加而增加放大器1081的增益。应该看到，当与输入RF信号有关的电场强度下降时该差值的绝对值一般比较大。例如，放大器1081的增益做得正比于该差值的绝对值。放大器1081的增益可以响应差值的绝对值而作逐级变化。
还可以增加一个计数器，它除了使用的预定参考电平L3＞L2＞L1或L2、L1和L3有这样的关系外其它的与计数器1082相似。在这种情形下，增益控制器1086还响应附加计数器输出的计数信号。
第十六实施例
由图28可见，时分接收机包括后面跟有解调器1012A和计数器1014的输入端。计算器1014后跟有处理器1016和频差检测器1912。存储器1017连于处理器1016。处理器1016后跟有比特状态检测器1018和输出端1019。比特状态检测器还与频率检测器1912相连。
解调器1012A从经输入端1011传送的输入RF信号中恢复出基带信息信号1013。解调器1012A包括混频器1901和1902、本地振荡器1903、90°相移器1904、低通滤波器1905和1906、限幅器1909和1910以及正交解调部分1111。
当输入RF信号与双电平RF FSK信号一致时，输入RF信号的频率表示为fc±σ，这里“fc”表示输入RF信号的载波频率，而“σ”表示频偏。输入RF信号被送往混频器1901和1902。第一RF本地振荡器信号由本地振荡器1903送往混频器1901。此外，第一RF本地振荡器信号由本地振荡器1903送往90°相移器1904。装置1904将第一RF本地振荡器信号移相90°，从而把第一RF本地振荡器信号转换为第二RF本地振荡器信号。第二RF本地振荡器信号由90°相移器1903送至混频器1902。因此，送至混频器1901和1902的第一和第二RF本地振荡器信号互相有正交关系。第一和第二RF本地振荡器信号的频率大致等于所处理的RF FSK信号的载波频率“fc”。装置1901把输入RF信号和第一RF本地振荡器信号混频，将输入RF信号转换为包含基带I(同相)信号的信号。混频器1901的输出信号中除了基带I信号外，还包含不必要的高频成分。接在混频器1901后面的低通滤波器从混频器1901的输出信号中去除这种高频成份，从而输出基带I信号1907。另一方面，装置1902把输入RF信号和第二RF本地振荡器信号混频，将输入RF信号转换为包含基带Q(正交相位)信号的信号。混频器1902的输出信号中除了基带Q信号以外还包含不必要的高频成份。接在混频器1902后的低通滤波器1906从混频器1902的输出信号中去除这种高频成份，从而输出基带Q信号1908。基带I信号1907和基带Q信号1908表示为：
I信号＝cos{2π(σ±Δf)t}
Q信号＝±sin{π(σ±Δf)t}这里“△f”表示输入RF信号的载波频率与第一和第二本地振荡器信号的频率之间的误差。
基带I信号1907由限幅器1909处理为二进制形式(双电平形式)。二进制的基带I信号由限幅器1909输出到正交解调部分1111。基带Q信号由限幅器1910处理为二进制形式(双电平形式)。二进制的基带Q信号由限幅器1910输出到正交解调部分1111。
二进制的基带I信号和基带Q信号相互之间前正交关系。例如，当二进制基带Q信号超前和滞后于二进制基带I信号时，数据比特假设分别处于高电平状态和低电平状态。正交解调器1111检测二进制基带I信号与二进制基带Q信号之间的相位关系。当二进制基带Q信号的相位超前和迟后于二进制基带I信号时，正交解调器1111分别输出高电平电压和低电平电压。正交解调器1111的输出信号为二进制形式(双电平形式)。该信号组成了被恢复的基带信息信号1013。正交解调器1111向计数器1014输出被恢复的基带信息信号1013。
计数器1014包含输出取样时钟信号的时钟信号发生器，该时钟信号有一给定频率，其值等于预定的一个整数M乘上与传输数据比特率对应的频率。计数器1014包含判断基带信息信号1013的电平是否超过预定的参考电平的比较器。该比较器响应取样时钟信号从而对每个比特上都执行M次比较器判断。计算器1014包含跟在此比较后面的计数部分。对于每一比特，计数部分都检测或计算出经判断基带信息信号1013超出预定的参考电平的次数。预定的参考电平等于基带信息信号的代码状态判断电平(逻辑判断电平)。计数部分向处理器1016和频率误差检测器1912输出代表检测到的次数的计数信号1015。
在传送的数据块信号中，在“0”和“1”之间交替取值的双电平参考数据在一给定时间间隔内再现。在计数器1014接收并处理了双电平参考数据中给定偶数“S”个的连续比特时，频率误差检测器1912对双电平参考数据中的比特求和或相加。频率误差检测器1912计算出求和结果与给定参考值Ls之间的差Dc，这里Ls＝M·S/2，“M”表示每一比特的取样数。差Dc对应于代码宽度之差(比特之差或频率误差)。代码宽度之差表示如下：
Dc＝∑(C1＋C2)－M·S/2这里C1表示比特“1”的计数结果而C2表示比特“0”的计数结果。
处理器1016从存储器1017中读出所存储的信息(Yk1，Yk2，…Ykn)加入计数信号X(k＋1)i，即计算X(k＋1)i＝Y(k＋i)＋X(k＋1)i。计数信号X(k＋1)i对应于根据时间分割的重新发送的N比特块数据第(k＋1)个接收到的块数据，这里k≥0。所存储的信息(Yk1，Yk2，…Ykn)对应于直到第k个块数据的块数据接收结果。处理器1016向比特状态检测器1018输出X(k＋1)i的信息。此外，处理器1016更新存储器1017中存储的信息。
频率误差检测器1912将代码宽度之差Dc告知比特状态检测器1018。比特状态检测器1018包含一个比较器。对于每一比特，比较器判断Y(k＋1)i的值是否小于给给参考值M(K＋1)/2＋αDc。当Y(k＋1)i的值小于给定参考值M(k＋1)/2＋αDc时比较器输出的比特信号Z(k＋1)iDc时，比较器输出的比特信号Z(k＋1)i为“1”。比较器输出的比特信号Z(k＋1)i构成所接收的由比特状态检测器1018送往输出端1019的块数据的被恢复的比特。
处理器1016重复若干次上述过程，重复次数等于按照时间分割的同一块数据重新发送的次数。当发送新的块数据时，处理器1016清除存储器1017。
当输入RF信号与本地振荡信号之间存在误差“Δf”时，对应其中一个逻辑状态的基带I和Q信号1907和1908的频率较高，以“σ＋Δf”表示，而对应另一个逻辑状态的基带I和Q信号1907和1908的频率较低，以“σ-Δf”表示。因此，在这种情况下逻辑状态“0”和“1”之间的调制系数不同。
图29表示因存在频率误差“Δf”而使比特“1”的调制系数大于比特“0”的调制系数的例子。在图29中，传送的数据中的连续比特“0”与“1”之间交替取值。在这种情况下，基带I信号1907和基带信息信号1013的波形如图29所示。第一时间间隔现定义为等于基带信息信号1013的电压保持高于参考电平状态的每个间隔。而且，第二时间间隔现定义为等于基带信息信号1013的电压保持低于参考电平状态的每个时间间隔。第一和第二时间间隔之差随频率误差“Δf”增加而增加。检测或计算作为频率误差“Δf”指示的代码宽度之差Dc。
图30表示与发生于存在频率误差“Δf”期间的基带信息信号1013有关的比特内信号宽度分布的例子。而且，图30的所示的情况发生于比特“1”的调制系数大于比特“0”的调制系数的情形中。
用于比特状态检测器1018的偏移值σDc在每次频率误差检测器1912执行误差检测过程时都得到更新。偏移值也可以在频率误差检测器1912重复给定若干次误差检测过程后后更新一次。
偏移值σDc可以随代码宽度之差Dc逐级变化。偏移值σDc也可以限定于一给定范围内。
本地振荡器1903的本地振荡器信号可以响应频率误差检测器1912的输出信号进行调整以实现AFC过程。
第十七实施例
图31表示本发明第十七实施例，这里除了用频率误差检测器1913代替图29的频率误差检测器1912以及再添加状态变化检测器1914和存储器1916以外，与图28的实施例相似。在图31的实施例中，状态变化检测器1914连至计算器1014、频率误差检测器1913和存储器1916。存储器1916连至计数器1014。
每当计数器1014输入新的计数信号1015，新的计数信号就存入存储器1916以代替先前的计数信号。现在用Li和Li-1分别表示新的计数信号和先前的计数信号。计数器1014将新的计数信号告知状态变化检测器1914。存储器1916将光前的计数信号告知状态变化检测器1914。状态变化检测器1914根据下式计算出值“A”和“B”。
A＝Li－M/2
B＝Li－1－M/2状态变化检测器1914比较值“A”和“B”的符号。当值“A”和“B”的符号不同时，状态变化检测器1914输出表示发生逻辑状态变化的高电平信号。当值“A”和“B”的符号相同时，状态变化检测器1914输出低电平信号。状态变化检测器1914的输出信号1915作为状态变化检测信号加到频率误差检测器1913。
由图32可见，当传送数据变为“001001”时，计数信号1015所代表的次数也逐比特变化。每当传送数据的逻辑状态改变时，状态变化检测信号1915(状态变化检测器1914的输出信号)中就产生高电平脉冲。
频率误差检测器1913除了要响应状态变化检测信号1915之外与图28的频率误差检测器1912相似。频率误差检测器1913接收来自计数器1014的计数信号1015。在接收给定数目Nb个连续比特期间，频率误差检测器1913对状态变化检测信号1915为高电平状态时比特的计数结果求和或相加。每当计数器1014接收和处理完给定数目Nb的连续比特后，频率误差检测器1913就计算相加结果SB与给定参考值“SN·M/2”之间的差值Dc，这里“M”表示每一比特的取样次数“SN”表示相加运算的次数。差值Dc对应代码宽度差(比特差或频率误差)。代码宽度差值Dc以下式表示：
Dc＝Sb－SN·M/2频率误差检测器1913将作为频率误差的代码宽度Dc告知比特状态检测器1018。给定的连续比特个数Nb设置成例如为1个块数据长度对应。
代码宽度差Dc也可以借助下式计算：
Dc＝NT1－NT2这里“NT1”表示发生Li≥M－β的次数，而“NT2”表示发生li≤β的次数。β表示预定的一个正数常数。
频率误差检测器1913可以连续进行相加运算直到检测到的逻辑状态变化次数达到给定次数。存储器1916可以由状态变化检测器1914中的存储器来替代，该存储器周期地存储由计数信号1015的状态变化检测过程产生的数据。
偏移值σDc可以随代码宽度值Dc逐级变化。偏移值σDc也可以限定于一给定范围内。
本地振荡器1903的本地振荡器信号可以响应频率误差检测器1912的输出信号进行调整以实现AFC过程。
第十八实施例
由图33可见，FSK信号接收机包含经接收机输入端2100输入RF多值FSK信号的解调器2101。解调器2101后面依次跟有比特状态检测器2102和译码器2103。译码器2103与接收机输出端2106和2107相连。传输率检测器(数据率检测器)2104连至译码器2103、解调器2101和阈值设定装置2105。阈值设定装置2105连至比特状态检测器2102。
图33中的FSK信号接收机所处理的RF多值FSK信号具有以下格式。RF多值FSK信号包含控制信号信息和主信息。控制信息周期地按预定的等间隔发送出去。控制信息发送以一给定的恒定速率进行。主信息以紧接在主信息之前的控制信息所指定或表示的速率发送。RF多值FSK信号例如与RF4值FSK信号一致。
解调2101输出电压正比于RF多值FSK信号即时频率的信号。解调器2101的输出信号加到比特状态检测器2102上。比特状态检测器2102进行涉及RF多值FSK信号频率相对于载波频率偏移方向的第一判断比特状态判断)和涉及变化宽度的第二判断(幅度判断)。
比特状态检测2102包括绝对值电路2201、比特器2202和2203、比特同步电路2204和锁存器2205。解调器2101的输出信号加到绝对值电路2201的输入端和比较器2203的第一输入端。
对于振幅判断，绝对值电路2201将解调器2101的输出信号转换为一信号，该信号具有的电压相应于解调器2101对于与解调器2101的输出信号的偏压相等的中心的输出信号的绝对值。绝对值电路2101向比较器2202的第一输入端输出电压信号。比较器2202的第二输入端接收来自阈值设定装置2105的第一阈值电压。正如下面将要提及的，第一阈值电压是可变的。装置2202将绝对值电路2201的输出信号电压与第一阈值电压比较。比较器2202向比特同步电路2204和锁存器2205输出表示比较结果的信号。
关于比特状态判断，比较器2203的第二输入端接收来自电压源2206的第二阈值电压。装置2203将解调器2101的输出信号电压与第二阈值电压进行比较。比较器2203向比特同步电路2204和锁存器2205输出表示比较结果的信号。
比特同步电路2204响应比较器2202和2203的输出信号产生比特同步信号。比特同步信号作为定时信号由比特同步电路2204输出至锁存器2205。装置2205按由比特同步电路2204的输出信号确定的定时将比较器2202和2203的输出信号锁存起来。被锁存的信号构成由锁存器2205送往译码器2103的2比特数据。
装置2103将2比特数据译码为控制信息和主信息。译码器向接收机输出端210和2107分别提供控制信息和主信息。此外，译码器2103向传输率检测器2104提供控制信息。传输率检测器2104从控制信息中提取或检测传输率信息2108。传输率检测器2104向解调器2101和阈值设定装置2105提供传输率信息2108。
解调器2101以与信息2108表示的传输率相对应的速率进行解调过程。
阈值设定装置2105包括电压源2207、电压改变装置和开关控制器2209。电压源2207向电压改变装置提供预定的参考电压。电压改变装置2208包括根据参考电压产生不同阈值电压的信号发生器。开关控制器2209将传输率信息2108转换为开关控制信号。开关控制器2209向电压改变装置2208输出开关控制信号。电压改变装置2208包括响应于开关控制信号而选择几个不同阈值电压中的一个值并向比特状态检测器2102内的比较器2202提供作为第一阈值电压的该被选阈值电压的开关。在这种情形下，第一阈值电压对应于由信息2108表示的传输率。因此，响应于由信息2108表示的传输率而控制第一阈值电压。
应该看到，可以在解调器2101与比特状态检测器2102间插入耦合电路。耦合电路用来消除解调器2101的输出信号的中心电压相对于偏压的误差。
第十九实施例
图34表示本发明第十九实施例，这里除了用阈值设定装置2105A代替图33中的阈值设定装置2105并增加平均峰值检测器2301以外，与图33的实施例相同。阈值设定装置2105A中省略了电压源2207(见图33)。阈值设定装置2105A在其它方面与图33的阈值设定装置2105相似。
在图34的实施例中，平均峰值检测器2301包括绝对值电路2302、峰值保持电路2303、取样保持电路2304、积分器2305、复位定时器2306和延时电路2307。绝对值电路2302接在解调器2101之后。绝对值电路2302后跟有峰值保持电路2303、取样保持电路2304和积分器2305。积分器2305连至阈值设定装置2105A。复位定时器经延时电路2307连至峰值保持电路2303。复位定时器2306直接连至取样保持电路2304。
绝对值电路2302将解调器2101的输出信号转换为一信号，该信号具有的电压相应于解调器2101对于与解调器2101输出信号的偏压相等的中心的输出信号的绝对值。绝对值电路2302向峰值保持电路2303输出电压信号。复位定时器2306输出周期足够长于RF多值FSK信号一个码元周期的复位脉冲信号。复位脉冲信号由复位定时器2306经延时电路2307送往峰值保持电路2303。电路2307使复位脉冲信号延迟一预定的短暂间隔。复位脉冲信号直接从复位定时器2306送至取样保持电路2304。
电路2303在延时复位脉冲信号中连续两个脉冲发生间隔内保持绝对值电路2302的输出信号的电压峰值。峰值保持电路2303向取样保持电路2304输出所保持的峰值。取样保持电路2304响应于非延时复位脉冲信号中的每个脉冲，锁存峰值保持电路2303的输出信号，把取样保持电路2304的输出信号送往积分器2305。装置2305对在较长时间内的取样保持电路2304的输出信号进行积分，从而产生并输出表示解调器2101输出信号峰值平均值的信号。积分器2305的输出信号作为参考电压送至阈值设定装置2105A内的电压改变装置2208(见图33)。
第二十实施例
图35表示本发明第二十实施例，这里除了用阈值设定装置2105B代替图33的阈值设定装置2105外，与图33的实施例相同。
在图35的实施例中，阈值设定装置2105B包括电压源2207、存储器2401、计算器2402和D/A转换器2403。电压源2207向计算器提供预定的参考电压。存储器2401连至计算器2402。存储器2401预先存储表示对于RF多值FSK信号不同传输率的优化阈值的数字信号。计算器2402接收来自传输率检测器2104的传输率信息。计算器根据传输率信息2108从存储器2401读出优化阈值的数字信号。计算器2402根据优化阈值和参考电压值确定阈值电压值。计算器2402向D/A转换器2403输出表示阈值电压计算值的数字信号。D/A转换器2403将计算器2402的输出信号转变为阈值电压。D/A转换器2403向比特状态检测器2102提供阈值电压。
应该注意到，电压源2207可以用图34的平均峰值检测器2301替代。
第二十一实施例
图36表示本发明第二十一实施例，这里除了用阈值设定装置2105c代替图35的阈值设定装置2105B并增加信号电平检测器2501之外，与图35的实施例相似。
在图36的实施例中，装置2501借助解调器2101的输出信号检测接收到的RF多值FSK信号的电平(强度)。装置2501将检测到的信号电平(检测到的信号强度)告知阈值设定装置2105c。
在图26的实施例中，阈值设定装置2105c包括电压源2207、存储器2502、计算器2503和D/A转换器2403。电压源2207向计算器2503提供预定的参考电压。存储器2502连至计算器2503。存储器2503预先存储表示RF多值FSK信号各不相同的传输率和信号电平的优化阈值的数字信号。计算器2503接收来自传输率检测器2104的传输率信息2108。信号电平检测器2501将检测到的信号电平告知计算器2503。计算器2503根据传输率信息2108和检测到的信息电平从存储器2502中读出优化阈值的数字信号。计算器2503根据优化阈值和参考电压值确定阈值电压值。计算器2503向D/A转换器2403输出代表阈值电压计算值的数字信号。D/A转换器2403将计算器2503的输出信号转变为阈值电压。D/A转换器2403和比特检测器2102提供阈值电压。
应该注意到，电压源2207可以用图34的平均峰值检测器2301替代。
第二十二实施例
图37表示本发明第二十二实施例，这里除了用阈值设定装置2604代替图33的阈值设定装置2105，用译码器2103A代替图33的译码器2103以外，与图33的实施例相同。译码器2103A连至阈值设定装置2604。图37中实施例处理的RF多值FSK信号另外包括纠错信息。
在图37的实施例中，译码器2103A包括纠错装置2601、信息提取装置2602和BER(比特误码率)计算器2603。纠错装置2601接收来自比特状态检测器2102的被恢复的数据比特并借助其中的纠错信息纠正被恢复的数据内的差。纠错装置2601向信息提取装置2602和BER计算器2603输出无差错数据比特2605。此外，纠错装置2601将实际上已经纠错的数据比特的位置信息2606告知BER计算器2603。对于RF多值FSK信号的每个不同码元状态，装置2603响应无差错数据比特2605和差错位位置信息2606而计算比特误码率(BER)。装置2603将计算得的BER告知阈值设定装置2604。信息提取装置2602将无差错误数据比特分成控制信息和主信息。信息提取装置2602分别向接收机输出端2106和2107提供控制信息和主信息。此外，信息提取装置2602向传输率检测器2104提供控制信息。
在图37的实施例中，阈值设定装置2604接收来自传输率检测器2104的传输率信息2108。如前面所述，BER计算器2603将计算得的BER告知阈值设定装置2604。阈值设定装置2604响应于传输率信息2108和计算得的BER，产生阈值电压。阈值设定装置2604向比特状态检测器2102输出阈值电压。
如图38所示，有差错比特位置信息2606假定对每个有差错比特为“1”而对每个正确比特为“0”。图38的下面部分表示无差错数据比特2605的一个例子。图39表示RF多值FSK信号的即时频率、对应比特(对应的码元状态)、差错个数、表现频率(相应码元状的表现频率)和计算得的BER。
由上面的描述可以理解，从阈值设定装置2604送往比特状态检测器2102的阈值电压响应于计算得的BER而受到控制。响应于计算得的BER而对阈值电压的控制设计为均衡各个不同码元状态的BER。如图39所示，当对应频偏“f2”的码元状态的BER超出其它码元状态的BER许多时，阈值设定装置2604响应于较大的BER而降低阈值电压以减少后面的与频偏“f2”对应的码元状态的BER。
纠错装置2601可以将被恢复的数据分为如图40所示的高位序列(Most Significant Bit，最高有效位MSB)和低位序列(Least Sig-nificant Bit，最低有效值LSB)。此时，差错装置2601分别独立地进行高位和低位序列的处理。
可以提供控制器，它禁止阈值设定装置2604在给定条件下改变阈值电压。给定条件的第一例子就是各不同的码元状态的计算得的BER非常小。第二个例子是纠错装置2601无法纠正错误。第三个例子是各码元状态的表观频率相差很大。
第二十三实施例
由图41可见，FSK信号接收机包括经接收机输入端2100输入RF多值FSK信号的解调器2101。解调器2101后面依次跟有A/D转换器2801、比特状态检测器2102D和译码器2103D。译码器2103D与接收机输出端2106和2107相连。传输检测器(数据率检测器)2104连至译码器2103、解调器2101和阈值设定装置2805。阈值设定装置2805连至比特状态检测器2102D。频率曲线计算器2804连至比特状态检测器2102D、译码器2103D和阈值设定装置2805。
图41的FSK信号接收机所处理的RF多值FSK信号具有如下格式。RF多值FSK信号包含控制信息和主信息。控制信息周期地以等间隔发送出去。控制信息发送以一给定的恒定速率进行。主信息以由紧接在主信息之前的控制信息所指定或表示的速率发送。RF多值FSK信号例如与RF4值FSK信号一致。
解调器2101输出电压正比于RF多值FSK信号即时频率的信号。解调器2101的输出信号加到A/D转换器2801。A/D转换器2801将解调器2101的输出信号转换为相应的数字信号2806。A/D转换器2801向比特状态检测器2102D输出数字信号2806。
比特状态检测器2102D包括接收A/D转换器2801输出信号2806的比特同步装置2802和比较器2803。比特同步装置2802响应于A/D转换器2801的输出信号2806而产生比特同步信号。比特同步装置2802向比较器2803输出作为定时信号的比特同步信号。装置2803将A/D转换器2801的输出信号2806所代表的值与每个码元检测比特状态的阈值进行比较。比较器2803产生与检测到比特状态相位对应的被恢复数据并输出至译码器2103D。装置2803在每个由定时信号确定的时刻进行比较。比较器2803在每次进行比特状态检测时向频率曲线计算器2804发送A/D转换器2801的输出信号2806。
译码器2103D包括纠错装置2601和信息提取装置2602。纠错装置2601接收来自比特状态检测器2102D的经恢复的数据比特并借助其中的纠错信息纠正经恢复数据内的差错。纠错装置2601向信息提取装置2602输出无差错数据。此外，纠错装置2601将无差错数据告知频率曲线计算器2804。信息提取装置2602将无差错数据分成控制信息和主信息。信息提取装置2602分别向接收机构出端2106和2107提供控制信息和主信息。此外，信息提取装置2602向传输率检测器2104提供控制信息。
传输率检测器2104从控制信息中提取或检测出传输率信息2108。传输率检测器2104向解调器2101和阈值设定装置2805提供传输率信息2108。
解调器2101以与由信息2108表示的传输率相对应的速率进行解调过程。
频率曲线计算器2804采用无差错数据和A/D转换器2801的输出信号2806，从而提供由在各码元状态的比特状态检测时刻的A/D转换器2801的输出信号2806表示的值频率曲线。所提供的频率曲线实例示于图42中。频率曲线计算器2804将提供的频率分布曲线告知阈值设定装置2805。
阈值设定装置2805响应传输率信息2108，设定最初的阈值。阈值设定装置2805响应于频率曲线将最初的阈值校正为最终的阈值。具体而言，最终的阈值对应于频率曲线的交点。在图42中，交点用黑三角表示。阈值设定装置向比特状态检测器2102D内的比较器2803提供最终的阈值。
从前面的描述可以理解，比特状态检测器2102D内比较器2803所用的阈值响应于传输率信息2108和频率曲线而受到控制。
可以提供控制器，它禁止阈值设定装置2805在给定条件下响应于频率曲线而改变阈值电压。给定条件的第一个例子是纠错装置无法纠正错误。第二个例子是各码元状态的表现频率大不相同。