低功耗型半导体器件 本发明涉及低功耗型半导体器件以及半导体集成电路。
在具有内部电路的常规半导体器件或半导体集成电路中，减小构成内部电路的每个MOS晶体管的源极电压或阈值，以实现低功耗。随着源极电压或其阈值的减少，实现了降低功耗而保持内部电路的操作功能。
作为相应于这种技术的提议，众所周知例如在第7(1995)-38417号日本公开专利申请中揭示了一个发明。
然而，在通常提出的结构中，已把构成内部电路的每个MOS晶体管的阈值电压设定在低值。因此，即使当加到MOS晶体管栅极的电压低于阈值电压时产生的次阈值电流(也叫做“漏电流”)也增加。这样，即使内部电路处于操作等待状态(电源断开状态)，最终仍使功耗增加。
在本发明中，设置一开关装置于内部电路和电源之间，以便即使在半导体器件的内部电路内产生次阈值电流时也可减少半导体器件所消耗的功率。开关装置的功能是，在内部电路进入非操作模式时，响应于从外部端子提供的控制信号，以便基本上不在内部电路和电源之间提供导电。
此外，开关装置和内部电路分别由MOS晶体管构成。如此形成构成开关装置的MOS晶体管的栅极宽度，以使此宽度比内部电路每个MOS晶体管的栅极宽度都足够大。
此外，把控制电路置于提供有控制信号地外部端子和开关装置之间。控制电路也可电气连接到驱动电源和基准电源。
已简要示出本申请各种发明中的典型发明。然而，从以下的描述将理解本申请的各种发明和这些发明的特殊结构。
虽然说明书以特别指出并清楚提出的看作为本发明主题的权利要求书作为结论，但相信从以下描述并结合附图可更好地理解本发明、本发明的目的、特征及其进一步的目的、特征和优点，其中：
图1示出本发明第一实施例的电路图；
图2示出本发明第二实施例的电路图；
图3示出在本发明第二实施例中所使用的电源接通控制电路结构例子的电路图；
图4示出本发明第三实施例的电路图；而
图5则示出本发明第四实施例的电路图。
以下将参考附图描述依据本申请发明的较佳实施例。示意地示出描述中所使用的附图，以帮助理解本发明。在各个图中结构上彼此相似的元件用相同的标号和符号表示，将省略对某些公共元件的多余描述。
首先将参考图1描述第一实施例。
半导体器件100由半导体集成电路110以及独立于半导体集成电路110而形成的电源单元120组成。本实施例示出将电源单元120设置在半导体集成电路110以外的情况。然而，也可考虑把电源单元120设置在半导体集成电路110的内部。
半导体集成电路110包括：从电源单元120提供驱动电势VDD的电源端111、从电源单元120经过电容装置提供基准电势VSS的虚地端112、提供有外部控制信号的控制端113、从电源单元120提供基准电势的接地端114、电气连接于电源端111和虚地端112之间的内部电路115，以及设置在内部电路115和接地端114之间的开关装置116，该装置如此响应于提供给控制端113的外部控制信号而激发，以便基本上不在内部电路115和接地端114之间提供导电或连通。在上述的多个外部端子中，将只描述上述与本发明直接有关的四个端子。将省略对其它外部端子的描述。虽然考虑各种形式作为内部电路115的结构，但作为例子，其结构一般如图1所示。在以下的描述中，将把内部电路115发挥其影响或功能的状态和内部电路115停止其功能并处在等待的状态分别描述为操作状态和非操作状态。
在本实施例中，开关装置116由N型MOS晶体管(以下叫做“NMOS”)构成。通过控制端113给NMOS晶体管的栅极提供外部控制信号。以此方式设定NMOS116的栅极宽度，以便即使当内部电路115处于操作状态而导致有电流消耗流过NMOS116，加到NMOS116漏极的电压也不致上升。具体也讲，可如此适当地设定NMOS116的栅极宽度，俾使加到NMOS116漏极的电压，也即跨虚地端112所加的电压落在0.1V以内。在本实施例中，NMOS116的栅极宽度比构成内部电路115的MOS晶体管的任何栅极宽度均大得多，并如此设定NMOS116的栅极宽度，俾使它足够小于内部电路115诸MOS晶体管栅极宽度的总和。
电源单元120产生直流电流，并包括：电源121，其正极与电源端111电气相连，其负极与接地电源或电势124电气相连；电容装置122，与电源端111和接地电势124之间的电源121并联，以便用作为旁路电容器；以及电容装置123，电气地连接在虚地端112和接地电势124之间，从而用作为旁路电容器。虽然通常把这些电容装置122和123的电容值设定于大的数值，但可由设计者适当地选择这些值。在本实施例中，电源121由电池构成。
接着将描述半导体器件100的操作。
当内部电路115进入操作状态时，首先把高电平(在此情况下，相应于与驱动电势VDD的电平相同的电势电平)的外部控制信号提供给控制端113，俾使NMOS116导通。虚地端112处的电势变为等于提供给接地端114的基准电势VSS(在此情况下，VSS＝0V)的电势(基本上为0V)。结果，把基准电势提供给内部电路115，以致内部电路115进入正常操作状态。在此情况下，电容装置122除去因电源121和内部电路115的操作而在电源端111处产生的噪声。另外电容装置123则消除因内部电路115的操作而在虚地端112处产生的噪声。
接着，当内部电路115进入非操作状态时，给控制端113提供低电平(在此情况下，相应于与基准电势VSS的电平相同的电势电平)的外部控制信号，从而使NMOS116进入截止状态。
由于设置了以上所述的NMOS116，即使因内部电路115中每个MOS晶体管的阈值都设定在低值(例如，大约0.2V)而有次阈值电流流入处于非操作状态下的内部电路115，也因NMOS116保持为截止可防止次阈值电流的流动。相应地，当内部电路115处于非操作状态时，可充分地减少半导体器件100所消耗的电流。因此，可实现低功耗型的半导体器件。
现在，考虑NMOS116本身也具有产生次阈值电流的电势。然而，由于与内部电路115中每个晶体管的栅极宽度相比，NMOS116的栅极宽度均足够大，并如此设定以便足够小于内部电路115中各个晶体管栅极宽度之总和，所以即使产生这样的次阈值电流，其数值也是极小的。
依据上述本发明的第一实施例，可充分地减少半导体器件处于非操作状态时的电流消耗，该半导体器件备有晶体管阈值低的内部电路。把这样一种结构应用于具有诸如电池或类似物的低电压源作为电源的器件，可大大地反映出提供低功耗的效果。
接着将参考图2和3描述本发明的第二实施例。在此情况下，以相同的标号和符号表示在结构上与第一实施例中所使用的元件相同的元件，并省略某些公共元件的描述。
在第二实施例中，示出半导体器件200，其中已把第一实施例中所使用的半导体集成电路110改进成为半导体集成电路210。半导体集成电路210设有电源接通控制电路211，用以控制响应于内部控制信号的NMOS116。根据对输入端212和213提供的外部控制信号来控制电源接通控制电路211。虽然在图2中只示出输入端212和213，但所需输入端的数目可依据电源接通控制电路211的电路结构而有所不同或变化。
电源接通控制电路211电气地连接在电源端和接地端114之间。电源接通控制电路211的输入电气地连到输入端212和213。电源接通控制电路211由综合使用触发器、NAND门等形成的逻辑电路加以构成。将在以后描述逻辑电路的特定结构。
下面将简要描述半导体器件200的操作。
当内部电路115进入操作状态时，电源接通控制电路211响应于提供给输入端212和213的外部控制信号，首先从中输出高电平(在此情况下，相应于与驱动电势VDD的电平相同的电势电平)的内部控制信号，从而使NMOS116进入导通状态。此外，虚地端112处的电势变为等于提供给接地端114的基准电势VSS(在此情况下，VSS＝0V)的电势(基本上为0V)。结果，把基准电势提供给内部电路115，从而使内部电路115进入正常操作状态。
接着，当内部电路115进入非操作状态时，电源接通控制电路211响应于提供给输入端212和213的外部控制信号，输出低电平(在此情况下，相应于与基准电势VSS的电平相同的电势电平)的内部控制信号，从而使NMOS116进入截止状态。
现于图3示出对应于电源接通控制电路特定结构例子的电源接通控制电路300。
电源接通控制电路300包括：D型触发器311到314，它们分别提供有来自输入端301到304的相应于上述外部控制信号的数据D0到D3和来自输入端305的时钟信号CK；以及门电路321，用于对触发器311到314产生的输出进行OR操作并输出内部控制信号到输出端331。这里示出使用输入端301到305的一个例子。然而，所使用的端子数目取决于电源接通控制电路的结构。
如果考虑以下的描述和对上述电源接通控制电路200的操作描述，便可易于理解电源接通控制电路300的操作。
随着所提供的时序以允许加到输入端305的时钟信号CK上升，就把对输入端301到304提供的数据D0到D3锁存入其相应的触发器311到314中。其后，从触发器311到314产生的输出Q提供给门电路321，从中把诸输出Q的OR输出提供给输出端331作为内部控制信号。输出端331电气地连接到开关装置116(本实施例中的NMOS116)。
当内部电路115处于非操作状态时，把低电平的数据D0到D3提供给其相应的输入端301到304，并进一步锁存入其相应的锁存器311到314。其后，随着所提供的时序允许时钟信号CK上升，就从触发器311到314的输出Q中分别输出诸低电平信号。由于触发器311到314的输出Q均为低电平，所以从门电路321产生的输出，也即内部控制信号也变为低电平。响应于此低电平的内部控制信号而使NMOS116截止。
另一方面，当内部电路115处于操作状态时，把组合数据D0到D3(例如，D0为高电平，D1到D3为低电平)，而非其电平全为低的那些数据分别提供给输入端301到304，并进一步锁存入其相应的触发器311到314。其后，随着所提供的时序以允许时钟信号CK上升，就从触发器311到314的输出Q分别输出混合的高、低电平信号(例如，触发器311的输出Q为高电平，而触发器312到314的输出则为低电平)。由于触发器311到314的输出Q是高低电平混合在一起的输出，所以来自门电路321的输出，也即内部控制信号就变为高电平。这样，响应于此高电平的内部控制信号而使NMOS116导通。
依据具有这样一种电源接通控制电路的第二实施例，除了在第一实施例获得的优良效果以外，还可期望获得以下的优良效果。也即，当内部电路115处于非操作状态时(开关装置116截止)，从内部电路115产生漏电流，从而使虚地端112处的电势上升。这样，由于电源接通控制电路211直接连在电源端111和接地端114之间，故即使难于进行电路115的正常操作，电源接通电路211也可进行适当的操作，而完全不受漏电流的影响。
也就是说，对输入端212和213提供的外部控制信号准确地控制开关装置116。于是，可适当地使内部电路115从非操作状态变换到操作状态。
由于以这种方式提供电源接通控制电路，所以可实现能可靠地执行从一个模式转换到另一个模式并提供稳定操作的半导体器件。
接着将参考图4和5描述本发明的第三和第四实施例。在上述第一和第二实施例中，开关装置116由NMOS构成。然而，在以下的第三和第四实施例中，每个开关装置由P沟道型MOS晶体管(以下叫做“PMOS”)构成。第一和第二实施例中所使用的NMOS基本上都被第三和第四实施例中所使用的PMOS所代替。如果考虑对第一和第二实施例进行的描述，则可易于理解以下的第三和第四实施例。因此，将简要描述第三和第四实施例。
首先将参考图4简要描述第三实施例。
半导体器件400由半导体集成电路410和独立于半导体集成电路410而形成的电源单元120组成。
半导体集成电路410包括：从电源单元120提供驱动电势VDD的电源端111、从电源单元120经过电容装置提供基准电势VSS的虚电源端411、提供外部控制信号的控制端412、从电源单元120提供基准电势的接地端114、在接地端114和虚电源端411之间电气连接的内部电路115，以及设置在内部电路115和电源端111之间的开关装置413，该装置如此响应于提供给控制端412的外部控制信号而激发，以便基本上不在内部电路115和电源端111之间提供导电或连通。在上述的多个外部端子中，将以相同于上述实施例的方式只描述与本发明直接有关的上述四个端子。将省略对其它外部端子的描述。虽然考虑各种形式作为内部电路115的结构，但作为例子，其结构一般如图4所示。在以下的描述中，将把内部电路115发挥其影响或功能的状态和内部电路115停止其功能并处在等待的状态分别描述为操作状态和非操作状态。
在本实施例中，开关装置413由PMOS构成。从控制端412给PMOS的栅极提供外部控制信号。参考以上对第一实施例进行的描述适当地设定PMOS 413的栅极宽度。
接着将描述半导体器件400的操作。
当内部电路115进入操作状态时，首先把低电平(在此情况下，相应于与基准电势VSS的电平相同的电势电平)的外部控制信号提供给控制端412，从而使PMOS413进入导通。虚电源端411处的电势变为等于提供给电源端111的驱动电势VDD的电势。结果，把驱动电势提供给内部电路115，从而使内部电路115进入正常操作状态。
接着，当内部电路115进入非操作状态时，给控制端412提供高电平(在此情况下，相应于与驱动电势VDD的电平相同的电势电平)的外部控制信号，从而使PMOS413进入截止状态。
由于设置了以上所述的PMOS413，即使因内部电路115中每个MOS晶体管的阈值都设定在低的值(例如，大约0.2V)而有次阈值电流流入处于非操作状态下的内部电路115，也因PMOS413保持为截止而可防止次阈值电流流动。相应地，当内部电路115处于非操作状态时，可充分地减少半导体器件400所消耗的电流。因此，可实现低功耗型的半导体器件。
依据上述本发明的第三实施例，可以相似于第一实施例的方式，充分地减少半导体器件处于非操作状态时的电流消耗，该半导体器件备有晶体管阈值低的内部电路。把这样一种结构应用于具有诸如电池或类似物的低电压源作为电源的器件，可大大地反映出提供低功耗的效果。
接着将参考图5描述本发明的第四实施例。
在第四实施例中，示出半导体器件500，其中已把第三实施例中所使用的半导体集成电路410改进成为半导体集成电路510。半导体集成电路510设有根据内部控制信号控制PMOS413的电源断开控制电路511。根据对输入端512和513提供的外部控制信号控制电源断开控制电路511。虽然在图5中只示出输入端512和513，但所需输入端的数目可依据电源断开控制电路511的电路结构而有所不同或变化。
电源断开控制电路511电气地连接在电源端111和接地端114之间。电源断开控制电路511的输入电气地连到输入端512和513。电源断开控制电路511由综合使用触发器、NAND门等形成的逻辑电路加以构成。
接着将简要描述半导体器件500的操作。
当内部电路115进入操作状态时，电源断开控制电路511响应于提供给输入端512和513的外部控制信号，首先从中输出低电平(在此情况下，相应于与基准电势VSS的电平相同的电势电平)的内部控制信号，从而使PMOS413进入导通状态。此外，虚电源端411处的电势变为等于提供给电源端111的驱动电势VDD(在此情况下，VSS＝5V)的电势(基本上为5V)。结果，把驱动电势提供给内部电路115，从而使内部电路115进入正常操作状态。
接着，当内部电路115进入非操作状态时，电源断开控制电路511响应于提供给输入端512和513的外部控制信号，输出高电平(在此情况下，相应于与驱动电势VDD的电平相同的电势电平)的内部控制信号，从而使PMOS413进入截止状态。
通过利用例如把控制信号提供给第二实施例中所使用的电源接通控制电路211或电源接通控制电路211的输出逻辑被倒相的电路结构，也可实现本实施例中所使用的电源断开控制电路511。
接着将简要描述半导体器件500的操作。
当内部电路115进入操作状态时，电源断开控制电路511响应于提供给输入端512和513的外部控制信号，首先从中输出低电平(在此情况下，相应于与基准电势VSS的电平相同的电势电平)的内部控制信号，从而使PMOS413进入导通状态。此外，虚电源端411处的电势变为等于提供给电源端111的驱动电势VDD(在此情况下，VSS＝5V)的电势(基本上为5V)。结果，把驱动电势提供给内部电路115，从而使内部电路115进入正常操作状态。
接着，当内部电路115进入非操作状态时，电源断开控制电路511响应于提供给输入端512和513的外部控制信号，输出高电平(在此情况下，相应于与驱动电势VDD的电平相同的电势电平)的内部控制信号，从而使PMOS413进入截止状态。
依据具有这样一种电源断开控制电路的第四实施例，可获得与上述第二实施例所获的相同效果。
作为例子，上述实施例均表明以下这种情况，即相互独立地构成内部电路和电源接通控制电路或电源断开控制电路。然而，也可考虑把电源接通控制电路或电源断开控制电路的输出提供给内部电路或把内部电路的输出提供给电源接通控制电路或电源断开控制电路。
虽然参考示出的实施例描述了本发明，但此描述不认为是限制的意思。在参考此描述后，对示出实施例的各种改变以及本发明的其它实施例将对本领域内的熟练技术人员变得明显起来。因此，所附的权利要求书试图覆盖落在本发明范围内的任何这样的改变或实施例。
如上所述，依据本申请的发明，可充分地减少半导体器件处于非操作状态时的电流消耗，该半导体器件备有每个晶体管阈值均低的内部电路。把这样一种结构应用于具有诸如电池或类似物的低电压源作为电源的器件，可明显地反映出提供低功耗的效果。
此外，依据本申请的另一个发明，通过在半导体集成电路内提供控制开关装置的控制电路能可靠地从一个模式转换到另一个模式。这样就可实现稳定的半导体器件。