半导体装置及其制造方法 本发明涉及一种具有多级互连结构的半导体装置及其制造方法。
多级互连技术被用于较高密度地集成半导体集成电路。在此多级互连技术中，布线层必须在一平面绝缘层上形成。作为获得这样一平面绝缘层的方案，化学和机械抛光是可行的。
例如，当要形成一两级互连结构时，在第一电极布线层形成后要形成级间绝缘膜，而第二电极布线层则形成于级间绝缘膜之上。因为第一电极布线层的形成而使得级间绝缘膜表面上出现一个台阶，所以级间绝缘膜的表面是不平整的。相应地，级间绝缘膜可以通过上述CMP方法平整化，第二电极布线层则形成于平整化后的级间绝缘膜上。
电极布线层可利用光刻、蚀刻或类似工艺形成。在光刻工艺中，在晶片周边部位上的可剥离保护膜所引入的外界物质会降低半导体装置的产量并相应产生一个问题。
下面简要介绍可剥离保护层。制造半导体集成电路中，在涂敷于晶片上的光刻胶上利用光刻技术形成图案，用形成的图案作为掩膜蚀刻金属材料，由此形成电极布线层。
在此蚀刻过程中，用夹子夹住晶片的周边部位而在蚀刻装备中固定晶片。更具体地说，在处理一包覆有保护层的晶片时，夹子和晶片的外周部位的保护层膜相互在晶片周边接触。当夹子以这种方式与保护层膜接触时，晶片周边部位上的保护层膜剥离会引入外界物质。
当晶片被放在晶片载体内时，它被传输或被临时保留在托盘上。在这种情况下，同样当晶片周边部位的保护层与晶片载体接触时，保护层剥离并引入外界物质。
按这种方式，晶片周边部位保护膜的出现会产生异物而降低半导体装置的产量。即使晶片周边部位保护膜并不剥离而是保留到分离步骤，它也不会对半导体装置产量的提高有任何作用。
如前所述，光刻工艺中的晶片周边部位上的保护层膜仅仅引起半导体装置的生产量下降，并可在进行蚀刻前通过下述方法或类似方法清除掉。
例如，在阳极保护层的光刻工艺中，晶片周边部位在冲洗之前被曝光，且在冲洗过程中，晶片周边部位的保护层通过冲洗被清除。在此情况下，因保护层被从晶片的周边部位清除，则保护层下面的一层(如保护层)下面的金属膜也在后继的蚀刻步骤中从晶片的周边部位被清除。
在一个正常的半导体装置生产过程中，因光刻和蚀刻被重复10次或更多，每次进行光刻或蚀刻时，都要从晶片的周边部位清除保护层。此保护层膜清除的目的是不仅在电极布线层，而且在级间绝缘膜上形成一通孔。因此，作为蚀刻目标的电极布线层或内层绝缘膜被从晶片的周边部分去除掉。
假定要在一晶片上依次形成第一至第三层。假定第二层的最外端位于第一层的周边部位上第二层最外端的内侧，也即第一层的最外端表面在晶片的外周部位露出。
如果晶片外周部位上的第三层的保护膜清除部分位于第二层最外端的外侧，则相应地第三层的最外端在第二层最外端的外侧。所以，在晶片的外周部分的最外端，第一层和第三层相互接触，而这恰是希望避免的。
在这种情况下，如果第一层和第三层之间的粘附特性差，第三层端部则从晶片外周部位上的第一层剥离而产生异物。如果第一和第三层形成一电极布线层，则二者之间会产生漏电流。
图3所示为日本公开NO.8-31710中介绍的已克服此问题的常规半导体装置。一第一级间绝缘膜2，一电极布线层3和一第二级间绝缘膜4依次在硅衬底上形成。参看图3，光刻工艺中的保护层膜清除区被设计为在晶片的外周部位上，越是较后形成的覆层，其最外端就越靠里。
在图3所示的常规半导体装置中，因电极布线层3的端部从晶片的外周部位露出，如第二级间绝缘膜4的表面通过CMP抛光，第二级间绝缘膜4就会出现所不希望的碾碎现象而产生细屑。这些细屑可能会进入抛光面而损坏它。
即使当电极布线层3不在晶片外周部位的最外端形成，而是被第二级间绝缘膜4覆盖时，离晶片的边越近，晶片的周边部位上的厚度越小。特别地，在三个或更多层中越低者，其端部厚度越小。凭此原因，如电极布线层3上的第二级间绝缘膜通过CMP抛光，在晶片周边部位上的已变薄的第二绝缘膜4会进一步被研磨而消失。然后，电极布线层3的末端就会露出来。在这种情况下，当CMP继续进行时，露出的电极布线层3会被研磨，它的碎屑会进入级间绝缘膜的光滑表面而毁坏它。
本发明地一个目的是提供一种具有多级互连结构，且其中级间绝缘膜不会被化学和机械抛光损坏的半导体装置及其制造方法。
为实现上述目的，根据本发明，提供一种制造半导体装置的方法，它包括如下步骤：在一半导体衬底上形成第一绝缘层；在第一绝缘层上形成导电膜；处理导电膜以形成一电极布线层，该布线层端部位于半导体衬底外周部位上的第一绝缘层的一端部的里侧；在包含第一、和电极布线层的半导体衬底上形成绝缘膜；处理绝缘膜形成第二绝缘膜层，该第二绝缘膜层的端部位于半导体衬底外周部位上的电极布线层的端部外侧。
图1为本发明一实施例的半导体晶片的平面图；
图2A至2L为显示制造图1中半导体晶片的方法各步骤的晶片的外周部位的截面图；
图3为常规半导体晶片的周边部位的截面图。
下面结合附图详述本发明。
图1所示为本发明的第一实施例的半导体晶片，参看图1，多个由半导体集成电路构成的半导体芯片20被设置在半导体晶片10(多表面接合)上。在晶片的周边部位30上不形成芯片20，因为在传输过程中它们会与晶片的固定机构如夹子接触。在蚀刻之前，从晶片的周边部位30清除保护层，且从晶片的周边部位30清除级间绝缘膜和电极布线层。
下面参照A-A向的晶片的周边部位30的截面图描述制造半导体装置方法。
首先，如图2A所示，在构成图1中半导体晶片10的一硅晶片上形成由氧化硅制成的绝缘膜102。在硅晶片101的芯片形成区，半导体元件(如MOS(金属氧化物半导体))晶体管形成于绝缘膜102下方。
为了在绝缘膜102的理想位置上形成接触孔。(图中未示)，在绝缘膜102上形成保护层图案103，如图2B所示。保护层图案103的在晶片周边部位上的端部位于硅晶片101的端部内侧，其后，使用保护层图案103作为掩膜，选择性地蚀刻绝缘膜102，由此在形成第一级间绝缘膜102a的晶片101的表面区域上形成金属膜104，如图2C所示。随后，用于形成布线图案的保护层图案105在金属膜104上形成。在晶片的周边部位30上的保护层图案105的端部位于第一级间绝缘膜102a的端部内侧。换句话说，设W1为晶片102端部与金属膜104端部之间的距离，W2为晶片101和保护层图案105之间的距离，则W2≥W1。
利用保护层图案105作为掩膜选择性地蚀刻金属膜104，由此形成第一级间绝缘膜102a上的第一电极布线层104a，如图2D所示。从而，晶片周边部位30上的第一电极布线层104a的端部位于第一级间绝缘膜102a的端部。在第一电极布线层104a形成后，清除保护层图案105。
如图2E所示，在包含第一电极布线层104a和第一级间绝缘膜102a的晶片101的表面区域上形成一绝缘膜106。因为在晶片周边部位30上只形成两层，第一电极布线层104a的端部上的绝缘膜106并不会变得很薄。
如图2F所示，绝缘膜106的表面通过CMP平整化，因为晶片的周边部位30上的绝缘106不是非常薄，如前所述，利用CMP进行平整化时不会露出第一电极布线层104a的端部。
为了形成连接第一电极布线层104a或元件的一接触孔，在平整化的绝缘膜106形成保护层图案107，如图2G所示。晶片周边部位30上的保护层图案107端部位于第一级间绝缘膜102a端部的相同处或位于后者外侧。换句话说，设W3为晶片101端部与保护层图案107端部之间的距离，则W2≥W3。
利用保护层图案107作掩膜对绝缘膜106进行选择刻蚀，由此形成第二级间绝缘膜106a，如图2H所示。在第二级间绝缘膜106a形成后，保护层图案107被清除。
如图2I所示，在包含第二级间绝缘膜106a的晶片101的表面区上形成金属膜108。如图2J所示，用以形成一布线图案的保护层图案109形成于金属膜108之上。晶片周边部位上的保护层图案109的端部位于第二级间绝缘膜106a的端部内侧。换句话说，设W4为晶片101端部和保护层图案109端部间距离，则W4≥W3。
利用保护层图案109作为掩膜选择性地蚀刻金属膜108，由此形成一第二电极布线层108a，如图2K所示。在第二电极布线层108a形成后，清除保护层图案109。在包含第二电极布线层108a和第二间绝缘膜106a的晶片101表面区域上形成一绝缘膜110。
如前所述，在晶片周边部位30上，第一和第二电极布线层104a和108a的端部几乎形成于同一位置处。也即，在晶片的周边部位30上，第二电极布线层108a的端部并不位于第一电极布线层104a端部的内侧。
因此，晶片周边部位30上，第一电极布线层104a端部的绝缘膜110的厚度并不会变得比其它部位薄。即使当通过CMP将绝缘膜110平整化，如图2L所示，在晶片周边部位30上，第一电极布线层104a的端部被第二级间绝缘膜106a和绝缘膜110包覆，且相应地不会露出。同样，第二电极布线层108a的端部被绝缘膜110包覆也不会露出。
以同样的方式，在晶片周边部位上，形成上电极布线层从而其端部并不位于下电极布线层端部内侧，且形成级间绝缘膜延展到下电极布线层的外部。结果是，以如前所述的方式，当晶片周边部位上的绝缘膜的表面利用CMP平整化时，可防止周边部位的电极布线层的端部露出。
如前所述，根据本发明的，当多级互连结构的级间绝缘层利用CMP平整化时，已形成的下电极布线层的端部不会在晶片周边部位露出，结果是不会产生电极布线层的细屑，也可防止抛光表面受损。