制作半导体存贮器件的电容器下电极的方法 本发明涉及半导体器件制作方法，尤其涉及用于制作半导体存贮器件电容器下电极的方法，这种方法在动态随机存贮器(DRAM)中通过增加电极的表面积而增大电容器的电容。
在DRAM中，随着单位存贮器单元的表面积减小，单元电容减小，导致存贮器单元的读操作功能降低并且软误差率增大。所以，单元电容应该保持在可接受的水平以实现半导体存贮器件的高集成度。
半导体存贮器件的单元电容是决定存贮器容量的一个重要因素。随着半导体存贮器件集成度水平的提高，已经提出了许多种方法用于增大给定单元面积的电容。电容器的电容C由下面公式给出C=ϵ0·ϵr·Ad]]>
其中ε0是自由空间介电常数，εr是介质膜的相对介电常数，A是电极的有效面积，d是介质膜的厚度。由上述公式可知，电容能够通过改变三个参数而增大，即介质膜的介电常数，电容器的有效面积，或介质膜的厚度。
一种通过增大电极的有效面积而增大电容器电容地典型方法是在下电极的表面形成半球形晶粒(HSG)硅膜作为粗糙表面，或者使用三维电容器结构，包括一个堆，一个沟槽和一个圆柱形结构。
Tatsumi在美国专利号5,385,863中，为了增大电容器电极的有效面积，公开了形成由多晶硅膜制成的电容电极，通过在一覆盖半导体衬底的绝缘膜上淀积一层非晶硅膜而形成多晶硅膜，在许多非晶硅膜中产生许多晶核，并分别将许多晶核生长成蘑菇状或半球状晶粒，以此将非晶硅膜变为多晶硅膜。
但是事实上根据上述现有工艺，在超净条件中保持淀积在绝缘膜上的非晶硅膜是很困难的。即使是非晶硅膜的极小面积的晶化或者由于外界材料造成的极小面积的表面沾污都会抑制非晶硅膜中硅原子的表面迁移，并因此而阻止了晶化形成和生长。其结果是产生了具有不规则结构的HSG膜。
图1A和1B是在半导体衬底上的部分结晶非晶硅膜之上形成HSG的结果的扫描电镜(SEM)照片。由图可知，HSG通常在非晶硅上形成，同时由于硅激活能的不足没有在结晶区观察到晶核的生长。
同样，当非晶硅表面被外界材料沾污并且因此使非晶硅原子与外界原子结合时，硅进行表面迁移就困难了，非晶硅膜表面越沾污，如果外界材料积累到预定厚度晶核形成和生长即停止。
本发明的目的是提供一种在半导体存贮器件中制作电容器的方法，这种方法能够形成具有均匀粗糙表面的下电极。
为了实现上述目的，在制作半导体存贮器件的电容器下电极的方法中，下电极由薄膜淀积设备形成，其具有包括可将圆片安置于其上的基座的处理室，绝缘膜图形形成于半导体衬底上，并且绝缘膜具有接触孔露出半导体衬底的预定区域。在所形成的膜的整个表面淀积掺杂非晶硅膜。下电极图形通过非晶硅膜构图而形成。通过清洗所形成的膜，从所形成的膜的表面去除沾污和表面氧化膜。非晶硅薄层通过将清洗过的圆片装入保持高真空的处理室，并且以预定时间向处理室提供预定气体而淀积到下电极图形的表面上。在非晶硅薄层上，许多硅晶核形成并生长，从而形成具有粗糙表面的下电极。
最好当加热半导体衬底时提供预定气体，而加热半导体衬底的步骤包括：(a)保持基座的温度在700-1000℃5-40秒；(b)在步骤(a)之后立即保持处理室中基座的温度在500-800℃。
预定气体最好是SiH4,Si2H6,SiH2Cl2和它们的混合物之一。尤其最好预定气体还包括惰性气体。
最好非晶硅薄层在步骤(e)中选择性地只淀积在下电极图形的表面上。
最好步骤(f)在步骤(e)之后在真空不破坏的情况下进行，步骤(f)在107torr或者更低的压力下进行。
最好步骤(f)包括子步骤：在硅晶核形成过程中连续提供预定气体；并且在硅晶核生长过程中阻止预定气体的提供。在提供预定气体的步骤中同时控制预定气体的提供。
本发明的上述目的和优点通过参照附图对本发明的最佳实施例进行详细的描述将变得更加明显。其中
图1示出了形成于下电极表面上的晶核的表面张力；
图2A和2B是于半导体衬底上局部结晶非晶硅膜之上形成HSG的结果的SEM照片；
图3至6依次示出了根据本发明的最佳实施例的用于制作半导体存贮器件电容器方法步骤的截面图；
图7示出了根据本发明在制作电容器时处理室中处理温度的变化；
图8A至8D示出的是通过改变温度稳定时间和处理气体提供时间而获得的粗糙表面的SEM照片；
图9是在各个测试条件下样品的电容和Cmin/Cmax特性的评价结果的图线；
图10是当给定足够长温度稳定时间相对于晶粒高度的电容和Cmin/Cmax特性的评价结果的图线；
图11是根据本发明的方法制作的电容器的电容特性的评价结果的图线；
图12是根据本发明的方法制作的电容器的Cmin/Cmax特性的评价结果的图线。
一般地说，用于增大电极有效面积的HSG硅膜的形成依赖于硅原子的表面迁移机理。根据这个机理，使用硅源气体如硅烷(SiH4)或乙硅烷(Si2H6)气体，在非晶硅膜的表面上形成晶核，并退火使得非晶硅膜的硅原子迁移至晶核并在非晶硅膜的表面形成具有预定尺寸的半球形晶粒的HSG硅膜。在此，为允许晶核连续生长特定的时间周期，硅原子迁移至晶核的时间应当超过作为下层的非晶硅膜的整个面积的结晶时间。所以，需要稳定控制迁移时间和结晶时间以保证通过上述机理使电极有效面积增大。
在非晶硅膜表面上形成作为粗糙表面的HSG硅膜的机理在工艺过程中受到两个因素的影响：非晶硅膜自身的特性和在结晶成核的前后于下层的表面吸附外界材料造成的沾污。
特别是用作下层形成粗糙表面的非晶硅膜应该保持非晶态和完全无晶粒存在。下层中可能存在的晶粒在粗糙表面形成过程中阻碍晶粒硅原子迁移至晶核。另一方面，外界材料引起的沾污可以是在清洗下层表面或者晶核暴露于空气时产生。所以，有必要在硅结晶成核之前保持下层表面清洁。
图2示出了在气体氛围中于下非晶硅电极图形10的表面上形成的单晶硅的典型晶核12。
通常，在非晶硅表面形成的晶核以相移作为激活能而生长的机理能够由与相移有关的Gibbs自由能和界面能，即在结晶成核和生长的过程中产生的表面能，而构成的总和来表示。参照图2，由公式给出了这个关系。
G=(4/3)πr2ΔGtrf(θ)+4πr2rf(θ)
其中ΔG是总的Gibbs自由能，r是晶核的半径，并且ΔGtr是每单位体积相移的Gibbs自由能(Δ(Gtr=ΔGcrystal-ΔGamorphous)。γ是γmg,γnm和γng的矢量和，它们分别是气体和非晶硅之间，单晶硅和非晶硅之间以及气体和单晶硅之间的表面张力。f(θ)是结构因子。
如上所述，非晶硅表面的硅原子以上述公式给定的激活能迁移到单晶硅，也就是晶核12，从而使得晶核生长。上述公式给出了非晶硅膜中的硅原子经过相变至单晶硅晶核转变为单晶硅的生长所需的最低激活能。要允许非晶硅膜中的硅原子迁移至单晶硅，非晶硅需要保持非晶条件并且具有硅原子不与其它原子结合的自由空间。
本发明中，在其上具有非晶硅层的半导体衬底装入处理室，在超高真空状态下，于非晶硅层上形成高度纯净和几乎无缺陷的非晶硅薄层。接着，在非晶硅薄层上进行结晶成核和生长，由此形成预定的粗糙表面。
图3至6依次示出了根据本发明最佳实施例的用于制作半导体存贮器件电容器的方法步骤的截面图。
参照图3，在包括诸如晶体管等下层结构的半导体衬底100上形成绝缘层用于绝缘下层结构。然后，通过光刻在绝缘层上形成光刻图形(未示出)。绝缘层利用光刻图形作刻蚀掩模进行刻蚀，从而形成绝缘图形112和用于露出半导体衬底100局部的接触孔h1。
去掉光刻图形后，在具有接触孔h1的所形成膜的整个表面淀积掺杂非晶硅膜。通过淀积的非晶硅膜的光刻成形形成非晶硅的下电极120。
之后，通过湿法清洗所形成膜从下电极图形120的表面去除沾污和表面氧化膜，即自然氧化膜。接着是形成粗糙表面，将所形成膜装入保持超高真空的处理室(未示出)，最好，压力为10-7torr或更低。
图7是于处理室中在半导体衬底100的下电极图形120上形成粗糙表面的工艺过程中各个阶段温度变化图线。图7中，参考特性(a)表明了用于控制处理室中基座温度的安装于处理室的加热器设定温度的变化。参考特性(b)表明了实际观测到的半导体衬底温度变化。参考特性(c)表明了基座温度变化。
参照图7，在阶段1，通过提高加热器温度至1000℃左右大约5-40秒，最好20秒，使基座加热至700-1000℃，最好是850℃左右，以便迅速提高装入处理室的其上具有下电极图形120的半导体衬底100的温度。然后，通过降低加热器温度至765℃左右使基座温度降低到预定温度，例如，500-800℃，最好是720℃，之后加热器温度保持在大约765℃。半导体衬底100保持在处理室中预定时间直到下电极图形120的表面为适合在其后工艺中于其上淀积非晶硅薄层的温度。这段达到适合于非晶硅薄层淀积温度所需时间即为所说的温度稳定时间。
图7的阶段2中，当衬底温度达到预定的低于适合非晶硅薄层淀积温度，即为粗糙表面形成温度，最好为550℃或低于它，向处理室提供用于相随表面形成的形成晶核所需气体，例如SiH4,Si2H6和SiH2Cl2中的一种，以便在下电极图形120上淀积非晶硅薄层。在此，能够同时向处理室提供惰性气体如氮气(N2)或氩气(Ar)。图4示出了在下电极图形120上淀积的非晶硅薄层125。
非晶硅薄层最好是通过控制处理气体提供的时间，只在下电极图形120上淀积几十埃。在此，由于即使是在非晶硅薄层125淀积的过程中，处理室保持10-3torr或更低的真空条件，下电极图形120表面可防止杂质沾污，因此抑制了半导体衬底表面的沾污。
当非晶硅薄层125在图7的阶段2中被淀积时，衬底温度加热到允许晶核形成的温度，例如，570℃或更高。于是，在非晶硅薄层125表面能够形成许多晶核。
在图7的阶段3中，由于衬底100温度逐渐被加热到结晶温度或更高，在非晶硅薄层125(参见图4)上连续形成许多晶核。也就是，在高真空下非晶硅薄层125淀积之后，接着在真空不破坏时在非晶硅薄层125上形成晶核。在硅单晶成核过程中，前面所述工艺连续进行。当必要时，可同时控制气流。所以，通过真空不破坏连续进行非晶硅薄层125形成和硅单晶成核可防止在它们的界面处杂质的吸附和产生。因此，在本发明的方法中能够形成均匀结构的晶核。
在图7的阶段4中，中止处理气体的提供，并且再一次保持处理室的压力在超高真空，例如，低于或等于10-7torr，然后进行晶核生长的工艺。也就是，当处理室中的半导体衬底100温度达到稳态温度时，晶核128可在硅结晶温度或更高温度进行有效热处理。实际应用中，半导体衬底100达到稳态，即处理室为600℃左右，大约需要150秒。在这个时间周期，非晶硅薄层125的硅原子迁移至晶核128以便晶核128能够生长。如果晶核持续生长，邻近晶粒之间就会发生互相粘连，导致电容器有效面积的减小。所以，晶粒的生长要通过调整允许形成具有适当尺寸晶粒的粗糙表面的热处理温度和时间控制晶粒生长。
图6是具有粗糙表面的完整下电极130的截面图。图6中的标号120A表明了在下电极130上完全形成粗糙表面之前下电极图形120的轮廓。
图7的阶段4中完全形成具有粗糙表面的下电极130之后，半导体衬底100从处理室取出并冷却至室温。
然后，在上述所形成膜上形成电容器绝缘层并且在电容器绝缘层上淀积导电材料形成上电极。
根据如上所述的本发明，在下电极图形表面形成非晶硅薄层，形成晶核和形成粗糙表面的一系列工艺在处理室真空不破坏的条件下连续进行，这样可使工艺保持在高度纯净状态。因此，在现有工艺中遇到的诸如晶粒生长失败的缺陷能够被克服，并且能够增大晶粒尺寸和密度的均匀性。
另外，根据本发明的方法，在下电极和粗糙表面之间的非晶硅层的淀积减小了电容的最小值和最大值的比例(在此以后，以Cmin/Cmax表示)。但是，由于半导体衬底可在电容器形成的后续工艺中有效进行热处理，这个问题不需要额外的热处理就可以解决达到理想的Cmin/Cmax。
评价1
下面根据本发明的方法对在下电极上的具有粗糙表面的电容器的特性进行评价。
为了评价于下电极图形上接着形成的粗糙表面上的非晶硅薄层形成的作用，在电容器温度为765℃的条件下，温度稳定时间，也就是，在形成非晶硅薄层所需的处理气体的提供之前的准备时间，在30-180秒之间变化，并且处理气体的提供时间在80-140秒之间变化，晶核生长时间为180秒，而且处理气体Si2H6保持18sccm的流量。然后，观察在下电极上形成粗糙表面的晶粒形状。
图8A至8D是上述实验中改变温度稳定时间和处理气体提供时间时获得的粗糙表面的结构的SEM照片。图8A是温度稳定时间为180秒和处理气体提供时间为80秒，图8B分别是90秒和100秒，图8C分别是60秒和120秒，而图8D分别是30秒和140秒。
由图8A至8D可知，当在温度提高之后足够长温度稳定时间，在硅结晶温度下进行结晶成核和生长(图8A)，晶粒大并密集。另一方面，当温度提高之后，温度稳定时间分别减小到90,60和30秒时，非晶膜在硅结晶温度达到之前，处理气体提供之后进行淀积，即使处理气体提供时间增加，也导致形成晶粒的时间的减少。其结果是，工艺完成后获得的结构显示出晶粒为低密度和小尺寸。所以，可知温度稳定时间改变了下电极的有效面积，因此在制作电容器时直接影响了电容值。
评价2
对在形成于评价1的各个条件下的样品上形成的绝缘层和上电极的评价。
图9是在各个样品的电容和Cmin/Cmax特性的评价结果的图线。Cmin/Cmax是从-1.5V到+1.5V改变电容测试电压时电容最小值和最大值的比例。Cmin是n型掺杂下电极接地和上电极施加-1.5V电压时得到的电容，而Cmax是n型掺杂下电极接地和上电极施加+1.5V电压时得到的电容。
由图9的结果可知，如图8A至8D的SEM照片所示，由于增加了形成于下电极表面上的晶粒的尺寸和密度，随着温度稳定时间的增加，电容增加。也可看出Cmin/Cmax在84-87％之间分布。
评价3
以评价2的评价结果为基础，具有在其上形成非晶硅下电极图形的半导体衬底装入处理室足够长的温度稳定时间。然后，根据本发明的方法评价具有粗糙表面的下电极的电容器的特性。在此，温度稳定时间为180秒，处理气体提供时间，即晶粒形成时间为80秒，处理气体流率为18sccm，而且晶粒尺寸，也就是晶粒高度，它是通过工艺温度的控制来控制的，为的是根据晶粒尺寸评价电容和Cmin/Cmax特性。
图10是上述评价结果的电容和Cmin/Cmax特性图线。在图10中，晶粒高度“0”表示没有形成粗糙表面的晶粒。
由图10可以看到电容器的有效面积以及由此得到的电容随着晶粒尺寸的增大而增加。Cmin/Cmax随着晶粒尺寸增大而减小。
由结果可知，通过使用粗糙表面其有效面积增加的电容器中，随着晶粒尺寸增大电容增加而Cmin/Cmax减小。
然而，与图10中样品相比，根据本发明的方法在具有以较短温度稳定时间形成的相糙表面的电容器中，晶粒尺寸的减小确使电容增加，而不是Cmin/Cmax。原因就在于当在高真空时提供硅形成气体在掺杂非晶硅下电极图形上形成粗糙表面，在低衬底温度下，没有掺杂的非晶硅膜在粗糙表面形成之前而形成。由于在下电极图形和相糙表面之间形成的没有掺杂的非晶硅薄层，下电极发生严重的耗尽，由此减小了Cmin/Cmax的值。
此处，形成于高真空中的非晶硅层导致的Cmin/Cmax减小的问题能够通过形成电容器之后的热处理解决。
如上所述，能够防止粗糙表面的部分或完全没有并且能够通过恰当控制温度稳定时间，处理气体提供时间和其它工艺参数获得所需的电容。
评价4
图11示出的是根据本发明的方法制作的电容器的电容特性评价结果。图11中，没有使用本发明的方法的比较样品没有粗糙表面。由图11的结果可知，与没有使用本发明的方法的电容器的大约为15fF/单元的电容相比，根据本发明的方法制作的电容器的大约为25fF/单元的电容以1.6倍或更高而增大。而且，根据应用频率获得了可重复和稳定的电容分布。
评价5
图12是根据本发明的方法制作的电容器的Cmin/Cmax特性评价结果图线。图12中，没有使用本发明的方法的比较样品没有在其中形成粗糙表面。在实际半导体器件制作工艺中，由于其后的后续热工艺，半导体衬底等效于进行热处理而不用额外附加热处理。由此，扩散进入形成于高真空的非晶硅层的杂质会受到影响。所以，由图12的结果可知，在根据本发明的方法制作的电容器的Cmin/Cmax特性提高了。
如上所述，根据本发明，能够抑制晶粒的部分缺少，并且与传统的HSG相比结晶尺寸和密度增加了。因此，半导体存贮器件中的电容器的有效面积能够有效增大。
尽管是按照特定实施例描述本发明，本发明并不局限于上述实施例。很显然任何有经验的技术人员在本发明的范围和精神内获得许多变例是可能的。