半导体器件 本发明涉及到半导体器件，更确切地说是涉及到可用来在安装板的安装表面上安装多个半导体器件的技术。
带有TSOP(薄形小外廓封装)结构的半导体器件是一种适合于电子器件减小了尺寸或厚度的半导体器件。在这种TSOP结构的半导体器件中，例如一个由DRAM(动态随机存取存储器)组成的半导体芯片，被包封在树脂制成的封装件中。
这一封装件被制作成矩形平面形状。在封装件上沿其一个侧面安排了多个外部引线。这些外部引线各自制作成鸥翅形且各自电连接于排列在半导体芯片主表面一侧的多个外端(键合压焊区)。而且，在封装件与此侧面相对的另一侧面上排列着多个外部引线。这些外部引线各制成鸥翅形，且各自与排列在半导体芯片主表面另一侧上的多个外端电连接。简而言之，TSOP结构的半导体器件由二路引线排列结构组成，其中电连接于半导体芯片的多个外部引线，各自排列在封装件彼此相对的二个侧面上。
这样构成的TSOP结构半导体器件被有规则地安装在存储器卡的安装板上，此卡又连接到个人计算机或办公室计算机之类的电子器件上。这种安装通常如下进行：用网板印刷方法由焊膏印制排列在安装板安装面上的电极键合压焊区(引线岛区)，再用焊料将安装板的电极键合压焊区同半导体器件的外部引线固定。
顺便提一下，TSOP结构地半导体器件公开于NIKKEI BP发表的Nikkei Maikurodevaisu(1990年6月号P34-45)中。
上述TSOP结构的半导体器件，由于电连接于半导体芯片外端的多个外部引线各自排列在封装件彼此相对的二个侧面上而存在下列问题。(1)当TSOP结构半导体器件沿垂直于封装件一个侧面的方向被安装在安装板的安装面上时，电连接于半导体芯片外端的外部引线在毗邻的半导体器件之间彼此正对着。因此，在一个存储器卡中，考虑到半导体器件的替换以及安装时焊料的流出，在一个半导体器件的外部引线和另一个半导体器件的外部引线之间要提供一个间隔区，以防止毗邻半导体器件之间的短路。但对于半导体器件之间的每一间隔都必须留出间隔区，以致半导体器件在安装板上的安装密度随对应于间隔区面积的数值而下降。(2)当多个TSOP结构半导体器件沿垂直于封装件一个侧面的方向被安装时，在毗邻半导体器件之间，排列在一个半导体器件封装件一个侧面上的外部引线出现在排列于一个半导体器件封装件另一侧面上的外部引线和排列在另一个半导体器件封装件的一个侧面上的外部引线之间。简而言之，在具有相同功能的外部引线之间，存在不同功能的外部引线。因此，在存储卡中，为了电连接各个半导体器件的相同功能的外部引线，安装板上的布线要迂回地走线。但这种布线会增大布线所占的面积，以致半导体器件在安装板上的安装密度随对应于此面积增加的数值而下降。
本发明的目的是提供一个能够高密度地安装的半导体器件。
从下列参照附图所进行的描述中，本发明的上述和其它目的以及新颖特点将变得明显。
下面将简要地描述待公开的本发明各方面的代表性概述。
安装在安装板安装面上的半导体器件具有一种结构，其中各个半导体芯片包封在矩形平面状的封装件中，其电连接于半导体芯片外端的多个外部引线排列在封装件的一个侧面上，且其中不电连接于半导体芯片外端的多个外部引线排列在相对于封装件此侧面的另一侧面上。
根据上述方法，当这些半导体器件被安装在安装板的安装面上，且沿垂直于封装件的一个侧面的方向被安排时，在沿此方向的毗邻半导体器件之间，排列在一个半导体器件封装件一个侧面上的外部引线与排列在另一半导体封装件另一侧面上的外部引线彼此正对着。但一个半导体器件的外部引线被电连接于半导体芯片的外端，而另一半导体器件的外部引线不被电连接于半导体芯片的外端，以致电连接于半导体芯片外端的外部引线彼此不正对着。结果，即使减小或取消一个半导体器件外部引线与另一个半导体器件外部引线之间的间隔区，且若替换半导体器件或在封装时有焊料流出，在沿垂直于封装件一侧面的方向安装的毗邻半导体器件之间也不发生短路。其结果是，可减小或取消一个半导体器件外部引线与另一半导体器件外部引线之间的间隔区，从而以相应地高的密度在安装板上安装半导体器件。
当半导体器件沿垂直于封装件一个侧面的方向被安装在安装板的安装面上时，在毗邻的半导体器件之间，在排列在一个半导体器件一侧面上的外部引线与排列在另一半导体器件封装件一个侧面上的外部引线之间安排着排列在一个半导体器件封装件另一个侧面上的外部引线。但这些排列在半导体器件另一侧面上的外部引线不电连接于半导体芯片的外端，以致在一个半导体器件外部引线和另一半导体器件的外部引线之间没有具有不同功能的外部引线。因此，不用在安装板上迂回地走线，就能够电连接沿垂直于封装件一个侧面安装的各个半导体器件的功能相同的外部引线。其结果是能够减小或取消布线区，从而以相当高的密度安装半导体器件。
图1俯视平面图示出了本发明实施例1的半导体器件封装件的上部被移去后的状态；
图2是沿图1中A-A线的剖面；
图3俯视平面图示出了一个存储卡，其中的半导体器件被安装在安装板的安装面上；
图4是一个放大了的俯视平面图，示出了存储卡的主要部分；
图5俯视平面图示出了本发明实施例2的半导体器件封装件的上部被移去后的状态；
图6俯视平面图示出了一个存储卡，其中的半导体器件被安装在安装板的安装面上；
图7是一个放大了的俯视平面图，示出了存储卡的主要部分；
图8俯视平面图示出了本发明实施例3的半导体器件封装件的上部被移去后的状态；
图9俯视平面图示出了本发明实施例4的半导体器件封装件的上部被移去后的状态；
图10(A)是沿图4中A-A线的剖面；
图10(B)是沿图4中B-B线的剖面；
图11是一个透视图，示出了一种其中采用了本发明存储卡MC的电子器件；
图12俯视平面图示出了存储卡MC；
图13和14是沿图12中A-A线和B-B线的剖面；
图15是本发明实施例5的半导体器件的外形图；
图16是一个解释图，用来解释图15中各引线脚的名称和功能；
图17是一个俯视平面方框图，示出了一个安装在图15的半导体器件中的快速存储芯片；
图18俯视平面图示出了本发明存储卡的正侧面；
图19俯视平面图示出了本发明存储卡的背侧面；
图20是沿图18和19中A-A线的剖面；
图21方框图示出了本发明存储卡(ATA卡)的系统构造。
现参照附图来详细描述本发明的实施例。
顺便提一下，在用来说明本发明各实施例的所有附图中，用相同的参考号来指明具有相同功能的部件和部位同时略去对它们的重复性描述。实施例1
图1俯视平面图示出了本发明实施例1的半导体器件的上部被移去后的状态，而图2是沿图1中A-A线的剖面。
如图1和2所示，本实施例的半导体器件10具有一个TSOP(薄形小外廓封装)结构。此半导体器件10有一个安装在由四个支承引线5支持的薄片4的表面上的半导体芯片1。尽管没有示出，半导体芯片1是用银膏之类的粘合层固定在薄片4的表面上的。
上述半导体芯片1主要由一个具有矩形平面形状的单晶硅衬底的半导体衬底构成。在半导体衬底的主表面(元件制作表面)中，制作了一个例如用作存储器电路系统的DRAM(动态随机存取存储器)。在半导体衬底的主表面上还制作有一个多层布线层，其中各堆叠了多级布线层和隔离层。
在上述半导体芯片1的主表面的一侧(长侧)上，沿一侧排列有多个外端(键合压焊区)BP。这些外端BP各制作在多层布线的最上部布线层中，且电连接于存储器电路系统。
在半导体芯片1的一侧外部，沿一侧排列有多个内引线2A。这些内引线2A通过连接引线6各被电连接于排列在半导体芯片1主表面一侧上的外端BP。
在半导体芯片1一侧的另一相对侧(另一长侧)外部，沿另一侧排列有多个内引线2B。这些内引线2B各不被电连接到半导体芯片1的外端BP。
上述半导体芯片1、内引线2A、内引线2B、薄片4、薄片支承引线5以及连接引线6被包封在封装件7中从而形成矩形平面形状。此封装件7用转移铸模方法制作，当然不局限于这种方法。转移铸模法是一种用加有苯酚固化剂、硅橡胶和填充剂的环氧树脂来制作封装件的技术。
在上述封装件的一个侧面7A上，沿侧面排列有多个外引线3A。在与封装件7侧面7A的相对的侧面7B上，沿侧面也排列有多个外引线3B。这些外引线3A和3B各制作成鸥翅状。
上述外引线3A各自与排列在半导体芯片1一侧外部的内引线2A成为一个整体。而且，上述外引线3B各自与排列在半导体芯片1另一侧的内引线2B成为一个整体。简言之，本实施例的半导体器件10由双向引线排列结构构成，其中电连接于半导体芯片1的外端BP的外引线3A沿封装件7的一侧面7A排列，而不电连接于半导体芯片1的外端BP的外引线3B沿与封装件7的一侧面相对的另一侧面7B排列。
上述外引线3A、外引线3B以及支承引线5在半导体器件的制造步骤中各自与引线框连成整体。在内引线2A和2B、薄片4、薄片支承引线5以及连接引线6被包封在封装件7中之后，将外引线3A和3B以及支承引线5从引线框切出。然后将外引线3A和3B各形成鸥翅状。顺便提一下，引线框由例如铜合金或Fe-Ni(例如Ni含量为42％或50％)合金制成。
上述的外引线3A和外引线3B被加以地址信号、行地址选通信号、列地址选通信号、输出启动信号、写入启动信号和数据输入/输出信号。
这样构成的多个半导体器件10，为图11所示被规则地安排在存储卡(一种电子单元)MC的安装板上，形成一个存储系统，它又被连接到诸如个人计算机或办公计算机之类的电子器件PC。这种安装的进行方法通常是用网板印刷法将焊膏加于排列在安装板安装面上的电极键合压焊区(引线的小岛区)，然后用焊料使安装板的电极键合压焊区与半导体器件10的外引线固定。
电子器件PC装配有液晶显示器16、键盘17、控制板18和用来接收存储卡MC的插口19。
当存储卡MC的连接侧20被插入插口19时，图形数据之类的数据就在电子器件PC和存储卡MC之间传输。
如图12、13和14所示，例如借助于在不锈钢盖板14之间夹入一个外框15，这种存储卡MC被制成大致矩形片状的空心结构。在此结构中安排有安装板11，其一边固定于外框15。借助于在安装板11上安装多个半导体器件(将参照图3和4进行描述)，就制成这种存储卡MC的卡体。
如图3俯视平面图所示，在上述存储卡(电子单元)中，多个半导体器件10以矩阵形式被直接安排并安装在安装板11的安装面上。为了识别各半导体器件10的安装方向，在封装件7的表面上做了记号22。顺便提一下，参考号21表示用来与电子器件PC连接的连接端。在这些半导体器件10中，沿垂直于封装件7侧面7A的方向(Y方向)安装的半导体器件10被示于图4(图3主要部分的放大了的俯视平面图)。在二个毗邻的半导体器件10之间，排列在一个半导体器件10的封装件7侧面7A上的外引线3A，与排列在另一半导体器件10的封装件7另一侧面7B上的外引线3B彼此正对着。但一个半导体器件10的外引线3A电连接于同一半导体器件10的外端BP，而另一半导体器件10的外引线3B不电连接于同一半导体芯片1的外端BP，以致电连接于半导体芯片1的外端BP的外引线3A彼此不正对着。结果，即使减小或取消一个半导体器件10的外引线3A与另一半导体器件10的外引线3B之间的间隔区，以及若替换半导体器件10或安装时发生焊料流出，在沿垂直于封装件7侧面7A的方向安装的毗邻半导体器件10之间也不会发生短路。换言之，为了电隔离毗邻半导体器件10之间的毗邻引线3A和3B，考虑到预定的间隔(引线的定位限度和焊料的流出宽度)而在安装板11上安排了小岛13(脚印)。如图10(A)和10(B)所示，在本实施例的情况下，引线12的毗邻小岛13可制作成间隔小于前述的预定间隔或不带间隔而连成一体。而且，引线12可大致线性地制作在封装件7下方以改善安装效率。
在沿垂直于封装件7侧面7A的方向安装的毗邻的半导体器件10之间，排列在一个半导体器件10的封装件7另一侧面7B上的外引线3B提供在排列于一个半导体器件10的封装件7的侧面7A上的外引线3A与排列在另一半导体器件10的封装件的侧面7A上的外引线3A之间。但排列在一个半导体器件10的封装件7的另一侧面7B上的外引线3B不电连接于同一半导体芯片1的外端BP，以致在一个半导体器件10的外引线3A和另一半导体器件10的外引线3A之间不存在功能不同于外引线3A的外引线。结果，对于诸如必须电学上独立的芯片选择引线3A(CS)之类的引线，就要求迂回走线12A。但对于其它的公共信号线或电源线却不必使安装板11上延伸的布线12迂回走线，就可能用大致的直线12，将沿垂直于封装件7侧面7A的方向安装的各半导体器件10的功能相同的外引线3A电连接起来。
于是，在本实施例中可达到下列效果。(1)安装在安装板11安装面上的半导体器件10的结构中，半导体芯片1被封装在矩形片状的封装件7中，多个电连接于半导体芯片1的外端BP的外引线3A沿封装件7的一个侧面排列，而多个不电连接于半导体芯片1的外端BP的外引线3B沿相对于封装件7侧面7A的另一侧面7B排列。当这些半导体器件10被安装在安装板11的安装面上并沿垂直于封装件7侧面7A的方向排列时，在沿此方向的毗邻半导体器件10之间，排列在一个半导体器件10的封装件7侧面7A上的外引线3A与排列在另一半导体器件10的封装件7另一侧面7B上的外引线3B彼此正对着。但一个半导体器件10的外引线3A电连接于半导体芯片1的外端BP，而另一半导体器件10的外引线3B不电连接于半导体芯片1的外端BP，致使电连接于半导体芯片1的外端BP的外引线3A彼此不正对着。结果，即使减小或取消一个半导体器件10的外引线3A与另一半导体器件10的外引线3B之间的间隔区，且若替换半导体器件10或安装时发生焊料流出，在沿垂直于封装件7侧面7A方向安装的毗邻半导体器件10之间也不发生短路。其结果是，可减小或取消一个半导体器件10的外引线3A与另一半导体器件10的外引线3B之间的间隔区，从而以相当高的密度在安装板11上安装半导体器件10。
而且，当半导体器件10沿垂直于封装件7侧面7A的方向排列并安装在安装板11的安装面上时，在沿此方向毗邻的半导体器件10之间，排列在一个半导体器件10的封装件7的另一侧面7B上的外引线3B位于排列在一个半导体器件10的封装件7的侧面7A上的外引线3A与排列在另一半导体器件10的封装件7的侧面7A上的外引线3A之间。但排列在一个半导体器件10的封装件7的另一侧面7B上的外引线3B不电连接于同一半导体芯片1的外端BP，致使一个半导体器件10的外引线3A与另一半导体器件10的外引线3A之间不存在功能不同于外引线3A的外引线。其结果是，无须使安装板11上沿Y方向延伸的引线12迂回走线，就可以电连接沿垂直于封装件7侧面7A方向安装的各个半导体器件功能相同的外引线3A。结果就可减小或取消布线区，从而以相当高的密度在安装板11上安装半导体器件10。
而且，使用排列在封装件7侧面7A上的外引线3A和排列在封装件7另一侧面7B上的外引线3B，半导体器件10能够稳定地固定于安装板11，从而增强半导体器件10的抗冲击性。(2)在存储卡(电子单元)中，多个半导体器件10的结构中都有一个半导体芯片1包封在矩形片状的封装件7中，多个电连接于半导体芯片1的外端BP的外引线3A排列在封装件7的一个侧面上，而多个不电连接于半导体芯片1的外端BP的外引线3B排列在正对着沿垂直于封装件7侧面7A方向安装在安装板11安装面上的封装件7的侧面7A的另一侧面7B上。因此，在毗邻的半导体器件10之间，可减小或取消一个半导体器件10的外引线3A与另一半导体器件10的外引线3B之间的间隔区，以相应地减小存储卡的平面尺寸。而且，延伸在安装板11上的布线12无须迂回走线就可以电连接沿垂直于封装件7侧面7A方向排列的各个半导体器件10的功能相同的外引线3A。其结果是能够减小或取消布线12区域，以相应地减小存储卡的平面尺寸。实施例2
图5俯视平面图示出了本发明实施例2的半导体器件封装件的上部移去后的状态。
如图5所示，本实施例的半导体器件10由一个TSOP结构构成。在此TSOP结构的半导体器件10中，半导体芯片1安装在由四个薄片支承引线5支持着的薄片4的表面上。
多个内引线2A排列在外且沿半导体芯片1的一侧。这些分立的内引线2A通过连接引线6电连接于排列在半导体芯片1主表面一侧上的外端BP。
多个内引线2B排列在外且沿正对着半导体芯片1一侧的另一侧(另一长侧)。这些分立的内引线2B不电连接于半导体芯片1的外端BP。
半导体芯片1的外面沿垂直于半导体芯片1的一侧的二侧中的一侧，排列有多个内引线2C。这些分立的内引线2C通过连接引线6电连接于排列在垂直于半导体芯片1主表面一侧的二侧中的一侧上的外端BP。
上述半导体芯片1、内引线2A、内引线2B、内引线2C、薄片4、薄片支承引线5以及连接引线6被包封在制作成矩形片状的封装件7中。
多个外引线3A被排列在封装件7的一侧面7A上。多个外引线3B被排列在正对着封装件7的一侧面7A的另一侧面7B上。多个外引线3C被排列在垂直于封装件7一侧面的二个侧面中的一个7C侧面上。这些外引线3A、3B和3C被制成鸥翅状。
外引线3A各与排列在半导体芯片1的一侧之外的内引线2A成一整体。而且，外引线3B各与排列在半导体芯片另一侧之外的内引线2B成一整体。且外引线3C各与排列在垂直于半导体芯片1的一侧的二侧中的一侧之外的内引线2C成一整体。换言之，本实施例的半导体器件10具有三路引线排列结构，其中电连接于半导体芯片1的外端BP排列在封装件7的一个侧面7A上，不电连接于半导体芯片1的外端BP的外引线3B排列在正对着封装件7侧面7A的另一侧面7B上，而电连接于半导体芯片1的外端BP的外引线3C排列在垂直于封装件7侧面7A的二个侧面中的一个侧面7C上。
这样构成的多个半导体器件10被规则地排列在存储卡(电子单元)的安装板上，存储卡又被连接于个人计算机或办公计算机之类的电子器件。
如图6俯视平面图所示，在上述存储卡(电子单元)中，半导体器件10在安装板11的安装面上沿安置方向被安装成矩阵状。在这些半导体器件10中，如图7(图6主要部分的放大了的俯视平面图)所示，沿与封装件7侧面7A的方向相同的方向(X方向)安装的半导体器件10被构造成排列在一个半导体器件10的封装件7的侧面7C上的外引线3C不正对着排列在另一半导体器件10的封装件7的侧面7C上的外引线3C。其结果是，当一个半导体器件10和另一个半导体器件10被安装成密排态时，而且即使替换它们或在安装时发生焊料流出，在沿垂直于封装件7侧面7A的方向安装的毗邻的半导体器件10之间也不发生短路。结果，半导体器件10沿相同于封装件7侧面7A的方向也可密集地安装，从而以相应高的密度安装它们。
而且，在沿相同于封装件7侧面7A的方向(图中的X方向)安装的半导体器件10中，在毗邻的半导体器件10之间，排列在一个半导体器件10的封装件的侧面7C上的外引线3C与排列在另一半导体器件10的封装件7的侧面7C上的外引线3C之间不存在功能不同于外引线3C的其它外引线。因此，不必使沿X方向延伸于安装板之内的布线(未示出)迂回走线就可以电连接沿相同于封装件7侧面7A的方向安装的各个半导体器件10的功能相同的外引线3C。其结果是，可减小或取消沿X方向延伸的布线的布线区，从而以相应高的密度安装半导体器件10。换言之，借助于通过安装板的表面布线层12而彼此直线连接沿Y方向彼此毗邻的半导体器件10的外引线3A以及借助于只通过安装板的一个特定内部布线层而彼此直线连接沿X方向彼此毗邻的半导体器件10的外引线3C，可使布线迂回走线的区域减至最小。实施例3
图8俯视平面图示出了实施例型半导体器件封装件的上部移去后的状态。
如图8所示，本实施例的半导体器件10由二路引线排列结构构成，其中半导体芯片1被包封在矩形片状封装件7中，多个电连接于半导体芯片1的外端BP的外引线3A被排列在封装件7的一个侧面7A的一部分区域上且沿此侧面排列，多个不电连接于半导体芯片1的外端BP的外引线3B被排列在封装件7的侧面7A的另一部分上且沿此侧面排列，多个不电连接于半导体芯片1的外端BP的外引线3B被排列在正对着封装件7侧面7A的部分区域的另一侧面7B的一部分区域上且沿此另一侧面排列，而多个电连接于半导体芯片1的外端BP的外引线3A被排列在正对着封装件7侧面7A另一区域的另一侧面7B的另一区域上且沿此另一侧面排列。
当多个这样构成的半导体器件10沿一定方向在安装板的安装面上被安装成矩阵状时，在实施例1那样的沿垂直于封装件7侧面7A的方向安装的毗邻半导体器件10之间，电连接于半导体芯片1的外端BP的外引线3A彼此不正对着。而且，在沿垂直于封装件7侧面7A的方向安装的毗邻半导体器件10之间，在一个半导体器件10的外引线3A与另一半导体器件10的外引线3A之间不存在功能不同于外引线3A的外引线。结果如实施例1那样，可以高密度安装半导体器件10。实施例4
图9俯视平面图示出了实施例4的半导体器件封装件的上部被移去后的状态。
如图9所示，实施例4的半导体器件10由三路引线排列结构构成，其中半导体芯片1被包封在矩形片状的封装件7中，其中多个电连接于半导体芯片1的外端BP的外引线3A被排列在封装件7的侧面7A的一部分区域且沿此侧面排列，多个不电连接于半导体芯片1的外端BP的外引线3B被排列在封装件7侧面7A的其它部分且沿此侧面排列，多个不电连接于半导体芯片1的外端BP的外引线3B被排列在正对着封装件7侧面7A的部分区域的另一侧面7B的部分区域且沿此另一侧面排列，多个电连接于半导体芯片1的外端BP的外引线3A被排列在正对着封装件7侧面7A的其它部分的另一侧面7B的其它部分且沿此另一侧面排列，而多个电连接于半导体芯片1的外端BP的外引线3C沿垂直于封装件7侧面7A的二个侧面中的一个侧面7C排列。
当这样构成的多个半导体器件10沿一定方向在安装板的安装面上被安装成矩阵状时，在沿相同于封装件7侧面7A的方向安装的毗邻半导体器件10之间，同前述实施例型2那样，电连接于半导体芯片1的外端BP的外引线3A彼此不正对着。结果如实施例1那样，可以高密度安装半导体器件10。实施例5
图15俯视平面图示出了实施例5的半导体器件(封装件)。
如同在实施例1中，半导体器件100由一个TSOP结构构成，且装有图17所示闪速(flash)存储器(EEPROM)的半导体芯片23被包封在封装件7中。在半导体芯片23的主表面上，制作有四个存储器阵列MA，各带有多个排列成矩阵状的存储单元、字译码器WD、列译码器CD以及用来从各存储器阵列选择预定存储器单元的读出放大器SA、带有电源电压发生器和升压电路的电源电路VC、用作与输入/输出电路之类的外部器件的接口的控制电路CC。而且，键合压焊区BP只沿半导体芯片23的长边排列，且包括电源电路VC和控制电路CC的外围电路肯定地排列在键合压焊区BP附近以平衡芯片中的信号布线长度并减小芯片尺寸。如图15和16所示，各键合压焊区BP对应于电源脚和信号脚VCC、VSS、I/O等等，且通过引线6被连接于相应电源脚和信号脚的内引线2A。各脚的功能示于图16，而NC脚(3B)在封装件中处于电浮置态。
如图18和19所示，上述半导体器件100被安装在安装板11上，组成存储卡本体。图18俯视平面图示出了安装板11的正侧，图19俯视平面图示出了与安装板11的表面侧相反的背面侧。图20是沿图18和19中A-A线的剖面。
在安装板11的背面侧上，安装有一个带门阵列芯片的QFP封装件GA、一个带微计算机的QFP封装件MPU和一个带DRAM芯片的TSOP封装件DM。在安装板11上还安装了一个用来匹配阻抗的芯片电容器C和一个芯片电阻器R以及一个用来馈送时钟信号的时钟发生器GE。
如图21所示，这样安装在安装板11上的各封装件组成了一个ATA(AT附件)卡24。此处将简要地描述此ATA卡24的系统结构。
图21的ATA(AT附件)卡24符合AT兼容机对硬盘进行存取时所用的接口和规程，且由PCMCIA(国际个人计算机存储卡协会)进行了标准化。
参考号25表示一个对应于外端21的ATA卡针式连接器部分，通过它与PC(个人计算机)或PDA(个人数字化助手)交换信号。外端的数目、名称和序号由PCMCIA确定。
外部数据和地址首先通过信号线26被引入门阵列GA。此门阵列GA控制着PCMCIA接口(PCIN)、微计算机MPU、DRAM(动态随机存取存储器)、闪速存储器100以及闪速存储器100与PCMCIA接口之间的数据传递。卡中各个元件之间的数据和地址交换通过参考号27所示的局部数据总线和局部地址总线而执行。
MPU根据来自外部的命令而控制数据。来自外部的数据通过DRAM而馈至闪速存储器100，或从闪速存储器100馈至DRAM，从而可对它们进行处理，亦即高速写入或读出。MPU还通过CE(芯片启动)总线28控制待要写入或读出的闪速存储器100的数据。为了改善储存在闪速存储器100中的数据的可靠性，MPU还控制着ECC(错误检查改正)处理(各区重写数的控制、残次区存取的控制)以及成品调整(对各区段重写数进行平均)。
虽然用实施例对我们的发明进行了具体的描述，但并不局限于此，而是可用各种方式进行修改而不超越本发明的构思。
例如，本发明可应用于其半导体芯片被包封在陶瓷制成的封装件中的半导体器件。
本发明还可应用于具有LOC(芯片上引线)结构或COL(引线架上芯片)结构的半导体器件。
本发明还可应用于其中安装有由SRAM(静态随机存取存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦可编程ROM)以及闪速存储器(闪速EEPROM)组成的存储器电路系统所构成的半导体芯片的半导体器件。