非对称数字用户线路接口系统 本发明涉及ATM交换系统。具体来说，本发明涉及ATM交换机中的ADSL(非对称数字用户线路)接口系统，该系统被设计用于使ADSL用户连接至ATM交换机。
高质量的互联网或VOD(视频请求)服务经常需要高速度的传输媒介。这就是ISDN(综合性服务数字网络)作为高速传输媒介而出现的主要原因。
ISDN是一种综合性服务数字网络，它能利用数字系统将语音和非语音服务集成于电子通信网络之中，并能对将要通过用户线路与高度研发的通信设备或计算机相连接的非语音服务信息(如图象和数据)和语音信息进行数字化处理。ISDN能够进行高效的数据传输、存储和处理。
交换连接或固定连接的有效服务速度，其范围在64Kbps到128Kbps之间。通过使用光缆就能获得128Kbps的最大速率，从而可以实现高速服务并满足用户的需求。
但是，有这样一个问题存在，即，为了实现高速服务，就必须将处于电话局和用户之间的所有电缆都更换为费用极高的光缆。
因此，本发明的一个目的就是通过将与ADSL接口系统相连的用户连接至ATM交换机，以实现用电话线路为普通用户提供高速的VOD或互联网服务。
为了实现与本发明目的相符的这些及其它优点，概括地说，一种ATM交换机的ADSL接口系统包括：一CPU及外围电路部分，它能从用户端接收信号并能识别一待进行同步处理地指定值；一上行单元处理部分，它能将从用户端接收到的信号转换为ATM单元并将其发送至用户控制系统；以及一下行单元处理部分，它能将从用户控制系统接收到的信号转换为传输信号并将其发送到用户端。CPU及外围电路部分以字节为单位从用户端接收信号，而且下行单元处理部分可将从用户控制系统接收到的信号转换为一个E1信号并将其发送到用户端。
另外，在根据本发明优选实例所述的ATM交换机的ADSL接口系统中还包括一个单元测试缓冲器部分，它能将通过上行单元处理部分的各单元接收到的测试单元输出到下行单元处理部分中，并能将通过下行单元处理部分的各单元接收到的本地回送测试单元输出到CPU及外围电路部分中。
此外，CPU及外围电路部分还能够生成测试单元、将测试单元加载至上行单元处理部分、通过单元测试缓冲器部分读出本地回送测试单元、并对测试单元和本地回送测试单元进行比较以检查所出现的错误。
包含于本说明书中并构成说明书一部分的附图，其作用是为了使本发明得到进一步的了解。这些附图对发明的实例进行了图解说明，它们与文字说明一起用于解释本发明的原理。
在这些图中：
图1的框图显示了根据本发明优选实例所述ATM交换机的ADSL接口系统的结构；
图2显示了图1中TTL电平信号的格式；
图3显示了图1中53字节ATM数据的格式；
图4显示了图1中并行数据的格式；
图5是一个时序图，它显示了图1中向用户控制系统方向进行的数据传输；
图6显示了图1中接收到的数据的格式；
图7是一个时序图，它显示了图1中从用户控制系统方向进行的数据接收；
图8显示了插入到图1所示E1帧之中的ATM单元的格式。
以下将对本发明的优选实例进行详细说明，其例证显示在附图之中。
本发明被分为三个部分，它们分别是CPU及外围电路部分、上行单元处理部分和下行单元处理部分(为方便起见，图中未示出)。具有相应单元的本发明可利用ADSL接口系统将ADSL用户连接至ATM交换机，它能以2-8Mbps的速率从电话局向用户发送数据，并能以64-640Kbps的速率从用户向电话局发送数据，从而使得利用现有电话线路进行高速宽带交换连接的数据传输以及语音信号的双向通信成为可能。
如图1所示，一种根据本发明所述的ATM交换机的ADSL接口系统包括：接收机21、CPU22、FIFO23、上行控制部分24、并行FIFO25、第一缓冲器26、第二缓冲器27、下行控制部分28、串行FIFO29、单元插入部分30、调帧器31、信息采集部分32、测试缓冲器33以及测试FIFO34。
接收机21可将用户端接收到的64Kbps的USART(通用同步/异步接收机或发射器)信号转换为TTL电平信号，并将其加载到CPU22上。CPU22先利用USART部分从接收机21中接收到以字节为单位的TTL电平信号，再从接收到的数据中识别出一个待引入同步的指定值，最后将接收到的数据按53个字节分组并将其保存于FIFO23之中。CPU22还可生成测试单元并将其保存于FIFO 23中，读出保存在FIFO34中的本地回送测试单元，并对该本地回送测试单元和先前生成的测试单元进行比较以检查所出现的错误。FIFO 23可保存从CPU 22加载的接收数据或测试单元。上行控制部分24读出保存于FIFO23之中的53个字节的接收数据或测试单元，并将数据或测试单元的8位单位合并为16位单位并将其保存在并行FIFO25中。并行FIFO25可保存从上行控制部分24加载的并行接收数据或测试单元。第一缓冲器26能以一个ATM单元为单位来保存并行FIFO25的数据并能根据用户控制系统的要求输出此数据。第二缓冲器27能够保存用户控制系统的数据，并能根据下行控制部分28的要求而输出该数据。下行控制部分28可从第二缓冲器27中读出16位的并行数据或从测试缓冲器33中读出16位的测试单元，并将它们分别转换为8位的串行数据或测试单元。串行FIFO29可保存下行控制部分28的串行数据或测试单元。单元插入部分30可将从串行FIFO29读出的53个字节的串行数据和串行单元插入到一个E1帧中并将其加载到调帧器31上。单元插入部分30从调帧器31中接收到本地回送测试单元并将其保存在测试FIFO34中。调帧器31可通过单元插入部分30将53个字节的串行数据转换为2.048Mhz的信号并将其发送到用户端，或者将从单元插入部分30接收到的53个字节的串行测试单元经本地回送处理后再送回单元插入部分30。信息采集部分32可采集与CPU故障、时钟错误、电路板出错或类似问题有关的信息信号并可将该信号发送至用户控制系统。测试缓冲器33可保存并行FIFO25的测试单元并可根据下行控制部分28的要求输出此测试单元。测试FIFO34可保存单元插入部分30的本地回送测试单元并可根据CPU22的要求而输出此测试单元。
根据本发明优选实例所述的ATM交换机的ADSL接口系统，其操作过程如下。
首先，一个时钟提供系统将生成在CPU22中使用的时钟信号，并将64Kbps的USART信号通过一个ADSL连接器从用户端加载到接收机21(如RS232C接收机)上。接收机21将有关用户端的信号转换为TTL电平信号S1(如图2所示)并将此TTL电平信号加载到CPU22(例如：MC68360芯片)上。
CPU22利用USART部分从接收机21中接收到以字节为单位的TTL电平信号，将接收到的数据按53个字节分组并将其作为53个字节的ATM数据S2而保存于FIFO23之中(如图3所示)。
为了与用户端相一致，CPU22将使用53个字节的ATM数据S2和一个预定值(如7Eh(Echo))来检测由CPU22通过接收机21而接收到的ATM单元的起始点，如果ATM单元的起始点落在预定值被使用时所处的时间点上，就使其同步。
CPU22在接收到预定值后将立刻对ATM单元的起始点进行搜索。但是，在CPU22识别出ATM单元的起始点之前要对ATM单元的同步起始点进行多次搜索，因为该预定值可能位于多个ATM单元之间。
所以，FIFO23将保存CPU22所使用的53个字节的ATM数据S2。上行控制部分24从FIFO23中读出53个字节的ATM数据，将该数据的8位单位合并为16位单位，并将如图4所示的并行数据保存在并行FIFO25中。
上行控制部分24将8位数据合并为16位数据的原因是为了降低传输率，从而避免了在与用户控制系统进行通信期间数据中出现错误。用户控制系统可从第一缓冲器26中接收数据并可从信息采集部分32中接收警告信息，然后再将它们发送给ATM交换机中的其它单元。
并行FIFO25可保存从控制部分24加载的并行数据S3。当这些被保存的数据累加到成为一个ATM单元时，并行FIFO25将把它们加载到第一缓冲器26中，第一缓冲器26以一个ATM单元为单位来保存并行FIFO25所加载的数据，并且还能根据用户控制系统的要求而进行以一个ATM单元为单位的输出。
在与用户控制系统的通信过程中，如图5的时序图所示，CPU22发出一个UPREQ(上行请求信号)以作为26个字的ATM单元24，该单元将在第一缓冲器中进行累加。而且CPU22还将在24个字的周期内发送此ATM单元S4并接收一个可说明已准备好接收数据的信号UP REN(上行响应信号)。
与此相反，在用户控制系统通过ADSL连接器向用户端发送数据的情况下，第二缓冲器27将保存从用户控制系统接收到的数据S6(如图6所示)，并根据下行控制部分28的要求而输出它。
在与用户控制系统的通信过程中，如图7的时序图所示，接收到的数据S5被与一个可从用户控制系统中周期性地接收到的DN SOC(单元的下行起始点)信号同步地输入至第二缓冲器27中。在28个字的接收数据S5中，有3个字节的信首被增加到与ATM单元相对应的53字节数据上。该信首含有待发送的目标地址。因此，下行控制部分28就可通过对此目标地址的分析来检查该目标地址是否为ATM单元本身，如果不是，则该目标地址将被放弃。这也就是所谓的“多路信号分离功能”。
下行控制部分28从第二缓冲器27读出16位的数据并将其转换为8位的串行数据。此串行数据(如图3所示)被保存在串行FIFO29中。
串行FIFO29可保存从下行控制部分28加载的串行数据。另外，如果被保存的数据累加达到一个ATM单元，则串行FIFO29将向调帧器31(如PM6341)和单元插入部分30(如PM7345商用芯片)输出该数据。
因此，单元插入部分30将把从串行FIFO29读出的53个字节的ATM单元插入到相关的E1帧中。该插入ATM单元S7被加载到调帧器31，而调帧器则可将含有相关E1帧的ATM单元S7转换为2.048MHz的E1信号。然后此E1信号将被发送至ADSL连接器。
在图8中，向左倾斜的阴影部分是用来插入E1帧位的区域，而向右倾斜的阴影区域则是用于插入53个字节ATM单元的区域。空白数据是通过单元插入部分30插入的，而帧校准位则是通过调帧器31插入的。
另一方面，信息采集部分32可采集与CPU故障、时钟错误、电路板出错或类似问题有关的信息信号并可将该信号发送至用户控制系统。
自测试功能可利用测试缓冲器33和测试FIFO34来执行。CPU22可生成测试单元并通过FIFO23将其保存在测试缓冲器33中，上行控制部分24和并行FIFO25的操作如上所述。测试缓冲器33可保存由CPU22生成的测试单元并可根据下行控制部分28的要求而输出此测试单元。下行控制部分28可通过串行FIFO29和单元插入部分30将从测试缓冲器33读出的测试单元传输到调帧器31中，其操作方法已由上述内容说明。调帧器31可利用其内部功能对从下行控制部分28加载的测试单元进行本地回送处理，并可将此测试单元加载至单元插入部分30。单元插入部分30可将本地回送测试单元保存在测试FIFO34中。
然后，测试FIFO34将保存从单元插入部分30加载的本地回送测试单元。这些本地回送测试单元被CPU22从测试FIFO34读出，并且被与初始发送的测试单元进行比较以用于检查测试单元中的错误。
在本发明的上述内容中，从用户端加载的信号通过上行控制部分被传送到用户控制系统中，而从用户控制系统加载的信号则在下行控制部分的控制下通过单元插入部分被发送到用户端。另外，CPU还可生成测试单元以用于检查测试单元中出现的错误，此举使得ATM交换机与ADSL用户的连接成为可能，并且可使普通用户能够利用电话线路而获得高速的VOD或互联网服务。
熟练人员应该明白，对本发明所作的各种修改和变换都不会脱离本发明的精神或范围。因此，本发明的意图覆盖了从权利要求及其等价物范围内得出的各种对本发明所作的修改和变换。