具有凹入的栅极电极的半导体器件的集成方法 技术领域 本公开涉及例如动态随机存取存储器(DRAM)半导体存储器件的集成制造方法，更具体的，涉及具有凹入栅极(recessed gate)和平面(planer)栅极电极的DRAM单元的制造方法。
背景技术 集成电路，例如，超大规模集成(ULSI)电路，可以包括多达十亿个晶体管或更多。最典型的，ULSI电路由在互补金属氧化物半导体(CMOS)工艺中形成的场效应晶体管(FET)构成。每个MOSFET包括在半导体衬底的沟道区上形成的在漏极区和源极区之间延伸的栅极。为了增加集成电路的器件密度和工作速度，必须减小电路中晶体管的特征尺寸。但是，随着器件尺寸的连续减小，亚微米尺度的MOS晶体管不得不克服许多技术挑战。即，随着MOS晶体管变得更窄，其沟道长度变短，例如结泄漏、源极/漏极击穿电压和数据保持时间等问题变得更加显著。
减小ULSI电路的物理尺寸的一个解决方案是形成凹入栅极或“沟渠型(trench-type)”晶体管，其具有埋入形成在半导体衬底中的沟槽中的栅极电极。这种类型的晶体管通过使栅极延伸到半导体衬底中有效地延长有效沟道长度来减小短沟道效应。在图1中示出了包括标准晶体管和凹入栅极晶体管的组合ULSI电路的一部分的例子。但是，在也包含非凹入栅极晶体管的ULSI电路中难以有效的形成凹入栅极晶体管。
发明内容 本发明的实施例针对现有技术中的这些和其它问题。
根据本发明的实施例，一种在具有单元区和与单元区分离的外围电路区的半导体衬底中形成存储器件的方法，包括：在单元区内的衬底中形成凹入栅极孔；在凹入栅极孔和外围区中形成栅极氧化物层；在单元区和外围区中的栅极氧化物层上形成栅极层；以及同时构图栅极层和栅极氧化物层，以便在单元区中形成凹入单元栅极结构，在外围区中形成平面单元栅极结构。
根据本发明的另一个实施例，一种在具有单元区和与单元区分离的外围电路区的半导体衬底中形成存储器件的方法，包括：在单元区和外围区内的衬底中形成凹入栅极孔；在凹入栅极孔中形成栅极氧化物层；在单元区和外围区中的栅极氧化物层上形成栅极层；以及同时构图栅极层和栅极氧化物层，以便在单元区和外围区中形成凹入单元栅极结构。
根据本发明的又一个实施例，一种在具有单元区和与单元区分离的外围电路区的半导体衬底中形成存储器件的方法，包括：形成放置在半导体衬底上的任意使用(disposable)层；在单元区上的任意使用层中形成第一组栅极图形；在外围区上的任意使用层中形成栅极形成孔；通过第一组栅极图形在单元区内的衬底中形成凹入栅极孔；在凹入栅极孔和栅极形成孔中形成栅极氧化物层；在单元区和外围区中的栅极氧化物层上形成栅极层；以及去掉任意使用层，以便在单元区中形成凹入单元栅极结构，在外围区中形成平面单元栅极结构。
根据本发明的再一个实施例，一种存储器件，包括：分为存储单元区和外围电路区的衬底；具有形成在存储单元区中的凹入栅极的多个存储单元；以及在外围电路区中的至少一个晶体管。晶体管包括形成在源极区和漏极区之间的沟道区、放在沟道区上的栅极结构以及在源极和漏极区上形成的降低阻抗层。
根据本发明的另一个实施例，一种在具有存储单元区和外围电路区的衬底上形成存储器件的方法，包括：生长隔离结构，以便限定在存储单元区中的多个存储单元，并限定在外围区中的多个晶体管；在存储单元区和外围电路区中的衬底上形成焊盘氧化物层；在焊盘氧化物层上形成蚀刻终止层；在焊盘氧化物层上形成保护氧化物层；在保护氧化物层上淀积光致抗蚀剂层；在存储单元区中的光致抗蚀剂层中形成凹入掩模；通过凹入掩模在存储单元区中蚀刻衬底，以形成多个凹入栅极孔；去掉保护氧化物层、焊盘氧化物层和蚀刻终止层；在存储单元区和外围电路区中形成栅极氧化物层，栅极氧化物层透过在单元区中的凹入栅极孔；在包括在多个凹入栅极孔中的栅极氧化物层上形成栅极层；同时形成多个存储单元的凹入栅极和在外围区中的多个晶体管的平面栅极。
根据本发明的再一个实施例，一种存储器件，包括：分为单元区和外围区的衬底；多个存储单元形成在单元区中，多个存储单元的每一个具有凹入栅极结构；以及在外围区中的多个晶体管，多个晶体管每一个具有凹入栅极结构。
通过下面给出的本发明的详细介绍以及实施例的附图可以更全面地理解本发明，但是，这不应当理解为限制本发明的特殊实施例，而是为了有利于说明和理解。
图1是根据现有技术具有凹入栅极的MOSFET的剖面图。
图2、3、4、5A、6A和7A是根据本发明地实施例形成具有凹入栅极和平面栅极电极的MOSFET的方法的剖面图。
图5B和6B分别示出了图5A和6A所示工艺的替代工艺的剖面图。
图7B分别示出了图7A所示工艺的另一个替代工艺的剖面图。
图8到12是根据本发明的另一个实施例形成具有凹入栅极和平面栅极电极的MOSFET的方法的剖面图。
图13到17是根据本发明的再一个实施例形成具有凹入栅极和平面栅极电极的MOSFET的方法的剖面图。
图18到22是根据本发明的又一个实施例的在半导体衬底的单元区具有凹入栅极晶体管和在外围区具有凹入栅极的MOSFET的形成方法的剖面图。
在随后的详细介绍中，将阐述大量的特定细节，以便完全理解本发明。但是，本领域的技术人员应当理解，可以不采用这些特定细节来实施本发明。在其它的例子中，不详细介绍众所周知的方法、工序、元件和电路，从而不模糊本发明。
本发明的实施例使得在单个衬底中包括至少两种类型晶体管，即，具有凹入栅极的晶体管和具有平面栅极电极的晶体管的存储电路中的有效沟道长度的增加、沟道定量(dosing)的减少以及结泄漏和数据保持时间的改善。
参考图2到7介绍了本发明的实施例的半导体器件的制造方法。如图2所示，根据本发明的实施例的半导体器件包括存储单元阵列部分和外围电路部分。存储单元阵列部分在图的左半部分示出，而外围电路部分在图的右半部分示出。
在硅衬底10上形成隔离区15。在隔离区15上和存储单元阵列部分中的有源区上形成薄焊盘氧化物膜18。在焊盘氧化物膜18上形成蚀刻终止层20。蚀刻终止层20最好由厚度大约100到200埃的氮化物制成，例如，SiN。在蚀刻终止层20上形成第一氧化物层25。
通过常规光刻和腐蚀工艺在光致抗蚀剂层30中形成用于形成存储单元的凹入栅极的凹入掩模。如图3所示，通过蚀刻第一氧化物层25、焊盘氧化物18和蚀刻终止层20在衬底10的存储单元侧形成凹入栅极孔28。在衬底10的外围侧上，第一氧化物层25、焊盘氧化物18和蚀刻终止层被全部去掉。
如图4所示，在硅衬底10上和凹入孔28中形成栅极氧化物35。在栅极氧化物35上形成栅极电极层。以双层结构形成栅极氧化物35，包括下栅极电极poly层40和可能是例如Wsi的上栅极电极层45。然后，在上栅极电极层45上形成栅极掩模层50。如图5A所示，通过在栅极掩模层50、上栅极电极层45和栅极氧化物35上进行常规光刻和腐蚀工艺完成栅极电极。
然后，如图6A所示，回蚀淀积的绝缘层以形成隔离物60。最后，如图7A所示，在外围电路区上形成Cosi(钴-硅)层70。Cosi层70降低了外围区中的表面电阻(sheet resistance)。
在图5B、6B和7B中示出了根据本发明的实施例形成存储器电路的一些替代方法。如图5B和6B所示，除了在存储单元中的栅极叠层以外，还从区域中去掉第一氧化物层25和栅极氧化物35(图5B)，在栅极叠层周围形成栅极叠层隔离物60(图6B)。图6B类似于图6A，除了去掉了氧化物层25、蚀刻终止层20和焊盘氧化物18。
在图8-12中示出了形成半导体存储单元的另一个实施例。如图8所示，根据本发明的实施例的半导体器件包括存储单元阵列部分和外围电路部分。在硅衬底10上形成隔离区15。在隔离区15上和存储单元阵列部分中的有源区上形成薄焊盘氧化物膜18。在焊盘氧化物膜18上形成蚀刻终止层20。蚀刻终止层20最好由厚度大约100到200埃的氮化物制成，例如，SiN。在蚀刻终止层20上形成第一氧化物层25。
通过常规光刻和腐蚀工艺在光致抗蚀剂层30中形成用于形成存储单元的凹入栅极的凹入掩模。如图9所示，通过湿蚀刻第一氧化物层25、蚀刻终止层20和焊盘氧化物18在衬底10的存储单元侧形成凹入栅极孔28。
如图10所示，在硅衬底10上和凹入孔28中形成栅极氧化物35。在栅极氧化物35上形成由下栅极电极poly 40和上栅极电极Wsi 45构成的具有两层结构的栅极电极。在Wsi层45上形成栅极掩模层50。与上面介绍的图4相比，图10显示出下栅极电极层40、上栅极电极Wsi层45和栅极掩模层50在半导体衬底10的外围区和单元区之间是齐平的。
如图11所示，通过常规光刻和腐蚀工艺形成栅极电极。然后，如图12所示，形成覆盖半导体衬底10的单元区和外围区中的栅极结构的隔离物60。
在图13-17中示出了形成半导体存储单元的又一个实施例。如图13所示，根据本发明的实施例的半导体器件包括存储单元阵列部分和外围电路部分。在硅衬底10上形成隔离区15。在隔离区15上和存储单元阵列部分中的有源区上形成薄焊盘氧化物膜18。在焊盘氧化物膜18上形成蚀刻终止层20。蚀刻终止层20最好由厚度大约100到200埃的氮化物制成，例如，SiN。在上形成第一氧化物层25。所形成的第一氧化物层25比图2和8中的厚，并且形成的高度大致等于在衬底10的外围区中的栅极叠层的高度。在一个实施例中，形成厚度为5000的氧化物层25。
在第一氧化物层25上形成光致抗蚀剂层30。然后，通过常规光刻和腐蚀工艺在光致抗蚀剂层30中形成用于形成存储单元的凹入栅极和用于形成平面栅极孔29的凹入掩模(图14)。然后，在第一氧化物层25、蚀刻终止层20、焊盘氧化物层18以及硅衬底10中形成凹入栅极孔28。此外，通过蚀刻工艺在衬底10的外围部分上的第一氧化物层25中形成平面栅极孔29。
在衬底10的外围部分上的第一氧化物层25比在衬底10的单元区部分上的第一氧化物层25厚。
然后，如图15所示，在衬底10上以及凹入孔28和平面孔29中通过在衬底10上的氧化工艺形成栅极氧化物35。随后在栅极氧化物35上形成具有两层结构的栅极电极叠层。栅极电极叠层由下栅极电极poly层40和上栅极电极Wsi层45构成。
如图16所示，在凹入孔28和平面孔29中的Wsi层上形成栅极层掩模50。然后，通过例如湿蚀刻工艺将没有被栅极层掩模50覆盖的区域中的第一氧化物层25去掉。最后，如图17所示，在半导体衬底的单元区和外围区中的栅极叠层上形成隔离物60。
在图18-22中示出了形成半导体存储单元的再一个实施例。如图18所示，根据本发明的实施例的半导体器件包括存储单元阵列部分和外围电路部分。在硅衬底10上形成隔离区15。在隔离区15上和存储单元阵列部分中的有源区上形成薄焊盘氧化物膜18。在焊盘氧化物膜18上形成蚀刻终止层20。蚀刻终止层20最好由厚度大约100到200埃的氮化物制成，例如，SiN。
在蚀刻终止层20上形成第一氧化物层25。然后，通过常规光刻和腐蚀工艺形成凹入掩模。如图19所示，通过蚀刻工艺在衬底10的存储单元区和外围区中形成凹入栅极孔28。然后，如图20所示，通过例如氧化工艺在凹入孔28中形成栅极氧化物30。
如图20所示，在栅极氧化物35上形成栅极电极层。栅极电极层具有由下栅极电极poly 40和上栅极电极Wsi 45构成的两层结构。在本实施例中，在衬底10的存储单元区和外围区中下栅极电极poly 40延伸进入凹入栅极孔。在Wsi层上形成栅极掩模层50。
如图21所示，通过常规光刻和腐蚀工艺在单元区和外围区中形成一组栅极。最后，如图22所示，通过例如回蚀工艺形成隔离物60。
如上面的详细介绍，在本发明的实施例中，凹入栅极单元和平面栅极电极同时在相同的光刻步骤中形成。这允许开发存储器电路，从而制造工艺更合理而不增加光刻步骤的数量。
本领域的技术人员应当认识到这里所介绍的形成集成电路的方法可以以许多不同的变型来实施。因此，虽然在这里特别说明和介绍了各种实施例，但是应当理解，本发明的修改和变型被上面的说明所覆盖，并在附带的权利要求书的范围内，不脱离本发明的精神和范围。