具有噪声消除系统的芯片及其制造方法 【技术领域】
本发明涉及一种具有噪声消除系统的芯片，尤指一种将噪声消除系统直接电连于芯片，即可有效地降低芯片的噪声。
背景技术
按，请参阅图1，图1为现有技术的导线架封装结构10与印刷电路板11连接的侧视图。印刷电路板11包含有一上表面12与一下表面13，而就一四层印刷电路板11而言，上表面12与下表面13可能是电源层、接地层、信号层或组件层其中之一。被动组件14或15是以表面粘着(Surface MountTechnology，SMT)的方式设置在印刷电路板11的上表面12或下表面13。举例来说，被动组件14以及15可能是一解耦电容(de-coupling capacitor)用来消除电路间的不良耦合，或是高频电路的电源层以及接地层间的切换噪声(Simultaneous switching noise，SSN)。
请参阅图2所示，该图2是为另一现有技术的球格数组封装结构20，其中该球格数组封装结构20的基板21内布设有导电迹线(trace)22，且芯片(chip)23是粘置于该基板21上，并借助焊线24使该芯片(chip)23与基板21上的导电迹线(trace)22电性连接。被动组件14是使用表面表面粘着(SurfaceMount Technology，SMT)的方式设置在基板21的上表面，最后使封胶25封装该芯片(chip)23及该被动组件14于该基板21上。然而上述的被动组件14亦可能为一解耦电容(de-coupling capacitor)用来消除电路间的不良耦合，或是高频电路的电源层以及接地层间的切换噪声。
一般而言，解耦电容(de-coupling capacitor)应尽可能地连接于靠近芯片(chip)23，以增进其降低芯片(chip)23的切换噪声(Simultaneous switchingnoise，SSN)效能，然而由图1及图2的现有实施例中，该芯片(chip)23及解耦电容(de-coupling capacitor)设置于基板2 1或印刷电路板11上，在此状况下如图3所示，使得芯片(chip)23及焊线24及导电迹线(trace)22所累加的切换噪声(SSN)远大于芯片(chip)23本身的切换噪声(SSN)，如此将大大地降低解耦电容(de-coupling capacitor)的效能。另由图1可知，被动组件14以及15占据部分印刷电路板11的上表面12或下表面1 3的面积，且于图2可知，被动组件14设置于基板21上。在上述的情况下当被动组件14，15地数量很多时，会造成印刷电路板11或基板21无法有额外的走线或是其它组件的设置，这在需要缩小印刷电路板11或基板21的尺寸时，将造成整个电路布局上很大的困扰，及使该印刷电路板11或基板21尺寸太大的问题，同时亦因此增加生产成本。所以这些设置于芯片(chip)23及解耦电容(de-coupling capacitor)间的装置或组件将因此增加高频电路的切换噪声(SSN)。
正因如此，本发明人针对上述问题及依据多年来从事制造产品的相关经验，悉心观察且研究的，潜心研究并配合学理的运用，而提出一种设计合理且有效改善上述缺点的本发明。
【发明内容】
本发明所要解决的技术问题是提供一种具有噪声消除系统的芯片及其制造方法，将噪声消除系统设置于芯片的端面，如此以便可使该噪声消除系统尽可能地连接于靠近芯片的电源单元及接地单元，因此增进被动组件的功能和效果。
本发明的另一目的，在于提供一种具有噪声消除系统的芯片及其制造方法，减少设置于芯片及噪声消除系统间的装置，如此即减少芯片及被动组件间的高频电路的累加切换噪声，因此增进噪声消除系统的工能和效果。
本发明还一个目的，在于提供一种具有噪声消除系统的芯片及其制造方法，将噪声消除系统设置芯片的端面，可节省许多印刷电路板及基板的面积，因此利于印刷电路板及基板的尺寸缩小，也因此增加印刷电路板及基板的表面电路布局面积，所以即可降低生产成本。
依据前述发明目的，本发明是为一种具有噪声消除系统的芯片及其制法，其中该芯片(chip)上设有导件，且使噪声消除系统电连接于该芯片(chip)的导件，如以达到本发明的目的。
依据此特征，该芯片(chip)内具有至少一第一导件及至少一第二导件，并该第一导件设置于该芯片(chip)内的第一位置，及该第二导件设置于该芯片(chip)内的第二位置，并使电源单元及接地单元设置于该芯片(chip)上且与该芯片(chip)电性连接，且该噪声消除系统包括有电连接单元及噪声消除单元且相互电性连接，该噪声消除系统的电连接单元分别与该第一位置的第一导件及第二位置的第二导件电性连。
另依据本发明的特征，该芯片(chip)设置有电源单元及接地单元且与该芯片(chip)电性连接，该芯片(chip)的端面上方设置有导件单元，且该导件单元电性连接于该电源单元及该接地单元，并噪声消除系统包括有电连接单元及噪声消除单元，且其中该电连接单元与该噪声消除单元相互电性连接，该电连接单元电性连接于该导件单元。
本发明进一步提供一种具有噪声消除系统的芯片(chip)的制造方法，其步骤为：
提供具有接地单元及电源单元的芯片；
形成导件层于该芯片的端面；
蚀刻该导件层以形成导件单元；
提供噪声消除系统；
利用表面粘着技术将该噪声消除系统粘结于该芯片的端面，且该噪声消除系统与该导件单元连接；及
稳固结合该噪声消除系统与该导件单元的粘接处，以使该噪声消除系统与该导件单元电性连接。
为了进一步说明本发明的特征及技术内容，请参阅以下有关本发明的详细说明及附图，然而该附图仅用于提供参考与说明，并非用来对本发明加以限制。
【附图说明】
图1是现有的导线架封装结构与印刷电路板连接的侧视图；
图2是现有的球格数组封装剖视图；
图3是现的芯片、焊线及导电迹线的切换噪声累加示意图；
图4是本发明的球格数组封装封装剖视图；
图5是本发明的芯片表面上设有噪声消除系统的剖视图；
图6是本发明的芯片上另设置有导件单元及噪声消除系统的剖视图；
图7是本发明的噪声消除系统消除芯片的切换杂讯且排除焊线及导电迹线的影响示意图。
【具体实施方式】
请参阅图4及图6所示，本发明为一种具有噪声消除系统的芯片及其制造方法，其中电源单元30、接地单元40及噪声消除系统50设置于芯片(chip)60上且相互电性连接，如此使噪声消除系统50更有效地消除芯片(chip)60内的电路间的不良耦合，或是高频电路的切换噪声(Simultaneous switchingnoise，SSN)，且进一步使该具有噪声消除系统50的芯片(chip)60设置于基板70上且电性连接，最后利用封胶80封装该具有噪声消除系统50的芯片(chip)60于该基板70上。
请参阅图4至图6所示，该芯片(chip)60的周围附近是设置有电源单元30及接地单元40，该电源单元30及接地单元40各具有接垫41及焊线42，且该接垫41设置于该芯片(chip)60上且相互电性连接，并使该等接垫41是焊接有焊线42，该焊线42电连接于该基板70上的导电迹线(图未示)。
请参阅图5所示，该第一实施例为该芯片(chip)60内具有第一导件61及第二导件62，且该第一导件61设置于该芯片(chip)60内的第一位置63，及该第二导件62设置于该芯片(chip)60内的第二位置64，该第一位置63及第二位置64是与外界相通，该第一导件61与该电源单元30的接垫41相互电性连接，该第二导件62与该接地单元40的接垫41相互电性连接(图未示)；该芯片(chip)60的上表面67为保护层，第一导件通孔65及第二导件通孔66形成于该保护层上，该第一导件通孔65与第一位置63的第一导件61相连通，且该第二导件通孔66与第二位置64的第二导件62相连通，其中该第一位置64及第二位置64位于该芯片(chip)60的中间部附近，且使第一导件61与第二导件62与外界连通；该噪声消除系统50包括有电连接单元51及噪声消除单元52且相互电性连接，其中该电连接单元51有二电连接部53，该二电连接部53分别对应地延伸穿过该第一导件通孔65及第二导件通孔66，且分别对应地与该第一位置63的第一导件61及该第二位置64的第二导件62电性连接，另该噪声消除系统50可为被动组件的解耦电容(de-couplingcapacitor)，且上述的导件61，62为芯片(chip)60内的电路，并该电源单元30、接地单元40及噪声消除系统50可设置于该芯片(chip)60的同一侧面。
请参阅图6所示，为第二实施例，为另设置导件单元90于及噪声消除系统50于该芯片(chip)60的上表面67上方，该导件单元90包括有第一导件61’及第二导件62’，其分别对应地设置于该芯片(chip)60的第一位置63’及第二位置64’，且该第一导件61’与该电源单元30的接垫41电性连接，且该第二导线62’与该接地单元40的接垫41电性连接，且该芯片(chip)60及上述的导件61’，62’表面设置有保护层100，该保护层100的上形成有第一导件通孔65’及第二导件通孔66’，该第一导件通孔65’对应该第一位置63’且与该第一导件61’相连通，该第二导件通孔66’对应该第二位置64’且与该第二导件62’相连通，其中该第一位置63’及第二位置64’位于该芯片(chip)60的中间部附近；该噪声消除单元52的电连接单元51具有二电连接部53，二该电连接部53分别对应地延伸穿过该第一导件通孔65’及第二导件通孔66’，且分别对应地电连接于该第一位置63’的第一导件61’及该第二位置64’的第二导件62’，且其中上述的导件61’，62’为电路，而该噪声消除系统50为被动组件的解耦电客(de-coupling capacitor)。
请参阅图4所示，将具有噪声消除系统50的芯片(chip)60设置于球式栅格数组(BallGridArray，BGA)基板70上，且该基板70设有连接于电源及接地的导电迹线(trace)(图未示)，且借助焊线42使该芯片(chip)60的电源单元30及接地单元40分别对应地电连接于基板70的电源及接地的导电迹线(trace)，并利用封胶80将具有噪声消除系统50的芯片(chip)60封装于基板70上，且该芯片上形成的导件单元90为金属层(redistribution layer)。
请参阅图7所示，表示将噪声消除系统50直接接着于芯片(chip)60的端面时，将可排除焊线42及基板70的导电迹线(tracel)因切换速度越来越快引发的切换噪声(Simultaneous switching noise，SSN)，使噪声消除系统50直接有效地消除芯片(chip)60的因切换速度越来越快引发的切换噪声(Simultaneous switching noise，S SN)。
另，一种具有噪声消除系统的芯片的制造方法，其步骤为：
提供具有接地单元及电源单元的芯片；
形成导件层于该芯片的端面；
蚀刻该导件层以形成导件单元；
提供噪声消除系统；
利用表面粘着技术将该噪声消除系统为结于该芯片的端面，且该噪声消除系统与该导件单元连接；及
稳固结合该噪声消除系统与该导件单元的粘接处，以使该噪声消除系统与该导件单元电性连接。
其中，其中该导件层为导电材料镀制于该芯片(chip)的端面，并利用选择性蚀刻方式蚀刻导件层，以形成多个导件的导件单元。
发明特点及优点
综上所述，借助本发明的“具有噪声消除系统的芯片”，具有下列优点：
1.直接使噪声消除系统连接于芯片(chip)上且电性连接，因此缩短芯片(chip)与噪声消除系统的电连接距离。
2.可有效地降低芯片(chip)的切换噪声(Simultaneous switching noise，SSN)。
3.减少印刷电路板及基板上的组件设置，因此容易缩小印刷电路板及基板尺寸，以便可降低生产成本。
以上所述内容，仅为本发明的较佳可行实施例，并非用于限制本发明的保护范围，凡运用本发明的说明书及附图内容所为的等效结构变化，均同理皆包含于本发明的保护范围内。