固体摄像装置 【技术领域】
本发明涉及只使用N型MOS晶体管作为构成电路的晶体管的NMOS型固体摄像装置，特别是涉及为了实现数字信号输出功能，在NMOS型固体摄像装置中内置AD转换器的技术。
背景技术
图16是表示以往的CMOS型固体摄像装置的内部结构的框图。如图16所示，CMOS型固体摄像装置10具有：由排列为矩阵状的多个象素11a构成的象素部11、输出用于从象素部11中选择任意的象素行的行选择信号的垂直扫描部12、读出从构成由行选择信号选择的象素行的各象素中输出的模拟信号的水平扫描部13。垂直扫描部12通过第一选择信号线11b与象素部11的各象素行连接，水平扫描部13通过第二择信号线11c与象素部11的各象素列连接。此外，在象素部11和水平扫描部13之间设置有从由象素部11的各象素输出地模拟信号中除去噪声的噪声去除部14。此外，CMOS型固体摄像装置10具有：把由水平扫描部13读出的模拟信号放大的放大器部15、把由放大器部15放大的模拟信号转换为数字的象素信号向外部(信号处理装置20)输出的AD转换器16。此外，由信号处理装置20发送CMOS型固体摄像装置10的各构成部分的动作所必要的脉冲。
与输出模拟的象素信号时相比，作为输出数字的象素信号的优点，能列举出：在从固体摄像装置到以DSP(Digital Signal Processor)为代表的信号处理装置的接口，难以受到噪声的影响；难以发生信号的恶化。因此，大多数CMOS型固体摄像装置内置有AD转换器(例如，参照特开2000-286706(第2-5页，第1图))。
近年，在以往的CCD型固体摄像装置或CMOS型固体摄像装置之外，开始开发NMOS型固体摄像装置。在NMOS型固体摄像装置中，只使用N型MOS晶体管作为构成电路的晶体管。即NMOS型固体摄像装置的魅力在于，它能维持摄像性能的同时，能大幅度削减衬底的势阱形成或晶体管形成的工艺步骤。
图17是表示以往的NMOS型固体摄像装置的内部结构的框图。如图17所示，NMOS型固体摄像装置30具有：由排列为矩阵状的多个象素31a构成的象素部31；输出用于从象素部31中选择任意的象素行的行选择信号的垂直扫描部32；读出从构成由行选择信号选择的象素行的各象素输出的模拟信号的水平扫描部33。垂直扫描部32通过第一选择信号线31b与象素部31的各象素行连接，水平扫描部33通过第二选择信号线31c与象素部31的各象素列连接。这里，在象素部31和水平扫描部33之间设置有从由象素部31的各象素输出的模拟信号中除去噪声的噪声去除部34。此外，NMOS型固体摄像装置30还具有把由水平扫描部33读出的模拟信号放大，向外部(信号处理装置40)输出的放大器部35。此外，由信号处理装置40发送NMOS型固体摄像装置30的各构成部分的动作所必要的脉冲等。
可是，从确保转换速度的角度出发，很难在只使用N型MOS晶体管作为晶体管而构成的NMOS型固体摄像装置中，搭载与CMOS型固体摄像装置同等的功能，特别是搭载AD转换器。具体而言，如图17所示，在以往的NMOS固体摄像装置中不搭载AD转换器。因此，N型MOS固体摄像装置如上所述，虽然是有魅力的固体摄像装置，但与CMOS型固体摄像装置相比，存在功能变差的问题。
【发明内容】
鉴于此，本发明的目的在于：在NMOS型固体摄像装置中能搭载只有N型MOS晶体管构成电路的高速AD转换器。
为了实现所述目的，本发明的固体摄像装置以只使用N型MOS晶体管作为构成电路的晶体管的固体摄像装置为前提，包括：把分别具有响应光而产生电荷的光电转换元件和把与由该光电转换元件产生的电荷对应的电压信号作为模拟信号输出的放大元件的多个象素排列为二维矩阵的象素部；对象素部的各象素行设置的选择信号线；对象素部的各象素列设置，并且把由构成从象素部中选择的象素行的各象素的放大元件输出的模拟信号变换为数字信号，并存储的比较存储部；按时间系列选择并读出存储在比较存储部中的读出扫描器；把读出的数字信号放大向外部输出的放大器。
根据本发明的NMOS型固体摄像装置，在比较存储部中，把从构成由象素部中选择的象素行的各象素的放大元件输出的模拟信号高速转换为数字信号。因此，在NMOS型固体摄像装置中，能实现与CMOS型固体摄像装置同程度的AD转换功能，所以能大幅度提高NMOS型固体摄像装置的附加价值。
在本发明的NMOS型固体摄像装置中，最好是：比较存储部具有比较器，并且该比较器具有只使用N型MOS晶体管并且彼此串联的3个倒相电路、防止输出信号的电压衰减并且使该输出信号高速化的升压电路。这时，为了增大3个倒相电路中的第一级倒相电路的下降速度，把第一级倒相电路中的与GND电位连接的晶体管的导通电阻设定为比与电源电位连接的晶体管的导通电阻还小；为了提高3个倒相电路中第二级倒相电路的上升速度，把第二级倒相电路中的与电源电位连接的晶体管的导通电阻设定为比与GND电位连接的晶体管的导通电阻还小；为了增大3个倒相电路中的第三级倒相电路的下降速度，把第三级倒相电路中的与GND电位连接的晶体管的导通电阻设定为比与电源电位连接的晶体管的导通电阻还小。
据此，在比较器中设置升压电路，并且增大比较器的第三级的倒相电路最终输出特性的从“高”电平到“低”电平的下降速度，所以在只使用N型MOS晶体管的电路中，也能防止信号电压水平衰减、耗电增加或响应速度下降等问题。
在本发明的NMOS型固体摄像装置中，最好是：比较存储部具有存储器，并且存储器具有：根据来自比较器的信号，读出计数器值的第一开关；保存读出的计数器值的电容；传送保存在电容中的计数器值的第二开关；删除传送的计数器值的第三开关；根据来自扫描器的信号，读出所述传送的计数器值的第四开关；向外部输出所述读出的计数器值的所述放大器。此外，放大器具有：防止输出信号的电压衰减并且使该输出信号高速化的升压电路。
据此，在存储器中，根据动作的特征能把电路公共化，所以能缩小电路规模。此外，在放大器中设置升压电路，所以即使在只使用N型MOS晶体管的电路中，也能防止信号电压水平衰减、耗电增加或响应速度下降等问题，据此，能实现具有实用水平的性能的NMOS型固体摄像装置。
在本发明的NMOS型固体摄像装置中，最好是还具有：根据从扫描器中的水平扫描器输出的列选择信号，生成脉冲信号的脉冲生成器；和根据生成的脉冲信号，生成计数器值的计数器生成器。
据此，能削减以往搭载在固体摄像装置外部的DSP等信号处理装置中的脉冲生成电路。此外，这时，计数器生成器如果具有防止输出信号的电压衰减并且使该输出信号高速化的升压电路，则能更可靠地防止信号电压水平衰减、耗电增加或响应速度下降等问题。
在本发明的NMOS型固体摄像装置中，也可根据由脉冲生成器生成的脉冲信号和由计数器生成器生成的计数器值，生成斜坡信号的斜坡波形生成器。
本发明的其他固体摄像装置包括：形成在半导体衬底上，并且把与光对应的电压信号作为模拟信号输出的象素部；形成在该半导体衬底上，并且把从象素部输出的模拟信号转换为数字信号的AD转换器；构成象素部和AD转换器的晶体管全部是N型MOS晶体管；AD转换器包含升压电路。
根据本发明的其他固体摄像装置，在AD转换器中，把从象素部输出的模拟信号变换为数字信号。此外，AD转换器包含升压电路，所以能防止输出脉冲的电压衰减，并且能使输出脉冲高速化。因此，在NMOS型固体摄像装置中，能实现与CMOS型固体摄像装置同程度的高速AD转换器，所以能大幅度提高NMOS型固体摄像装置的附加价值。
在本发明的其他固体摄像装置中，升压电路具有源极或漏极与电源电位连接的晶体管；在晶体管的栅极外加所述电源电位以上的电压。
据此，能完全使升压电路的晶体管为导通状态，所以能防止电压衰减，能输出“高”电平。
在本发明的其他固体摄像装置中，最好是：AD转换器除了所述升压电路，还包含由比较器、存储器、脉冲生成器和计数器生成器中的任意一个或全部构成的电路。
据此，能可靠地构成高速AD转换器。
当AD转换器具有比较器时，该比较器包含附加升压电路的倒相电路，升压电路具有源极或漏极与电源电位连接的第一晶体管；在第一晶体管的栅极上外加电源电位以上的电压。
此外，AD转换器具有比较器时，比较器包含附加了升压电路的倒相电路；倒相电路具有设置在从其他势阱区域独立的势阱区域上的第二晶体管；第二晶体管的栅极和源极与势阱区域电连接。
当AD转换器具有存储器时，该存储器具有多个开关、电容和输出放大器；输出放大器包含升压电路；升压电路具有源极或漏极与电源电位连接的晶体管；在晶体管的栅极上外加所述电源电位以上的电压。这时，存储器具有：根据来自比较器的信号，读出计数器值的第一开关；保存读出的计数器值的电容；传送保存在电容中的计数器值的第二开关；删除传送的计数器值的第三开关；根据来自扫描器的信号读出传送的计数器值的第四开关；把读出的计数器值向外部输出的输出放大器。
AD转换器具有脉冲生成器时，该脉冲生成器包含：根据来自水平扫描器的列选择信号生成脉冲信号的电路，即彼此串联的多个倒相电路；在多个倒相电路中的最终级的倒相电路中附加升压电路；升压电路具有源极或漏极与电源电位连接的晶体管；在晶体管的栅极上附加电源电位以上的电压。
当AD转换器具有计数器生成器时，计数器生成器包含：根据由脉冲生成器生成的脉冲信号，生成计数器的值的电路，即分别附加了升压电路的多个倒相电路；各升压电路具有：源极或漏极与电源电位连接的晶体管；在晶体管的栅极上外加电源电位以上的电压。
根据本发明，在NMOS型固体摄像装置中设置把从象素部输出的模拟信号转换为数字信号，并且只由N型MOS晶体管构成的高速比较存储部即高速AD转换器。因此，在NMOS型固体摄像装置中，也能组入不比CMOS型固体摄像装置差的AD转换器，所以能大幅度提高NMOS型固体摄像装置的附加价值。
【附图说明】
图1是表示本发明一个实施例的NMOS型固体摄像装置的概略结构的框图。
图2是表示本发明一个实施例的NMOS型固体摄像装置的比较器的概略电路结构的框图。
图3是表示本发明一个实施例的NMOS型固体摄像装置的比较器的详细电路结构的框图。
图4是表示本发明一个实施例的NMOS型固体摄像装置的比较器的动作时序的图。
图5是表示本发明一个实施例的NMOS型固体摄像装置的存储器的动作时序的图。
图6是表示本发明一个实施例的NMOS型固体摄像装置的存储器的概略电路结构的框图。
图7是表示本发明一个实施例的NMOS型固体摄像装置的存储器的动作时序的图。
图8是表示本发明一个实施例的NMOS型固体摄像装置的脉冲生成器的电路结构的框图。
图9是表示本发明一个实施例的NMOS型固体摄像装置的脉冲生成器的动作时序的图。
图10是表示本发明一个实施例的NMOS型固体摄像装置的计数器生成器的电路结构的框图。
图11是表示本发明一个实施例的NMOS型固体摄像装置的计数器生成器中使用的分频电路的详细电路结构的框图。
图12是表示本发明一个实施例的NMOS型固体摄像装置的计数器生成器的动作时序的图。
图13是表示本发明一个实施例的NMOS型固体摄像装置的DA转换器的电路结构的框图。
图14是表示本发明一个实施例的NMOS型固体摄像装置的斜坡波形生成器的电路结构的框图。
图15是表示本发明一个实施例的NMOS型固体摄像装置的斜坡波形生成器的动作时序的图。
图16是表示以往的CMOS型固体摄像装置的概略结构的框图。
图17是表示以往的NMOS型固体摄像装置的概略结构的框图。
图18是构成本发明一个实施例的NMOS型固体摄像装置的比较器中包含的倒相电路的晶体管的剖视图。
图中：100-NMOS型固体摄像装置；101-象素部；101a-象素；101b-第一选择信号线；101c-第二选择信号线；102-垂直扫描器；103-水平扫描器；104-比较器；105-存储器；106-脉冲生成器；107-计数器生成器；108-DA转换器；109-斜坡波形生成器；150-信号处理装置；200-半导体衬底；201-势阱；202-势阱；203-绝缘膜；204-漏区；205-源区；206-栅电极；207-布线；208-布线。
【具体实施方式】
下面，参照附图，说明本发明一个实施例的固体摄像装置，具体而言，说明使用N型MOS晶体管作为构成电路的晶体管并且内置了AD转换器的NMOS型固体摄像装置。
图1是表示本实施例的NMOS型固体摄像装置内部结构的框图。
如图1所示，NMOS型固体摄像装置100具有：由排列为二维矩阵状的多个象素101a构成的象素部101、输出用于从象素部101中选择任意的象素行的行选择信号的垂直扫描器102、输出用于从象素部101中选择任意的象素行的列选择信号的水平扫描器103。此外，垂直扫描器102与象素部101的各象素行通过第一选择信号线101b连接，水平扫描器103通过第二选择信号线101c与象素部101的各象素列连接。虽然省略图示，但是象素部101的各象素101a具有：响应光而产生电荷的光电转换元件(例如光电二极管)、把与由该光电转换元件生成的电荷对应的电压信号作为模拟信号输出的放大元件(例如，放大晶体管)。
本实施例的特征在于：在象素部101和水平扫描器103之间，对于象素部101的各象素列设置比较存储部(比较器104和存储器105)。比较存储部把从构成由象素部101中选择的象素行的各象素101a的放大元件输出的模拟信号转换为数字信号，并且存储。具体而言，比较器104从由行选择信号选择的象素行的各象素101a读出模拟信号，并且把该读出的模拟信号与斜坡信号合成后，比较该合成信号和基准电压。此外，存储器105输入由比较器104取得的比较结果，存储计数器值，并且根据列选择信号，按时间系列把该存储器值作为数字信号读出。此外，如后所述，在存储器105的内部设置有把数字信号放大，向外部(信号处理装置150)输出的放大器。
此外，作为本实施例的其他特征，NMOS型固体摄像装置100还具有：根据来自水平扫描器103的列选择信号生成脉冲信号的脉冲生成器106；根据来自脉冲生成器106的脉冲信号生成存储器105所必要的计数器值的计数器生成器107；根据来自计数器生成器107的计数器值生成模拟信号的DA转换器108；根据来自DA转换器108的模拟信号和来自脉冲生成器106的脉冲信号生成比较器104所必要的斜坡信号的斜坡波形生成器109。此外，从脉冲生成器106对象素部101、垂直扫描器102、比较器104和存储器105发送脉冲信号。此外，从NMOS型固体摄像装置100的外部的信号处理装置150对水平扫描器103和计数器生成器107发送给定的信号。
如上所述，在本实施例中，由比较器104、存储器105、脉冲生成器106和计数器生成器107构成AD转换器，但是AD转换器的构成方法并不局限于此。例如，AD转换器没必要具有比较器104、存储器105、脉冲生成器106和计数器生成器107的全部。此外，如后所述，AD转换器最好包含升压电路。
下面，说明NMOS型固体摄像装置100的各构成要素，具体而言，说明比较器104、存储器105、脉冲生成器106、计数器生成器107、DA转换器108和斜坡波形生成器109。此外，在以下的说明中，以NMOS型固体摄像装置100的各构成要素(象素部和AD转换器)形成在同一芯片(即同一半导体衬底)上为前提。
首先，说明比较器104。如图1所示，比较器104从由象素部101按各列输出的模拟象素信号和由斜坡波形生成器109输出的斜坡信号中生成合成信号，对该合成信号与在比较器104内产生的基准电压进行比较，以高速把该比较结果向存储器105传送。另外，虽然构成比较器104的晶体管只是N型MOS晶体管，但是在本实施例中，为了防止由N型MOS晶体管构成的电路中特有的信号电压电平衰减、耗电增加或响应速度下降等问题，对比较器104采取了以下说明的在电路上的特别对策。即在比较器104中，使用彼此串联的3个倒相电路。这里，3个倒相电路中的输入初级(第一级)的倒相电路，为了提高下降速度，使与GND电位连接的晶体管的ON电阻相对减小，并且把与电源电位连接的晶体管的ON电阻设计为相对增大。此外，第二级的倒相电路为了提高上升速度，把与电源电位连接的晶体管的ON电阻设计为减小，并且把与GND电位连接的晶体管的ON电阻设计为增大。此外，第三级的倒相电路为了提高下降速度，把与GND电位连接的晶体管的ON电阻设计为减小，并且把与电源电位连接的晶体管的ON电阻设计为增大。并且，为了防止输出脉冲的电压衰减，并且把输出脉冲高速化，在比较器104中设置升压电路。这样，通过进行把重点放在提高第三级的倒相电路的最终输出特性的“High”电平到“Low”电平的下降速度上的电路设计，即使在只使用N型MOS晶体管的电路中，也能在信号电压水平保持、耗电削减或响应速度提高等性能方面实现实用水平。
图2是表示本实施例的比较器104的电路结构(与象素列的6列对应的部分)一例的框图，图3是表示与图2所示的比较器104中1象素列对应的部分的详细电路结构的框图，图4是表示图2所示的比较器104的动作的时序图。此外，在图2和图3中，M19～M29是N型MOS晶体管，C20～C23是电容，I21～I23是倒相电路。
如图2～图4所示，在比较器104中，首先，在水平消隐期间中，在模拟象素信号SIG保持在复位电平的状态下，通过使象素信号输入开关SIGSW为“High”，使晶体管M20导通，输入象素信号SIG的复位电平。接合，通过使比较器复位开关CMPRS为“High”，使晶体管M22导通，消除晶体管M23的阈值离差和各象素的放大晶体管的阈值离差后，从各象素的光电二极管读出象素信号SIG。然后，通过使斜坡信号输入开关SAWSW为“High”，使晶体管M19导通，输入斜坡信号，据此，使斜坡信号和象素信号SIG的合成信号出现在节点VIN(参照图3)。这里，调整斜坡波形，使VIN部电压的初始值一定为比晶体管M23的阈值离差还低的电压。接着，随着斜坡信号线性增长，VIN部电压也上升，在VIN部电压变为比晶体管M23的阈值还高的电压的时刻，节点N22变为“低”电平，节点N24变为“高”电平，比较器输出信号CMPOUT变为“低”电平。
应该通过比较器104实现的点是：比较器输出信号CMPOUT的初始值的“高”电平成为电源电压(电源电位)水平；和CMPOUT的从“高”电平到“低”电平的下降速度是尽可能的高速。其理由是在比较器104的后级的存储器105(参照图5)中，采用通过CMPOUT控制N型MOS晶体管30，存储计数器值的结构。
因此，在本实施例中，对使用的晶体管只是N型MOS晶体管的3级倒相电路I21～I23的尺寸下工夫。即进行在第一级的倒相电路I21中重视下降特性，在第二级的倒相电路I22中重视上升特性，在第三级的倒相电路I23中重视下降特性的设计。
具体而言，在第一级的倒相电路I21中，通过相对减小向“Low”驱动的晶体管M23的栅长度，并且相对增大栅宽度，减小晶体管M23的导通电阻，据此，使第一级的倒相电路I21的下降速度高速化。而通过相对增大向“High”驱动的晶体管M21的栅长度，并且相对减小栅宽度，增大的导通电阻，据此，减小电流。此外，因为倒相电路I21的晶体管M21为耗尽型，所以附加了升压电路的第一级的倒相电路I21中的“高”电位变为与电源电位(即电源电压VDD)相同的电位。图18是构成第一级的倒相电路I21的晶体管M21的剖视图。如图18所示，在与晶体管M21的导电形态相同的导电类型的半导体衬底200即搭载本实施例的NMOS型固体摄像装置100的半导体衬底200上形成与半导体衬底200的导电类型不同的势阱201和202。势阱202从势阱201独立形成。此外，在势阱201上形成晶体管M21以外的N型MOS晶体管，而在势阱202上只形成晶体管M21。具体而言，在势阱202上隔着绝缘膜203形成栅电极206。此外，在势阱202的栅电极206两侧形成漏区204和源区205。晶体管M21的源区205和栅电极206通过布线207设定为相同电位。此外，虽然省略图示，但是源区205和栅电极206通过布线207连接在晶体管M23的漏极上。此外，晶体管M21的漏区204通过布线208连接在电源上。
此外，在第二级的倒相电路I22中，通过相对减小向“High”驱动的晶体管M25的栅长度，并且相对增大栅宽度，减小晶体管M25的导通电阻。当第一级的倒相电路I21输出“高”电平时，晶体管M24导通，从电源电位VDD减去晶体管M24的阈值电压的电压外加到晶体管M24的栅极上。此外，当第一级的倒相电路I21输出“低”电平时，在晶体管M25的栅极上外加升压到电源电位VDD以上的电压，所以晶体管M25完全变为导通状态。即在倒相电路I22中附加具有源极或漏极与电源电位VDD连接的晶体管M25的升压电路。这样，就不会产生电压衰减，能使第二级的倒相电路I22的上升速度高速化。而通过相对增大向“Low”驱动的晶体管M26的栅长度，并且减小栅宽度，增大晶体管M26的导通电阻，这样，减小电流。
此外，在第三级的倒相电路I23中，通过相对减小向“Low”驱动的晶体管M29的栅长度，并且相对增大栅宽度，减小晶体管M29的导通电阻，据此，第三级的倒相电路I23的下降速度高速化。而通过相对增大向“High”驱动的晶体管M28的栅长度，并且相对减小栅宽度，增大晶体管M28的导通电阻，据此，减小电流。此外，为了使“高”电平不比电源电位VDD衰减地输出，所以预先在晶体管M28的栅极上外加从电源电位VDD减去晶体管M27的阈值电压的电压。此外，当第二级的倒相电路I22输出“低”电平时，在晶体管M28的栅极上外加升压到电源电位VDD以上的电压，所以晶体管M28完全变为导通状态。即在倒相电路I23中附加了具有源极或漏极与电源电位VDD连接的晶体管M28的升压电路。这样，不会产生电压衰减，能输出“高”电平。
通过以上说明的电路设计，能实现比较器104的比较器输出信号CMPOUT的下降速度的提高和比较器104的耗电的电少。
下面，说明存储器105。如图1所示，存储器105通过由比较器104的比较动作输出的“低”信号隔断从计数器生成器107输入的计数器值，把隔断时所输入的计数器值保持在计数器值保持用电容中。此外，存储器105根据来自水平扫描器103的脉冲(列选择信号)，按时间系列读出所保存的计数器值，并依次通过输出放大器作为数字信号向外部(信号处理装置150)输出。这里，与比较器104同样，构成存储器105的晶体管也只是N型MOS晶体管，所以为了防止信号电压水平衰减、耗电增加或响应速度下降等问题，通过在存储器105中搭载升压电路，确保实用水平的性能。此外，为了减小电路规模，根据动作的特征，极力把存储器105的电路公共化。
图5是表示本实施例的存储器105的电路结构(与象素列的6列对应的部分)的一例的框图，图6是表示与图5所示的存储器105中的1象素列对应的部分的详细电路结构的框图，图7是图5所示的存储器105的动作时序图。此外，在图5和图6中，M30～M34和M40～M48是N型MOS晶体管，C30和C40～C43是电容，Lat是锁存电路，AMP是放大器。
如图5～图7所示，在存储器105的锁存电路Lat中，首先，在水平消隐期间中，在来自比较器104的比较器输出信号CMPOUT的电压变化为“低”的时刻，通过晶体管M30断开，对来自计数器生成器107的计数器代码(数字值)采样，预取到预取用电容C30中。接着，通过使锁存数据传送信号DATATR为“High”，使晶体管M31为导通，把预取的计数器代码外加到晶体管M34的栅极上。据此，在晶体管M34的漏极(晶体管M33一侧)上表现与计数器代码的数据相反的数据。此外，在晶体管M33的栅极上依次外加来自水平扫描器103的脉冲(列选择信号HSR)，结果，把预取的计数器代码作为时间系列信号进行倒相输出，输入到AMP中。当计数器代码输入到AMP中后，为了清除预取用电容C30的电荷，使数据清除信号DATACLR为“High”，使晶体管M32导通。
接着，在为了向外部输出AD转换后的数字值而设置在存储器105中的AMP中，把用于使第一级倒相电路工作的动作开始脉冲(倒相器开始1信号)INVSTA1导通，接着把用于使第二级倒相电路工作的动作开始脉冲(倒相器开始2信号)INVSTA2导通。据此，能预先使AMP为工作状态。这里，如上所述，通过使来自水平扫描器103的列选择信号HSR为“High”，使晶体管M33导通，并且通过该晶体管M33把预取得计数器代码作为数字信号输入到AMP中。据此，把模拟的象素信号变换而成的数字信号最终由AMP放大，向外部输出。此外，在AMP中，当不需要放大动作时，能使用倒相器动作停止脉冲(倒相器停止信号)INVSTP削减耗电。此外，因为在AMP中的倒相电路中设置升压电路，所以能把“高”电平设定为电源电位，所以据此，能防止输出信号的电压衰减，并且能使该输出信号高速化。该升压电路的具体动作如下所述。即当倒相器开始1信号INVSTA1为导通时，在构成各倒相电路的倒相电路的晶体管M41和M44各自的栅极上外加从电源电位VDD减去晶体管M40和M43各自的阈值电压的电压。然后，当晶体管M34的栅极变为“低”时，在晶体管M41的栅极上外加升压为电源电位VDD以上的电压，所以晶体管M41完全变为导通状态，所以不会产生电压衰减，能输出“高”电平。同样，当晶体管M34的栅极变为“高”时，在晶体管M44的栅极上外加升压为电源电位VDD以上的电压，所以晶体管M44完全变为导通状态，所以不会产生电压衰减，能输出“高”电平。此外，晶体管M41和M44各自的源极或漏极与电源电位VDD连接。
可是，通过所述的升压电路，容易使用于输出“高”电平的上升速度高速化，但是难以使用于输出“低”电平的下降速度高速化。因此，在本实施例中，通过相对减小把Lat的输出驱动为“低”的晶体管M34和把AMP的输出驱动为“低”的晶体管M46各自的栅长度，并且相对增大该晶体管M34和M46各自的栅宽度，能减小导通电阻，据此，谋求下降速度的提高。
下面，说明脉冲生成器106。如图1所示，脉冲生成器106通过合成来自水平扫描器103的输出脉冲(列选择信号)，生成AD转换器所必要的时序脉冲，并且把生成的脉冲向后级的计数器生成器107输入。
图8是表示本实施例的脉冲生成器106的电路结构一例的框图，图9是图8所示的脉冲生成器106的动作时序图。此外，在图8和图9中，M1～M4是MOS晶体管，C1是电容。
如图8和图9所示，本实施例的脉冲生成器106使用从水平扫描器103按时间系列输出的2种脉冲的上升沿，生成新脉冲。此外，脉冲生成器106包含彼此串联的多个倒相电路(在本实施例中，2级的倒相电路)，在多个倒相电路中的最终级的倒相电路中附加升压电路。具体而言，在脉冲生成器106中，如果来自水平扫描器103的输入信号INPUT1变为“高”，则晶体管M1导通，据此，在自举电容器C1上外加“电源电位VDD-晶体管M1的阈值电压”，电容C1被充电，并且在晶体管M3的栅极上外加所述的电压。因此，作为脉冲生成器106的输出信号OUTPUT，出现“电源电位VDD-晶体管M3的阈值电压”。据此，节点N1升压，该电压附加到晶体管M3的栅极上。换言之，在构成升压电路并且源极或漏极与电源电位VDD连接的晶体管M3的栅极上外加电源电位VDD以上的电压。因此，作为输出信号OUTPUT，电源电位VDD的“高”出现。而如果水平扫描器103的输入信号INPUT2变为“高”，则晶体管M2和晶体管M4变为导通，所以节点N1和输出信号OUTPUT驱动为GND电平，所以作为输出信号OUTPUT，出现“低”。根据以上说明的工作原理，脉冲生成器106从来自水平扫描器103的脉冲生成AD转换动作和计数器代码生成所需要的脉冲。
下面，就计数器生成器107加以说明。如图1所示，计数器生成器107把来自水平扫描器103的输出脉冲和由脉冲生成器106生成的脉冲作为输入，生成成为AD转换动作的数字输出值的数据(计数器值)，把生成的数据向存储器105输出。
图10是表示使用分频电路的本实施例的计数器生成器107的电路结构的一例的框图，图11是表示图10所示的计数器生成器107的一个分频电路结构的框图，图12是图10所示的计数器生成器107的动作时序图。此外，M51～M74是N型MOS晶体管，C51～C54是电容。
如图10～图12所示，最初使用由脉冲生成器106生成的脉冲和信号处理装置150向水平扫描器103输入的基准脉冲，开始计数器生成器107的电路动作。然后，在分频开始脉冲输入CODEnSTA(n＝0～9)变为“High”的状态下，如果输入被分频脉冲，则作为2分频脉冲输出CODEn(n＝0～9)，出现与被分频脉冲同步极性颠倒的信号。接着，使CODEnSTA变为“低”，如果输入被分频脉冲，则作为2分频脉冲输出CODEn，出现与被分频脉冲同步极性颠倒的信号。在计数器生成器107中，通过级联图11所示的分频电路，根据以上说明的动作原理，生成AD变换所必要的计数器值。
此外，图11所示的分频电路包含有分别附加了升压电路的多个倒相电路。该升压电路的具体动作如下所述。即在构成各升压电路并且源极或漏极与电源电位VDD连接的晶体管M53、M57和M60的各栅极上，预先外加从电源电位VDD减去晶体管M52、M56和M59的各阈值电压的电压。然后，当晶体管M53、M57和M60各自的驱动一侧的晶体管M54、M58和M61各自的栅极为“低”时，在晶体管M53、M57和M60各自的栅极上外加升压到电源电位VDD以上的电压，所以晶体管M53、M57和M60完全变为导通状态。这样，不会发生电压衰减，能输出“高”电平。
可是，通过所述升压电路，容易使用于输出“高”电平的上升速度高速化，但是难以使用于输出“低”电平的下降速度高速化。因此，在本实施例中，通过相对减小把图11所示的分频电路的各倒相电路的输出驱动为“低”的晶体管M54、M58和M61各自的栅长度，并且相对增大晶体管M54、M58和M61各自的栅宽度，能减小导通电阻，据此，谋求下降速度的提高。
下面，说明DA转换器108和斜坡波形生成器109。如图1所示，DA转换器108输入由计数器生成器107生成的代码数据(计数器值)，生成模拟信号。此外，斜坡波形生成器109输入由DA转换器108生成的模拟信号和由脉冲生成器106生成的脉冲，生成比较器104所必要的斜坡信号。这里，构成DA转换器108和斜坡波形生成器109的晶体管全部是N型MOS晶体管。
图13是表示本实施例的DA转换器108的电路结构一例的框图，图14是表示本实施例的斜坡波形生成器109的电路结构一例的框图，图15是图14所示的斜坡波形生成器109的动作时序图。此外，在图13中，M80～M89是N型MOS晶体管，I80～I89是倒相电路，R和2R是电阻。此外，在图14中，M90～M93是N型MOS晶体管，C90和C91是电容，V90和V91是电源。
首先，如图13所示，在DA转换器108中，由计数器生成器107生成的计数器值(代码数据CODEn)输入到各位中。此外，DA转换器108是R-24型的DA转换器，即把与计数器值成比例的电位作为模拟信号ANAOUT输出。模拟信号ANAOUT例如象锯齿波那样，具有线性扫描的波形(参照图15)。接着，在图14所示的斜坡波形生成器109中，通过在图15所示的时序外加由脉冲生成器106生成的脉冲(复位脉冲)和由DA转换器108生成的模拟信号ANAOUT，生成具有AD转换所必要的波形的斜坡信号。具体而言，首先通过复位开关M91，清除电容C91的电荷，同时使DC钳位开关M92导通，把斜坡信号电平暂时保持在电源V90的电位。接着，使偏移电平设定开关M93导通，把斜坡信号输出电平保持在电源V91的电位。然后，使复位开关M91断开后，通过使模拟开关M90导通，作为斜坡信号输出，以偏移电平为基准，出现与模拟输出信号ANAOUT同样的线性扫描的波形。
如上所述，根据本实施例的NMOS型固体摄像装置，作为使用的晶体管，只使用N型MOS晶体管，通过使各构成部分(比较器104和存储器105)的设计最佳化，把构成从象素部101中选择的象素行的各象素101a的放大元件输出的模拟信号转换为数字信号。即能在NMOS型固体摄像装置上搭载使用的晶体管只为N型MOS晶体管的AD转换器。因此，能实现可进行数字输出的NMOS型固体摄像装置，所以能大幅度提高NMOS型固体摄像装置的附加价值。
此外，根据本实施例的NMOS型固体摄像装置，在比较器104中设置升压电路，并且增大比较器104的倒相电路I23的最终输出特性的从“高”电平到“低”电平的下降速度。因此，在只使用N型MOS晶体管的电路中，能防止信号电压电平衰减、耗电增加或响应速度下降等问题。
此外，根据本实施例的NMOS型固体摄像装置，在存储器105中，根据动作的特征，使电路公共化，所以能减小电路规模。此外，在存储器105的放大器AMP中设置升压电路，所以在使用N型MOS晶体管的电路中，能防止信号电压电平衰减、耗电增加或响应速度下降等问题，据此，能实现具有实用水平的性能的NMOS型固体摄像装置。
此外，根据本实施例的NMOS型固体摄像装置，因为具有根据从水平扫描器103输出的列选择信号生成脉冲信号的脉冲生成器106，所以能削减以往搭载在固体摄像装置外部的DSP等信号处理装置中的脉冲生成电路。
此外，根据本实施例的NMOS型固体摄像装置，因为生成计数器值的计数器生成器107具有防止输出信号的电压衰减并且使该输出信号高速化的升压电路，所以能进一步可靠防止信号电压电平衰减、耗电增加或响应速度下降等问题。
此外，分别个别设置比较器104和存储器105，但是也可以代替它，设置具有两者的功能的比较存储部。
此外，在本实施例中，作为存储器105的一部分设置了放大器AMP，但是代替它，也可以在存储器105之外设置放大器AMP。
本发明涉及在固体摄像装置中内置AD转换器的技术，在为了实现数字信号输出功能而应用于NMOS型固体摄像装置中时特别有用。