坚固贯孔结构及方法 相关申请案交叉参考
本发明具体实施例系关于美国专利申请案系列号码09/751,552，由Barth等于十二月28日2000年申请的，标题为”在半导体装置传导层间的电及机械连接之有钩的贯孔”，其并入本文做为参考。
【技术领域】
本发明具体实施例系主要关于半导体装置，及更特别是关于在多层集成电路的邻近金属化层的传导线路间的贯孔之形成。
背景技术
在集成电路于半导体技术的发展中，已存在朝向装置规模放大之趋势。放大或缩小尺寸增加电路性能，主要是藉由增加电路速度，及亦增加集成电路的功能复杂性。每芯片装置的数目逐年增加。当集成电路仅包括小数目的装置每芯片时，该装置可容易地在单一位准相互连接，然而，容纳更多装置及增加的电路速度之需求已产生多位准或多层相互连接的使用。
在多层相互连接系统中，相互连接线路所需要的区域在二或多层间分享，其增加主动组件部份区域，产生增加的功能芯片密度，实施多层相互连接方法于制造机制增加制造方法的复杂性，典型上，主动组件(如晶体管、二极管、电容器及其它组件)于晶圆加工的下方层被制造，一般称为前段制程(FEOL)，在主动组件于FEOL被加工后，该多层相互连接一般形成于加工时框，其一般称为后段制程(BEOL)。
当半导体装置持续缩小时，多层相互连接方法的各种方面被挑战。当最小特征尺寸被减少至低于如约1微米，集成电路的传输延迟变得受限于相互连接线路的大的RC时滞，所以，该工业趋向于使用不同材料及方法以改良多层相互连接进行。
在过去，相互连接线路典型上由铝制造，现在存在一种趋势倾向于使用铜于相互连接线路因为其较铝更为传导性的。许多年来，被使用以将传导线路与另一隔离时地绝缘材料为二氧化硅。二氧化硅具介电常数(k)为约4.0或更大，其中介电常数值k系基于一种量度，其中1.0表示真空的介电常数，然而，现在于该工业存在一变化为使用低k介电材料(如具介电常数k为3.6或更小)做为绝缘材料。在用于多层相互连接机制的传导材料及绝缘材料二者的变化为提供挑战及需要在加工技术的变化。
铜为所欲的传导线路材料因其具较铝为高的传导性，然而，铜传导材料的RC(电阻/电容)时滞可为问题的，故低k介电材料被使用以降低电容耦合及减少在相互连接线路间的RC时滞。一些被使用的低k绝缘材料包括有机旋涂式材料，其必须被加热以移除液体、或溶剂。与金属如铜相较，这些低k绝缘材料常具高热膨胀系数(CTE)，例如，一些低k介电材料具70p.p.m./度C大小的CTE，相较于铜，其具约11p.p.m./度C的CTE。
在制造期间因为制造方法的本质，半导体晶圆常是温度循环的，当装置包括许多层金属化及介电材料时，该低介电常数材料层的溶剂移除加热步骤必须被重复数次(例如每一层必须被熟化)，其可能为问题的。金属传导线路及低k介电绝缘层的热膨胀系数的不相配造成膨胀超过铜传导线路的低k介电绝缘层，此CTE不相配引起热机械应力，导致增加的阻抗，贯孔层离，及电中断与打开，特别是当贯孔接触下方传导线路，造成降低的收率。
【发明内容】
本发明具体实施例达到做为贯孔以连接至下方传导线路的技术优点及形成该贯孔的方法，此贯孔提供强度、坚固及稳定电阻于多层半导体装置的金属相互连接层，贯孔有意地自下方传导线路凸出，接近该传导线路顶部边缘的绝缘材料部分被移除，故贯孔接触在顶部边缘该传导线路的侧边部份，此增加表面积使得有大量的表面积提供给贯孔以与该传导线路接触，增加连结强度。在一具体实施例中，该传导线路包括向外延伸的钩形区域，使得当贯孔形成时，锁定区域形成于接近该传导线路钩形区域的贯孔，进一步加强该结构。
根据本发明较佳具体实施例，制造半导体装置的方法包括提供工件、放置第一绝缘层于该工件上，及以传导线路图案图案化该第一绝缘层。该传导线路图案以传导材料填充以形成在该第一绝缘层内的至少一传导线路，该传导线路包括顶部表面及至少一侧壁。第二绝缘层位于该第一绝缘层及至少一传导线路上方，一部份该第二绝缘层被移除以露出至少一部份该传导线路的顶部表面，一部份该第一绝缘层被移除以露出至少该传导线路的至少一侧壁的顶部部份，其中移除一部份该第二绝缘层及移除一部份该第一绝缘层包括形成一贯孔开孔。该贯孔开孔以传导材料填充以形成贯孔，其中该贯孔与至少一部份该传导线路的顶部表面及与至少该传导线路的至少一侧壁的顶部部份接触。
根据本发明另一较佳具体实施例，形成半导体装置的贯孔之方法包括提供工件、放置第一绝缘层于该工件上，及形成硬罩幕于该第一绝缘层上。该硬罩幕及该第一绝缘层被图案化，其中该硬罩幕及该第一绝缘层的经图案化部份包括侧壁。第一传导内衬形成于至少该经图案化硬罩幕及第一绝缘层的侧壁，且第一传导材料形成于该第一传导内衬上，其中一部份该第一传导内衬及一部份该第一传导材料包括至少一传导线路。该传导线路包括顶部表面及至少一侧壁，其中该传导线路至少一侧壁包括向外延伸的钩形区域。覆盖层形成于该第一绝缘层及该第一传导内衬，及第二绝缘层位于该覆盖层上方，一部份该第二绝缘层及一部份该覆盖层被移除以露出至少一部份该传导线路的顶部表面，及一部份至少该硬罩幕被移除以露出至少该传导线路的至少一侧壁的顶部部份，其中移除一部份至少该硬罩幕及移除一部份该第一绝缘层包括形成一贯孔开孔。第二传导内衬形成于至少该第二绝缘层上方，且第二传导材料形成于第二传导内衬上，其中一部份该第二传导内衬及在该贯孔开孔内的一部份该第二传导材料形成贯孔，该贯孔与至少一部份该传导线路的顶部表面及与至少该传导线路的至少一侧壁的顶部部份接触，及一部份该贯孔第二传导材料位于传导线路钩形区域下方以形成锁定区域于接近该传导线路钩形区域的贯孔内。
根据本发明另一较佳具体实施例，一种半导体装置包括一工件、位于该工件上的第一绝缘层，及于该第一绝缘层内形成的至少一传导线路，该传导线路包括顶部表面及至少一侧壁，该传导线路至少一侧壁包括向外延伸的钩形区域。第二绝缘层位于该传导线路及该第一绝缘层上方，及至少一贯孔形成于在该传导线路上方的该第二绝缘层内，其中该贯孔与至少一部份该传导线路的顶部表面及与至少该传导线路的至少一侧壁的顶部部份接触。
本发明另一较佳具体实施例为一种半导体装置其包括一工件、形成于该工件上的第一绝缘层，及形成于该第一绝缘层上的硬罩幕。一部份该第一绝缘层及一部份该硬罩幕包括侧壁。至少一传导线路形成于该第一绝缘层及该硬罩幕内，该传导线路包括位于至少一部份该第一绝缘层及一部份该硬罩幕的侧壁之内衬。该传导内衬亦包括含位于该内衬上方的铜之填充材料，该传导线路包括顶部表面及至少一侧壁，覆盖层形成于至少该硬罩幕，及由低k介电材料组成的第二绝缘层形成于该覆盖层上方，一贯孔延伸穿过该第二绝缘层及该覆盖层至邻接至少一部份该传导线路的顶部表面而形成，其中该贯孔延伸穿过至少该硬罩幕至邻接至少该传导线路的至少一侧壁的顶部部份。
本发明具体实施例的优点包括防止于在多层相互连接结构的热膨胀期间，因具不同热膨胀系数的各种材料所引起的层离、破裂及开孔在贯孔及下方传导线路间发生。有意地自下方传导线路凸出贯孔造成增加的表面积以用于传导线路及贯孔连接，改良相互连接结构的强度及坚固性，特别是在温度循环期间。本发明的锁定凸出贯孔提供强健的、坚固的结构，其可在晶圆被暴露于高温以熟化低介电常数绝缘材料的许多次期间耐热循环，及在其它加工步骤中亦耐热循环。本发明产生改良的收率及在晶圆内垂直相互连接连接点的降低电阻值。
前文已列出相当广的本发明具体实施例的特性及技术优点以使得下文的本发明详细叙述可被更加地了解。本发明具体实施例的其它特性及优点可于下文被叙述，其形成本发明权利要求的主题。熟知本技艺者应了解所揭示的观念及特定具体实施例可容易地被用作修改或设计以进行本发明相同目的之其它结构或方法的基础。熟知本技艺者亦应了解此种相当构造并不偏离在所附权利要求所说明的本发明精神及范围。
【附图说明】
为更完全了解本发明，及其优点，现在参考下列叙述及相关图式，其中：
第1图说明先前技艺具贯孔的多层集成电路的结构之截面视图，此贯孔提供至各种传导层的下方传导线路之连接；
第2-5图显示根据本发明较佳具体实施例在各个制造阶段集成电路的结构之截面视图，其中该贯孔有意地自下方传导线路凸出，及围绕该传导线路的绝缘材料被过蚀刻以增加该贯孔至传导线路机械连接的表面积；
第6图显示一种本发明具体实施例其中该贯孔的宽度大于该下方传导线路的宽度，产生在该传导线路两侧的凸出；
第7图说明根据本发明具体实施例制造该贯孔的较佳方法之流程图；
第8图显示本发明具体实施例之截面视图，其中该传导线路包括朝围绕该传导线路的绝缘层的经过蚀刻区域向外延伸的钩形区域，形成至该传导线路贯孔的锁定或关键区域之形成；及
第9图显示该传导线路的钩形区域，及形成于该钩形区域下方的该贯孔的锁定区域之放大图。
【具体实施方式】
本较佳具体实施例的制造及使用详细讨论于下文，然而，应了解本发明具体实施例提供一些可应用的本发明观念，其可以特定内文的广泛变化被具体化。所讨论特定具体实施例仅为本发明制造及使用的特定方式之说明，且不欲限制本发明范围。
本发明具体实施例会以参考在特定内文的较佳具体实施例被叙述，称之为具含铜的多层相互连接结构之半导体装置。然而，本发明亦可被应用于具多层相互连接结构之任何多层半导体装置，其包含其它材料如铝或其它金属，及半导体材料如多晶硅，做为实例。
先前技艺贯孔形成的问题将被讨论，接着为本发明较佳具体实施例及其一些优点的叙述。名称”贯孔”于本文被使用以叙述一部份如位于半导体集成电路(IC)的传导层间的传导材料之塞或线路以提供电及机械路径以使在该IC操作期间电流可流动。仅一贯孔及传导线路被示于每一图，虽然许多贯孔及传导线路可存在于每一绝缘层内。仅一相互连接层被示出：然而，该贯孔的顶部表面可连接至在相邻的相互连接层之后续形成的传导线路。
第1图说明先前技艺具贯孔20的多层集成电路结构10之截面视图，贯孔20提供至在传导层的下方传导线路16之连接。为形成该结构10，第一绝缘层14被形成于基材或工件12上。绝缘层14使用微影技术被图案化，以形成至少一传导线路16的开孔，传导材料被沉积于该绝缘层14以填充该传导线路开孔。过多传导材料以单镶嵌方法被自该绝缘层14顶部表面移除以形成传导线路16。
当传导线路材料包括如铜，镶嵌方法典型上被使用。或者，该传导线路16可由沉积该传导材料于该基材12、图案化及蚀去一些传导材料以形成该传导线路16，及接着沉积该第一绝缘层14于该传导线路16上方而被形成。
第二绝缘层18被沉积于该传导线路16及第一绝缘层14上方，贯孔20以镶嵌方法形成于该第二绝缘层18，如同对该传导线路16所叙述，或者该贯孔20可替代地藉由沉积传导材料、图案化及蚀刻该传导材料而被形成，之后为该第二绝缘材料18之沉积而被形成。
当显著差异存在于该贯孔20材料及该第二绝缘材料18的CTE时，问题产生于该贯孔相互连接结构。例如，若该第二绝缘材料18具较该贯孔20材料为高的CTE，则当该装置10被加热时，该第二绝缘材料18较该贯孔20更为膨胀，此产生在该贯孔20的切变应力，其可产生在该贯孔20及该传导线路16间空隙22之形成，如所示。或者，部份空隙或细线裂口(未示出)可在该贯孔20及该传导线路16间形成。
当低k介电材料被用做该第二绝缘层18材料时，此特别为有问题的，此材料典型上具较传导材料如铜为更高的CTE，例如铜的热膨胀系数为16-17p.p.m./度C，相较于低k介电材料SiLKTM，其具热膨胀系数为60-70p.p.m./度C。在多层相互连接堆栈的其它绝缘层，如第一绝缘材料14，亦包括低k介电材料。在方法流程中，在每一低k介电常数材料层沉积后，有机旋涂式材料必须被加热以移除溶剂，如此，该下方层绝缘层，如先被沉积的绝缘层，被加热可被加热六次或更多次至邻接如400度C，此热循环引起该低k介电材料18的膨胀较该传导贯孔20的膨胀更大，使得力量自该贯孔20朝下方传导线路16及任何叠置传导线路(未示出)向下及向上地施用。
每一次晶圆10被加热时，该低k介电材料14/18较该贯孔20及该传导线路16更为膨胀，在该贯孔20及介电层18间的热不相配造成由传导线路16及贯孔20所产生的传导路径的阻抗之增加，特别是，该传导线路16的顶部表面与该贯孔20的底部表面的接合因该介电层18的膨胀被压缩，造成该贯孔自该传导线路16的顶部表面的部份或完全分离，其可引起在电连接或间歇性电连接的”开口”情况。该热-机械应力亦引起电阻的增加，及可造成减少的半导体装置制造收率或在测试或稍后的使用期间可能的失效。
贯孔分离、降低的收率及传导线路的增加电阻之先前技艺问题可由本发明具体实施例的使用而被避免或减轻。第2-5图显示根据本发明较佳具体实施例在各个制造阶段集成电路结构之截面视图，其中贯孔139(参看第5图)有意地自下方传导线路117凸出，及在该传导线路的顶部侧壁的绝缘材料114被过蚀刻以增加该贯孔至传导线路机械连接的表面积量。
首先参考第2图，工件112被提供。该工件112较佳为包括位于其上的氧化硅，及可能邻接单晶硅基材，该工件112可包括其它传导层或其它半导体组件如晶体管、二极管等，化合物半导体如GaAs、InP、Si/Ge、SiC可被替代地使用以取代硅。
第一绝缘层114被沉积于该工件112上，第一绝缘层114较佳为包括低介电常数(k)介电材料，如具介电常数k为约3.6或更小。第一绝缘层114较佳为包括有机旋涂式材料如聚醯亚胺，此种材料的商标包括如道氏化学公司的SiLKTM及AlliedSignal公司的FLARETM。或者，非低k介电材料如二氧化硅及/或氮化硅(如Si3N4)可被使用。若低-k介电材料被使用，在旋涂该材料后，该晶圆可被暴露于如约400度C的热步骤以移除溶剂。
该第一绝缘层114被图案化及蚀刻，及部份该第一绝缘层114被移除以产生开孔，于此该传导线路116被形成。第一传导材料116被沉积于该第一绝缘层114以填充该传导线路开孔。过多部份的第一传导材料116使用如化学-机械光(CMP)方法以自该第一绝缘层114顶部表面移除以形成至少一传导线路117，如所示。
选择的第一传导内衬132可在沉积该第一传导材料116前被沉积，该第一传导内衬132较佳为保形的，且可包括如Ta、TaN、WN、TiN的单一层，该第一传导材料116较佳为包括铜，虽然铝，其它金属或其组合物亦可被使用。若该第一传导材料116包括铜，较佳为内衬132被使用，以防止铜扩散进入该下方工件112及第一绝缘层114材料。该第一传导内衬亦可包括含阻挡层及种晶层的双层，该阻挡层可包括与如上列出用于单一层第一传导内衬132类似的材料，该种晶层可包括如铜合金，及或者可包括其它金属。该种晶层协助第一传导材料的填充方法，特别是当如电镀方法被使用以沉积该第一传导材料。
第一传导线路117较佳为由如镶嵌或双镶嵌方法形成，该第一传导线路117包括顶部表面及至少一侧壁，该第一传导线路117可包括如长的、薄的长方形，其延伸进入纸及自纸延伸出来，该第一传导线路117可包括高纵横比(未示出)；如该第一传导线路117的垂直高度可大于水平宽度10∶1或更大，该第一传导线路117包括该内衬132及该第一传导材料116。
第二绝缘层118被沉积于该传导线路117上方及第一绝缘层114上方，如第3图所示。该第二绝缘层118较佳为包括具介电常数k为3.6或更小的低-k介电材料，及需要加热至如约400度C以移除溶剂。或者，该第二绝缘层118可包括习知介电材料如二氧化硅及/或氮化硅。
该第二绝缘层118经由微影如使用罩幕被图案化，如第3图所示，光致抗蚀剂124被沉积于该第二绝缘层118上，及部份该光致抗蚀剂124被露出，部份该光致抗蚀剂124被移除，留下贯孔图案126。
使用留在该第二绝缘层118的该光致抗蚀剂124，该第二绝缘层118的部份128被移除以形成在该第二绝缘层118的贯孔开孔134(参看第4图)，该贯孔开孔134较佳为使用反应性离子蚀刻(RIE)方法步骤形成。该蚀刻方法步骤较佳为包括主要地不等向性的蚀刻方法，其中该蚀刻剂物质或气体被基本上被导向该晶圆的垂直表面以产生在该第二绝缘层118内的基本上垂直侧壁。不等向性的蚀刻方法较佳为包括放置光罩幕于经暴露的第二绝缘层118表面及暴露该晶圆于氧气、氮气或其组合物，或者如具少量O2的CHF3。除了移除一部份该第二绝缘层118，所有或部份该光致抗蚀剂124可被移除做为蚀刻方法的一部份。
在一具体实施例中，当该下方传导线路117的顶部表面被触及时，蚀刻方法停止。在此具体实施例中，晶圆被暴露于第二蚀刻方法步骤以移除邻接该传导线路117的至少一侧壁的顶部部份的该第一绝缘层114的部份130，留下示于第4图的贯孔开孔134之结构。第二蚀刻方法步骤可包括溅镀蚀刻其在沉积形成传导材料的贯孔前亦清洁贯孔开孔134。该第二蚀刻方法步骤亦为主要地不等向性的，但在一具体实施例中，该第二蚀刻方法步骤具足够等向性的组件以自该传导线路217的钩形区域254下方移除该第一绝缘层214的部份252(未示于第4图；参看第7及8图)。
再参看第4图，在另一具体实施例中，当该下方传导线路117的顶部表面被触及时，蚀刻方法并未停止，而是，该蚀刻方法被持续以移除邻接该传导线路117的至少一侧壁的顶部部份的该第一绝缘层114的部份，留下示于第4图的贯孔开孔134。再次，此蚀刻方法亦为主要地不等向性的，但在一具体实施例中，该蚀刻方法具足够等向性的组件以自该传导线路217的钩形区域254下方移除该第一绝缘层214的部份252(未示于第4图；参看第7及8图)。
较佳为，移除一部份该第一绝缘层以形成该贯孔开孔134包括自该第一绝缘层的顶部表面下方移除至少100埃，亦较佳为，自该第一绝缘层的顶部表面下方移除一部份该第一绝缘层包括移除5至15％的该第一绝缘层第一厚度。较佳为，根据本发明具体实施例，在该蚀刻方法期间没有任何部份的该传导线路117材料被移除以移除部份该第一及第二绝缘层114及118。
接着，该贯孔开孔134以传导材料填充以形成贯孔139，如第5图所示。该贯孔开孔134可先以选择性的第二传导内衬136填充，及接着其余该贯孔开孔134以第二传导材料138填充以形成贯孔139，贯孔139包括内衬136及填充材料138。该贯孔139被采用以进行与至少该传导线路117的顶部表面部份进行机械及电接触及邻接至少该传导线路117的顶部表面部份，该贯孔139亦进行与至少该传导线路117的至少一侧壁的顶部部份，亦即在区域140，进行机械及电接触及邻接至少该传导线路117的至少一侧壁的顶部部份。
若该第二传导材料138包括铜，该贯孔139较佳为包括第二传导内衬136，以防止铜扩散进入该第一及第二绝缘层118。该选择性的第二传导内衬136较佳为使用保形沉积方法被沉积，留下沿该贯孔开孔134内壁的保形内衬或扩散阻挡136。较佳为，该传导内衬132包括由化学气相沉积(CVD)所沉积的氮化钛。或者，该传导内衬132可包括氮化钽、氮化钨、耐火金属或其它可使用如CVD方法或无电镀被保形沉积的阻挡层。该内衬132可包括含阻挡层及保形种晶层的双层材料，其较佳为包括铜、铝、其它金属或其组合物，该种晶层可使用如CVD方法沉积。
其余该贯孔开孔134使用电镀或无电镀填充方法以第二传导材料138填充以产生具位于该第二绝缘层118内的部份及具位于该第一绝缘层114内的部份之无空隙贯孔139。该第二传导材料138较佳为包括铜、铝或其它金属或其组合物，该第二传导材料138可使用CVD或物理(非保形)气相沉积(PVD)沉积，接着为回焊方法。
根据本发明具体实施例，该贯孔139有意地自该下方传导线路117的至少一边缘凸出，该凸出允许该第一绝缘层114的过蚀刻及产生悬挂于该传导线路顶部边缘的贯孔(亦即，悬垂区域)。较佳为水平凸出的量(亦即，该贯孔139图案未与该传导线路117的最右边缘对准的量，于第5图)范围自10至35％的该贯孔139宽度，及更佳为水平凸出的量为10至25％的该贯孔宽度。
在示于第2至5图的本发明具体实施例中，邻近该传导线路117的该第一绝缘层114为有意地被过蚀刻。过蚀刻该第一绝缘材料114产生该贯孔139增加表面积量以接触及邻接该传导线路117。例如，在示于第5图的截面视图中，在该传导线路117及该贯孔139间的表面积量增加量140，其为延伸进入该第一绝缘层114的该贯孔139之垂直部份的长度，该增加的垂直表面积140增加该传导线路117及该贯孔139间的机械及电连结区域，减少该贯孔139及该传导线路117分离及空隙的机率。
亦注意典型上，该传导线路117包括长的正方形形状，所以，该额外垂直表面积140为传导线路117及贯孔139的较短长度乘以该贯孔139的宽度(想象该贯孔宽度为进入纸或自纸出去)，该贯孔形状可为如圆柱形。
该贯孔139被示出为具约略与该下方传导线路117水平宽度相同的水平宽度，然而，该贯孔139宽度可小于该传导线路117宽度，或者该贯孔139宽度可大于该传导线路117宽度，若该贯孔139宽度大于该传导线路117宽度，则该贯孔139可在邻接该传导线路117相对侧壁的顶部区域之两侧向下延伸进入该第一绝缘层114，产生表面积的更大增加，如在区域140，以用于该贯孔139至该传导线路117的机械及电连结，如第6图所示。
用来填充该贯孔开孔的该传导材料可包括具第一热膨胀系数(CTE)的材料，该第一CTE包括如20p.p.m./度C或更少。该第二绝缘层可包括具第二CTE的材料，该第二CTE为较该第一CTE为高，该第二CTE可为如50p.p.m./度C或更多。该多层相互连接结构的其它绝缘层，如该第一绝缘层114，亦可包括第二CTE材料，类似地，该多层相互连接结构的其它传导层，如该传导线路117，亦可包括第一CTE材料。
第三介电层，较佳为包括低k介电层，可被沉积于该贯孔139上方及该第二绝缘层118的顶部表面上方(未示出)。该第三介电层可被加热以移除溶剂，及之后以传导线路图案图案化以接触该贯孔130。或者，非低k介电体如二氧化硅及/或氮化硅可被用于该第三介电层。第二传导线路或区域可接着被形成于该第三介电层内及在该贯孔139上，其中该贯孔139被使用以连接该上方第二传导线路至在该下方第一绝缘层114内的传导线路117。选择的传导内衬可在该第二传导线路形成前被沉积，在该第三绝缘层内的该上方第二传导线路较佳为包括与该第一传导线路117相同的金属材料，如铜、铝、或其组合物。许多，如六至八或更多，具贯孔139的其它传导层可根据本发明方法以此方式被沉积，该贯孔130有意地自下方传导线路凸出及悬挂，且下方绝缘层被过蚀刻以产生更坚固的多层相互连接结构。
根据本发明具体实施例形成坚固贯孔139的流程图160被示于第7图。首先，传导线路117被形成于第一绝缘层114内(步骤162)，及第二绝缘层118被沉积于该传导线路117及该第一绝缘层114上方(步骤164)，接着，在一具体实施例中，两步骤蚀刻方法被使用以形成该贯孔开孔134，在此具体实施例中，该第二绝缘层118以该贯孔开孔134图案化，移除该第二绝缘层118的部份128(步骤166)，接着，该第一绝缘层114的部份130被移除(步骤168)。在另一具体实施例中，单一蚀刻方法被使用以形成该贯孔开孔134于第二及第一绝缘材料118及114，该第二绝缘层118以该贯孔开孔134图案化，移除该第二绝缘层118的部份128及该第一绝缘层114的部份130被移除(步骤170)，该贯孔开孔134接着以传导材料填充以形成贯孔139(步骤172)，如第5图所示，及后续加工步骤接着于该晶圆上被执行(步骤174)。
第8图显示本发明另一较佳具体实施例之截面视图，其中该传导线路217包括朝围绕该传导线路的该绝缘层244的经过蚀刻区域向外延伸的钩形区域254，形成至该传导线路217的该贯孔239的关键区域248之形成。该结构较佳为使用如与第2-5图所示的具体实施例所叙述的类似制造步骤及材料而形成。然而，在第8图中，选择性的硬罩幕244绝缘层及覆盖层246被示出。
较佳为，该第一绝缘层214及该第二绝缘层218包括低k介电材料如有机层间介电体(ILD)材料或叙述于第2-5图的材料。该硬罩幕244可在该传导线路217的开孔形成前被沉积于该第一绝缘层214。该硬罩幕244包括介电材料如氮化硅或二氧化硅。
该传导线路217包括朝向该传导线路图案的底部向内些微变细的侧壁，产生在该传导线路217侧壁的外部顶部部份的钩形区域254，如所示。该钩形区域自该传导线路217向外朝向该硬罩幕244或该第一绝缘层214延伸。
该传导线路217，特别是当包括铜，较佳为包括第一传导内衬232及第一传导填充材料216。该第一传导内衬232可包括含阻挡层及种晶层的双层，如第2-5图所示的具体实施例所叙述的。
在形成该传导线路217后，较佳为包括SiN，及或者包括商标名称BloKTM或其它介电扩散阻挡的选择性介电覆盖层246可被沉积于该传导线路217及该硬罩幕244(或于该第一绝缘层214，当硬罩幕244未被使用)。当该传导线路217包括如铝时，该介电覆盖层246可不为需要的，但当该传导线路217包括铜时，该覆盖层246较佳为被使用。
该第二绝缘层218被沉积于该覆盖层246上方，及接着该贯孔开孔(未示于第8图；参考第4图)被形成于该第二绝缘层218、覆盖层246、及硬罩幕244。较佳为该贯孔在该硬罩幕顶部表面下方延伸至少100埃。亦较佳为该贯孔在该硬罩幕顶部表面下方延伸约该硬罩幕第一厚度的20-40％，或者，该贯孔开孔亦可延伸穿过该选择硬罩幕244进入该第一绝缘层214，未示出。若没有任何硬罩幕244被使用，则较佳为，移除部份该第一绝缘层214以形成该贯孔开孔234包括自该第一绝缘层214的顶部表面下方移除至少100埃，亦较佳为，移除部份该第一绝缘层214包括自该第一绝缘层214的顶部表面下方移除5至15％的该第一绝缘层214第一厚度。第二传导内衬236及该第二传导材料238被沉积于该贯孔开孔内以形成该贯孔239，如所示。
如在所示的具体实施例及参考第2-5图所叙述的，再次，该贯孔239较佳为有意地自该传导线路217于水平方向凸出，使得邻近该传导线路217侧壁的顶部部份的绝缘材料，在此情况下，至少该硬罩幕244，可被过蚀刻。在此具体实施例中，移除至少该硬罩幕244的蚀刻方法较佳为至少部分等向性的以确保一部份该硬罩幕244材料可自该传导线路钩形区域254下方被移除。除了邻接侧壁217的悬垂，该贯孔239亦可被有意地为过大的以产生在相对于侧壁217的侧壁之悬垂(未示于第8图；参看第6图)。
第9图显示关键区域248之放大图，其包括该传导线路217的钩形区域254，及形成于该传导线路钩形区域254下方的该贯孔239的锁定区域252。有利的是，锁定区域252在该传导线路217的钩形区域254的邻近、相邻及下方形成，产生坚固的机械关键区域。有利的是，在此关键区域248，该传导线路钩形区域254及贯孔锁定区域252为机械地锁在一起，故影响该结构的热应力不会使得该传导线路217及该贯孔239分开。该钩形区域254合适于该锁定区域252，故该贯孔239无法移动。无论周围绝缘材料218、246、244及/或214的扩张或收缩，该贯孔239相关于该传导线路217为稳定化的。
注意虽然该贯孔锁定区域252被示于第8及9图为形成于该硬罩幕244内，该锁定部份252亦可替代地向下延伸进入该第一绝缘层214，而且，该锁定部份252可完全包含于该第一绝缘层214内，当硬罩幕244未被使用时。
本发明具体实施例达到做为通孔中间连接结构及其制造方法的技术优点以连接提供改良机械强度的多层集成电路的传导层，于此处所叙述的该贯孔139/239结构及形成方法防止在热膨胀期间，在贯孔139/239及下方传导线路117/217间发生层离、分离、破裂及开孔，热膨胀期间：在多次在低介电常数绝缘材料溶剂移除、层沉积、最后退火、或介电体熟化该晶圆被暴露于极热期间的期间。本贯孔139/239结构及形成该贯孔方法之使用产生改良的收率及在晶圆内垂直连接点的降低的电阻值，延伸进入该第一绝缘层114/214/244的该贯孔139/239的过切部份提供较大表面积140/240给贯孔139/239以机械地及电地连接至下方传导线路，稳定化该热膨胀效应。该传导线路217的钩形区域254造成该贯孔239的锁定区域252之形成，形成关键区域248，本发明亦产生传导线路117/217及贯孔139/239的垂直链的改良电可靠度。
本发明具体实施例于此以单镶嵌结构叙述，然而，亦具双镶嵌方法之应用。
虽然本发明具体实施例及其优点已详细叙述，应了解各种变化、取代及替换可被进行而不偏离由所附权利要求所定义的本发明精神及范围。例如，熟知本技艺者可容易地了解于此所叙述的电路、电路组件、及电路感知机制可被变化但仍在本发明范围内。
而且，本申请案范围并不欲受限于在专利说明书所叙述的制程、机器、制造、物质组成、装置、方法及步骤之特定具体实施例，因熟知本技艺者可容易地由本发明揭示了解执行基本上与于此所叙述的相对应具体实施例相同功能或达到基本上相同结果的现存或要被发展的制程、机器、制造、物质组成、装置、方法或步骤可根据本发明被使用。因此，所附权利要求意欲包括此种制程、机器、制造、物质组成、装置、方法或步骤于其范围内。