三维互补金属氧化物半导体晶体管结构及其制备方法.pdf

本发明提供一种高速三维互补金属氧化物半导体晶体管(CMOS)的结构及其制备方法，其特征在于pMOS制备在大面积高质量单晶硅(110)面上，nMOS制备在大面积高质量单晶硅(100)面上，且pMOS和nMOS分开在不同层上。其制作方法是在(100)面上形成nMOS并覆盖上绝缘层后，将表面为(110)面的单晶硅薄膜转移到绝缘层上，在(110)面上制备pMOS，连线形成高速的CMOS结构；也可以在(110)面上形成pMOS并覆盖上绝缘层后，将表面为(100)面的单晶硅薄膜转移到绝缘层上，在(100)面上制备nMOS。本发明提供的金属氧化物半导体晶体管结构及其制备方法，可以获得高迁移率、高集成度和低成本。

1.  一种高速三维互补金属氧化物半导体晶体管的结构，其特征在于p型金属氧化物半导体晶体管制备在大面积高质量单晶硅(110)面上，n型金属氧化物半导体晶体管制备在大面积高质量单晶硅(100)面上，p型金属氧化物半导体晶体管和n型金属氧化物半导体晶体管分开在不同层上，彼此由绝缘层隔离。

2.  按权利要求1所述的三维互补金属氧化物半导体晶体管结构，其特征在于结构中制备在(100)面上的n型金属氧化物半导体晶体管在下面，制备在(110)面上的p型金属氧化物晶体管在上面。

3.  按权利要求1所述的三维互补金属氧化物半导体晶体管结构，其特征在于结构中制备在(100)面上的n型金属氧化物半导体晶体管在上面，制备在(110)面上的p型金属氧化物晶体管在下面。

4.  制备按权利要求1或2所述的三维互补金属氧化物半导体晶体管的方法，其特征在于在(100)面上形成n型金属氧化物半导体晶体管并覆盖上绝缘层后，将表面为(110)面的单晶硅薄膜转移到绝缘层上，在(110)面上制备p型金属氧化物半导体晶体管，连线形成高速的互补金属氧化物半导体晶体管结构，具体制备步骤是：
①用(100)硅片或表面为(100)面的绝缘体上硅作为衬底，用常规的金属氧化物半导体晶体管工艺制备n型金属氧化物半导体晶体管；
②在第一层互补金属氧化物半导体器件形成后覆盖上绝缘层，用化学机械抛光方法将绝缘层表面抛平；
③将该基片与另一埋嵌有缺陷层的(110)单晶硅基片在室温下进行等离子体键合；
④键合片在热或机械力作用下在缺陷层处剥离，将大面积(110)单晶硅薄膜转移到含器件的绝缘基片上；
⑤(110)单晶硅薄膜上制备p型金属氧化物半导体晶体管；
⑥连线。

5.  按照权利要求4所述的三维互补金属氧化物半导体晶体管的制备方法，其特征在于缺陷层为注氢层、硼氢共注层、氢氦共注层或多孔硅中的一种，具体是：
①所述的缺陷埋层中氢离子和氦离子的剂量为1×10¹⁶～9×10¹⁶cm^-2，硼离子的剂量为5×10¹⁴cm^-2～5×10¹⁵cm^-2。
②所述的多孔层的埋入是先采用电化学的方法制备多孔硅，再在多孔硅衬底上外延单晶硅层，使单晶硅下面埋嵌了多孔硅，具体是：采用(100)晶向的硅片，然后在1∶1的HF/C₂H₅COOH溶液、无光照的条件下阳极氧化，阳极氧化的电流密度为5mA/cm²，且在400℃的氧气氛下预氧化1小时，外延硅前用HF稀溶液清除多孔硅表面的氧化层，外延时超高真空镀膜仪的真空度为10^-9mbar，开始10nm硅外延速率为0.02nm/S，后来为0.04nm/S，衬底温度为800℃。

6.  制备如权利要求4所述的三维互补金属氧化物半导体晶体管的方法，其特征在于键合的方法是低温等离子体键合，在键合以前对键合表面进行等离子体处理，键合后在400℃以下退火，提高键合强度，具体工艺是：在键合前将两键合表面在调整的氨水∶双氧水∶去离子水＝1∶3∶10 RCA1和盐酸∶双氧水∶去离子水＝1∶1∶5的RCA2中进行清洗，然后对两键合片表面进行氧等离子激活，氧等离子体的条件是：气压15毫巴，等离子体功率为100W，氧流量为80sccm，去离子水中清洗并甩干后，将两基片在室温下面对面键合。

7.  按权利要求5所述的三维互补金属氧化物半导体晶体管的制备方法，其特征在于缺陷层剥离的方法为热处理、楔形物插入、高压水冲中的一种，剥离温度小于400℃。

8.  制备按权利要求1或3所述的三维互补金属氧化物半导体晶体管的制备方法，其特征在于先在(110)硅基片上制备p型金属氧化物半导体晶体管，然后将(100)单晶硅薄膜转移到覆盖了绝缘层的p型金属氧化物半导体晶体管上部，再在(100)面上制备n型金属氧化物半导体晶体管，具体工艺是：
①用(110)硅片或表面为(110)面的绝缘体上硅作为衬底，用常规的金属氧化物半导体晶体管工艺制备p型金属氧化物半导体晶体管；
②在第一层互补金属氧化物半导体器件形成后覆盖上绝缘层，用化学机械抛光方法将绝缘层表面抛平；
③将该基片与另一埋嵌有缺陷层的(100)单晶硅基片在室温下进行等离子体键合；
④键合片在热或机械力作用下在缺陷层处剥离，将大面积(100)单晶硅薄膜转移到含器件的绝缘基片上；
⑥(100)单晶硅薄膜上制备n型金属氧化物半导体晶体管；
⑥连线。

9.  按权利要求8所述的三维互补金属氧化物半导体晶体管的制备方法，其特征在于键合的方法是低温等离子体键合，在键合以前对键合表面进行等离子体处理，键合后在400℃以下退火，提高键合强度，具体工艺是：在键合前将两键合表面在调整的氨水∶双氧水∶去离子水＝1∶3∶10 RCA1和盐酸∶双氧水∶去离子水＝1∶1∶5的RCA2中进行清洗，然后对两键合片表面进行氧等离子激活，氧等离子体的条件是：气压15毫巴，等离子体功率为100W，氧流量为80sccm，去离子水中清洗并甩干后，将两基片在室温下面对面键合。

10.  按权利要求8所述的三维互补金属氧化物半导体晶体管的制备方法，其特征在于缺陷层为注氢层、硼氢共注层、氢氦共注层或多孔硅中的一种，具体是：
①所述的缺陷埋层中氢离子和氦离子的剂量为1～9×10¹⁶cm^-2，硼离子的剂量为5×10¹⁴cm^-2～5×10¹⁵cm^-2；
②所述的多孔层的埋入是先采用电化学的方法制备多孔硅，再在多孔硅衬底上外延单晶硅层，使单晶硅下面埋嵌了多孔硅，具体是：采用(100)晶向的硅片，然后在1∶1的HF/C₂H₅COOH溶液、无光照的条件下阳极氧化，阳极氧化的电流密度为5mA/cm²，且在400℃的氧气氛下预氧化1小时，外延硅前用HF稀溶液清除多孔硅表面的氧化层，外延时超高真空镀膜仪的真空度为10^-9mbar，开始10nm硅外延速率为0.02nm/S，后来为0.04nm/S，衬底温度为800℃。缺陷层剥离的方法为热处理、楔形物插入、高压水冲中的一种，剥离温度小于400℃。

三维互补金属氧化物半导体晶体管结构及其制备方法
技术领域
本发明涉及一种高速三维互补金属氧化物半导体晶体管(CMOS)的结构及其制备方法，属于微电子技术领域。
背景技术
随着信息技术的飞速发展，信息量越来越大，信息的获得、存储和转换要求越来越快，作为集成电路基本单元的MOS晶体管，速度是其重要性能指标之一。为了提高晶体管的速度，提出使用锗硅、应变硅等高迁移率的材料作为衬底材料，目前这些技术仍未成熟。研究发现：对于硅中的电子，(100)面上的迁移率最大，(110)面的迁移率最小，而对于空穴则相反，(100)面上的迁移率最小，(110)面的迁移率最大(T.Sato et al.，J.J.Appl.Phys.，8(1969)588；S.Takagi et al.，IEEE TED，1994，P2363)。因此，如果把pMOS制备在(110)面上，nMOS制备在(100)面上，则可以在成熟的硅工艺技术上大大提高CMOS的迁移率，IBM等一些大公司已经注意到这一点。Yang等(M.Yang，et al.，IEDM，2003，P453)提出利用特殊的SOI结构制备高速的CMOS，SOI结构由智能剥离的方法获得，顶层硅和衬底硅具有不同的晶面，分别为(100)和(110)面，通过刻蚀的方法将衬底硅露出后进行硅外延，这样在基片表面上形成(100)和(110)两种晶面，用于制备nMOS和pMOS。但是这种方法制备出的CMOS中肯定有一个MOS晶体管不是制备在SOI衬底上。Doris(B.Doris，et al.，2004 Symposium on ULSITechnology Digest of Technical Papers，P86)提出采用SHOT(Simplified Hybrid Orientation Technology)的新概念，将鳍状场效应晶体管(FinFETs)和超薄SOI MOSFET集成在一起，在这里FinFET技术可以制备(100)取向的晶体管，也可以制备(110)取向的晶体管，但是这种方法工艺较复杂。这两种方法都是在同一平面上制备出两种晶体取向的晶体管。
发明内容
本发明的目的在于提供一种三维互补金属氧化物半导体晶体管结构及其制备方法，以获得高迁移率、高集成度和低成本。
本发明的目的是通过下述结构实施的：将nMOS制备在大面积的(110)单晶硅薄膜上，pMOS制备在大面积的(100)单晶硅薄膜上，(110)单晶硅薄膜和(100)单晶硅薄膜处于不同层上。彼此由绝缘层隔离。这种CMOS结构保持了高速的特点，而且工艺简单，由于器件层多层排布，集成度也得到大大的提高，相应的成本也降低。
本发明提供一种高速三维互补金属氧化物半导体晶体管(CMOS)的结构，p型金属氧化物半导体晶体管制备在大面积高质量单晶硅(110)面上，n型金属氧化物半导体晶体管制备在大面积高质量单晶硅(100)面上，p型金属氧化物半导体晶体管和n型金属氧化物半导体晶体管分开在不同层上。
具体结构有二种：
1.制备在(100)面上的n型金属氧化物半导体晶体管在上面，制备在
(110)面上的p型金属氧化物晶体管在下面。
2.制备在(100)面上的n型金属氧化物半导体晶体管在下面，制备在
(110)面上的p型金属氧化物晶体管在上面。
本发明提供的高速三维互补金属氧化物半导体晶体管的上述二种结构的制作方法分别是：
(1)在(100)面上形成n型金属氧化物半导体晶体管并覆盖上绝缘层后，将表面为(110)面的单晶硅薄膜转移到绝缘层上，在(110)面上制备p型金属氧化物半导体晶体管，连线形成高速的互补金属氧化物半导体晶体管结构，
(2)或是在(110)面上形成p型金属氧化物半导体晶体管并覆盖上绝缘层后，将表面为(100)面的单晶硅薄膜转移到绝缘层上，在(100)面上制备n型金属氧化物半导体晶体管。
第一种结构的具体的工艺步骤包括：
1.采用(100)硅片或表面为(100)面的绝缘体上硅(SOI)作为衬底，用常规的金属氧化物半导体晶体管(MOS)工艺制备n型金属氧化物半导体晶体管；
2.在第一层互补金属氧化物半导体器件形成后覆盖上绝缘层，用化学机械抛光方法将绝缘层表面抛平；
3.将该基片与另一埋嵌有缺陷层的(110)单晶硅基片在室温下进行等离子体键合；
4.键合片在热或机械力作用下在缺陷层处剥离，将大面积(110)单晶硅薄膜转移到含器件的绝缘基片上；
5.在(110)单晶硅薄膜上制备p型金属氧化物半导体晶体管；
6.连线。
第二种结构的制作方法是：
1.采用(110)硅片或表面为(110)面的绝缘体上硅(SOI)作为衬底，用常规的金属氧化物半导体晶体管(MOS)工艺制备p型金属氧化物半导体晶体管；
2.在第一层互补金属氧化物半导体器件形成后覆盖上绝缘层，用化学机械抛光方法将绝缘层表面抛平；
3.将该基片与另一埋嵌有缺陷层的(100)单晶硅基片在室温下进行等离子体键合；
4.键合片在热或机械力作用下在缺陷层处剥离，将大面积(100)单晶硅薄膜转移到含器件的绝缘基片上；
5.在(100)单晶硅薄膜上制备n型金属氧化物半导体晶体管；
6.连线。
本发明所述的缺陷层为注氢层、硼氢共注层、氢氦共注层或多孔硅中的一种。
①所述的缺陷埋层中的氢、硼、氦等离子由离子注入机引入，缺陷埋层的位置以及顶层硅的厚度由离子注入机的能量决定。氢离子和氦离子的剂量为(1-9)×10¹⁶cm^-2，硼离子的剂量为5×10¹⁴cm^-2～5×10¹⁵cm^-2。
②所述的多孔层的埋入是先采用电化学的方法制备多孔硅，再在多孔硅衬底上外延单晶硅层，这样的单晶硅下面就埋嵌了多孔硅。
(a)所述的含多孔硅缺陷埋层的(100)硅片制备工艺：采用P型、(100)晶向、电阻率为0.01-0.02Ω·cm的硅片，然后在1∶1的HF/C₂H₅COOH溶液、无光照的条件下阳极氧化，阳极氧化地电流密度为5mA/cm²。为稳定多孔硅结构在400℃的氧气氛下预氧化1小时。外延硅前用HF稀溶液清除多孔硅表面氧化层。外延时超高真空镀膜仪的真空度为10^-9mbar，开始10nm硅外延速率为0.02nm/S，后来为0.04nm/S，衬底温度为800℃。
(b)所述的含多孔硅缺陷埋层的(110)硅片制备工艺与3相似，采用(110)硅片，外延出来硅膜的也是(110)。
本发明所述的键合方法是低温等离子体键合。在键合以前对键合表面进行等离子体处理，键合后在400℃以下退火，提高键合强度。
在键合前将两键合表面在调整的RCA1(氨水∶双氧水∶去离子水＝1∶3∶10)和RCA2(盐酸∶双氧水∶去离子水＝1∶1∶5)中进行清洗，然后对两键合片表面进行氧等离子激活。氧等离子体的条件是：气压15毫巴，等离子体功率为100W，氧流量为80sccm。去离子水中清洗并甩干后，将两基片在室温下面对面键合。
本发明所述的缺陷层剥离的方法为热处理、楔形物插入、高压水冲中的一种，剥离温度小于400℃。
图1是本发明实施例1所提供的一种高速三维CMOS结构示意图，在该结构中制备在(100)上的nMOS在下面，制备在(110)上的pMOS在上面。图2是本发明实施例2所提供的另一种高速三维CMOS结构示意图，在该结构中制备在(100)上的nMOS在上面，制备在(110)上的pMOS在下面。图3是图1所示晶体管制备方法的主要工艺步骤示意图。
(A)表面为(100)硅薄膜的初始SOI材料
(B)在(100)硅薄膜上制备pMOS
(C)CMP表面抛平
(D)低温等离子体键合
(E)退火
(F)在(110)硅薄膜上制备pMOS
图4是图2所示晶体管制备方法的主要工艺步骤示意图。
(A)初始SOI材料
(B)在(110)硅薄膜上制备pMOS
(C)CMP表面抛平
(D)低温等离子体键合
(E)退火
(F)在(100)硅薄膜上制备pMOS
图5是含气泡缺陷埋层的(100)硅片制备工艺示意图。
(A)离子注入产生气泡层
(B)气泡层上形成(100)硅薄膜
图6是含气泡缺陷埋层的(110)硅片制备工艺示意图。
(A)离子注入产生气泡层
(B)气泡层上形成(110)硅薄膜
图7是含多孔硅缺陷埋层的(100)硅片制备工艺示意图。
(A)电化学方法形成多孔硅
(B)多孔硅上形成(100)硅薄膜
图8是含多孔硅缺陷埋层的(110)硅片制备工艺示意图。
(A)电化学方法形成多孔硅
(B)多孔硅上形成(110)硅薄膜
图中，
11-(100)硅衬底
11’-(110)硅衬底
12-二氧化硅等绝缘埋层
13-nMOS
14-化学气相沉积法制备的层间绝缘介质
15-pMOS
16-介质隔离区
17-(100)硅薄膜
18-(110)硅薄膜
19-连线
21-剥离所需的缺陷埋层，为211和212中的一种
211-氢离子注入产生的气泡层
212-电化学方法形成的多孔硅
22-含缺陷埋层基片的(110)硅支撑片
22’-含缺陷埋层基片的(100)硅支撑片
以下实施例将有助于理解本发明，进一步阐明本发明实施性特点和显著的进步，但本发明决非仅限于实施例。
实施例1：图1所示高速三维CMOS的制作方法
1.初始材料为SOI材料，顶层硅为p型，表面是(100)硅薄膜，如图3(A)所示。
2.采用常规的SOI nMOS工艺制备nMOS，主要步骤为：(1)长薄氧60nm；(2)在氧化层上淀积氮化硅150nm；(3)场区光刻和场区硼注入；(4)场区氧化，去除表面氮化硅和氧化硅保护层；(5)形成栅氧化层；(6)多晶硅沉积；(7)多晶硅光刻；(8)源、漏区注入；(9)低温氧化；(10)引线。(如图3(B)所示)
3.用低压化学气相沉积(LPCVD)的方法在nMOS上部覆盖一二氧化硅层，用化学机械抛光(CMP)将表面抛平。(图3(C))
4.所示的基片与另一含剥离所需缺陷层的(110)基片进行低温等离子体键合。在键合前将两键合表面在调整的RCA1(氨水∶双氧水∶去离子水＝1∶3∶10)和RCA2(盐酸∶双氧水∶去离子水＝1∶1∶5)中进行清洗，然后对两键合片表面进行氧等离子激活。氧等离子体的条件是：气压15毫巴，等离子体功率为100W，氧流量为80sccm。去离子水中清洗并甩干后，将两基片在室温下面对面键合。(图3(D))
5.将键合片在300-400℃下退火5分钟，键合片在注氢层处剥离。为了提高键合强度，在400℃下退火4小时。用CMP将表面抛平。(参见图3(E))
6.在(110)薄膜上制备pMOS，工艺与常规SOI pMOS工艺相同。(参见图3(F))
7.连线获得图1所示的CMOS结构。
实施例2：图2所示高速三维CMOS的制作方法
1.初始材料为SOI材料，顶层硅为n型，表面是(110)硅薄膜，如图4(A)所示。
2.采用常规的SOI pMOS工艺制备pMOS。(图4(B))
3.用低压化学气相沉积(LPCVD)的方法在nMOS上部覆盖一二氧化硅层，用化学机械抛光(CMP)将表面抛平。(图4(C))
4.将图4(C)所示的基片与另一含剥离所需缺陷层的(100)基片进行低温等离子体键合。键合工艺同实施例1。(图4(D))
5.将键合片在300-400℃下退火5分钟，键合片在注氢层处剥离。为了提高键合强度，在400℃下退火4小时。用CMP将表面抛平。(图4(E))
6.在(100)薄膜上制备nMOS，工艺与常规SOI nMOS工艺相同。(图4(F))
7.连线获得图2所示的CMOS结构。
实施例3：
硅片中可剥离缺陷层的制备：
1.含气泡缺陷埋层的(100)硅片制备工艺：在(100)硅片中注入剂量为1×10¹⁵cm^-2的硼离子，然后注入剂量为5×10¹⁶cm^-2的氢离子。(图5)
2.含气泡缺陷埋层的(110)硅片制备工艺：注入离子和剂量同1，采用(110)硅片即可。(图6)
3.含多孔硅缺陷埋层的(100)硅片制备工艺：采用P型、(100)晶向电阻率为0.01-0.02Ω·cm的硅片，然后在1∶1的HF/C₂H₅COOH溶液、无光照的条件下阳极氧化，阳极氧化的电流密度为5mA/cm²。为稳定多孔硅结构在400℃的氧气氛下预氧化1小时。外延硅前用HF稀溶液清除多孔硅表面氧化层。外延时超高真空镀膜仪的真空度为10^-9mbar，开始10nm硅外延速率为0.02nm/S，后来为0.04nm/S，衬底温度为800℃。(图7)
4.含多孔硅缺陷埋层的(110)硅片制备工艺与3相似，采用(110)硅片，外延出来硅膜的也是(110)。(图8)