用于碲镉汞外延生长的数字合金复合衬底及制备方法.pdf

本发明公开了一种用于碲镉汞外延生长的数字合金复合衬底及制备方法，衬底包括：基片，在基片上依次置有缓冲层、数字合金层、过渡层。制备方法采用常规的分子束外延或原子外延方法及后处理技术。通过不同的生长工艺条件和特定的结构解决了在晶格失配衬底上外延的HgCdTe材料位错密度高的问题。同时通过调节数字合金层中的y组分使该合金层相对HgCdTe后继外延层为红外透明，可用作背照射结构的各种红外焦平面探测器的嵌入式前截止带通滤光片。本方法适合于在Si、Ge、GaAs以及宝石衬底上外延高质量HgCdTe材料，可以满足背照射、正照射各种红外焦平面探测器结构的使用要求。

1.  一种用于碲镉汞外延生长的数字合金复合衬底，包括：基片(1)，其特征在于：
在基片上通过分子束外延的方法依次置有缓冲层(2)、数字合金层(3)、过渡层(4)；
所说的基片(1)为Si、Ge、GaAs或宝石材料；
所说的缓冲层(2)为CdTe或ZnTe材料；
所说的数字合金层(3)由[Hg_1-xCd_xTe/Hg_1-yCd_yTe]_N材料制成，其中x和y分别是Cd的组分，N为Hg_1-xCd_xTe/Hg_1-yCd_yTe交替生长的周期数；
所说的过渡层(4)由CdTe或ZnCdTe材料制成。

2.  一种制备权利要求1所述的数字合金复合衬底的方法，其步骤为：
A.利用常规的分子束外延或原子层外延方法在基片上生长CdTe或ZnTe缓冲层，生长温度为200-250℃，厚度为2-50nm；
B.然后在Te分子束流保护气氛下原位进行退火，退火温度为350℃-400℃，退火时间为10-15min；
C.再将温度降到160-220℃，生长数字合金层[Hg_1-xCd_xTe/Hg_1-yCd_yTe]_N，其中，0≤x≤0.22，0.8≤y≤1，N为周期数，数字合金层的厚度为10-100nm；
D.再生长CdTe或ZnCdTe过渡层，生长温度为180-190℃，厚度不小于40nm；
E.然后在Te分子束流保护气氛下原位进行退火，退火温度为250-350℃，退火时间为10-15min。

用于碲镉汞外延生长的数字合金复合衬底及制备方法
技术领域
本发明涉及红外成像探测器或红外焦平面探测器所用的碲镉汞(HgCdTe)外延材料生长的衬底及制备方法。
背景技术
红外成像探测器或红外焦平面探测器技术的发展趋势是增大焦平面器件的规模和分辨率以提高目标识别能力。增大焦平面器件的规模意味着探测器芯片尺度的进一步扩大，进而对芯片衬底提出了更高的要求。与碲镉汞晶格匹配的碲锌镉衬底，由于其生长十分困难，价格十分昂贵，机械强度和晶体均匀性较差而不被人们看好。采用硅作碲镉汞外延材料的衬底除了具备与读出电路热匹配的优点之外，还具备极其廉价、面积大(12英寸)、热导率高(大约提高4倍)、平整度和机械强度高以及杂质少等特点，从而使焦平面器件的均匀性更好。因此采用与读出电路热匹配的Si衬底的碲镉汞外延材料制备的探测器芯片是国际上近年来不断追求的目标。
在Si、GaAs等大面积异质衬底上外延碲镉汞材料面临的最大问题在于晶格失配度，HgCdTe与Si之间的晶格常数失配度高达19.3％，与GaAs之间为14.6％，导致外延层晶向控制、高密度位错的抑制、表面缺陷密度抑制等问题变得十分困难，特别是晶格失配在外延材料中导致高密度失配位错，严重影响碲镉汞材料的性能，因此如何降低位错一直是人们关注的热点问题。
由于Si与HgCdTe之间19.3％的巨大晶格失配，大量的失配位错在衬底/外延薄膜界面处产生并增殖，严重影响HgCdTe材料的性能。人们普遍采用在衬底上先外延晶格常数介于Si和HgCdTe之间的II-VI材料，如CdTe，ZnTe，ZnCdTe，CaF₂，BaF₂等，将其作为缓冲层。如Sivanaanthan等人在Si上直接外延CdTe(J.Electronic Material，1993，vol 22：951)；de Lyon等人在Si上首先低温成核ZnTe层并实施高温退火的方法(Appl.Phys.Lett，1993，vol 63：818)。这些方法利用低温下趋于非平衡外延的性质，在控制外延层晶体取向、抑制层错、孪晶等晶体缺陷方面取得了明显的效果。但对于大幅度降低由于晶格失配所引发的高密度位错并没有很明显的效果。
由于缓冲层与HgCdTe还存在一定的晶格失配，人们对如何直接降低HgCdTe材料中的位错也进行了大量的研究。SCHAAKE HERBERT等人(“High-temperature Hg anneal for HgCdTe”，US4481044)在Hg气氛下高温退火使位错在薄膜中运动，形成闭合环，以降低位错密度。我们也对在GaAs衬底上分子束外延生长的HgCdTe外延层的位错密度以及退火对降低位错密度的效果用化学腐蚀显示位错腐蚀坑(EPD)的方法进行了位错密度评价研究。研究首次发现250℃低温退火可使EPD降低50％。在合适的高温退火条件下可使EPD降低约一个数量级。EPD纵向腐蚀试验表明，位错密度在HgCdTe表面最低，随离开表面的深度增加逐渐上升，退火使这种上升趋于更加缓慢。退火对位错的影响可以解释为在热应力场作用下位错热运动所导致的湮灭、交合过程。特别在HgCdTe中由于汞空位的大量存在，位错和汞空位的相互作用降低了位错的热运动激活能，从而即使在250℃下的低温退火对降低位错密度仍有较大的效果。这些分析与SCHAAKE HERBERT等人的研究结果一致。但是在研究中我们也发现，高温退火对中、长波HgCdTe降低位错密度作用明显，对短波HgCdTe材料EPD评价显示高温退火作用很小。
DE LYON TERENCE等人(“Growth of low dislocation density HgCdTedetector structures”，US5742089)通过在缓冲层与HgCdTe层之间增加一层组分梯度变化的过渡层以阻挡位错增殖，同时该过渡层还有助于提高探测器的量子效率。但是这一方法在实际工艺中对组分的精确控制提出了较高要求，如果实际束流与预测束流之间存在一定偏差，较容易形成组分的反梯度变化，在梯度层中形成红外吸收，反而降低探测器的响应。
MITRA PRADIP(“Defect reduction for interdiffused mercury cadmiumtelluride based infrared detector materials”，GB2379086)公布了用MOCVD的方法抑制HgCdTe中缺陷的研究。他的技术思路是在衬底上周期性交替外延HgTe和CdTe，并且在CdTe层中加入少量的Se以调节晶格常数与HgTe一致，然后经过退火完成HgCdTe混晶合成。由于这一方法需要引入Se源，给设备带来复杂性。
发明内容
基于上述已有技术存在的种种问题，本发明的目的是提供一种数字合金复合衬底及制备方法。该衬底用于HgCdTe材料的外延生长可降低由于晶格失配所导致的HgCdTe外延层中的位错密度。
本发明的数字合金复合衬底包括：基片，在基片上通过分子束外延的方法依次置有缓冲层、数字合金层、过渡层。
所说的基片为Si、Ge、GaAs或宝石材料；
所说的缓冲层为CdTe或ZnTe材料；
所说的数字合金层由[Hg_1-xCd_xTe/Hg_1-yCd_yTe]_N材料制成，其中x和y分别是Cd的组分，N为Hg_1-Cd_xTe/Hg_1-yCd_yTe交替生长的周期数；
所说的过渡层为CdTe或ZnCdTe材料。
本发明的制备上述数字合金复合衬底的方法，其步骤为：
A.利用常规的分子束外延或原子层外延方法在基片上生长CdTe或ZnTe缓冲层，生长温度为200-250℃，厚度为2-50nm；
B.然后在Te分子束流保护气氛下原位进行退火，退火温度为350℃-400℃，退火时间为10-15min；
C.再将温度降到160-220℃，生长数字合金层[Hg_1-xCd_xTe/Hg_1-xCd_yTe]_N，其中，0≤x≤0.22，0.8≤y≤1，数字合金层地厚度为10-100nm；
D.再生长CdTe或ZnCdTe过渡层，生长温度为180-190℃，厚度不小于40nm；
E.然后在Te分子束流保护气氛下原位进行退火，退火温度为250-350℃，退火时间为10-15min。一个数字合金复合衬底制备完毕，再在其上原位生长HgCdTe外延，即可用于制备红外成像探测器或红外焦平面探测器。
本发明的优点是：
1.适合于大面积HgCdTe分子束外延技术的应用，并可在外延生长设备中一次完成复合衬底与HgCdTe外延材料的生长。
2.本发明所提供的数字合金复合衬底及制备方法能够降低HgCdTe后继外延层中的位错密度，同时通过调节数字合金层中的y组分使该合金层相对HgCdTe后继外延层为红外透明材料，并可用作背照射结构的各种红外焦平面探测器的嵌入式前截止带通滤光片。
图1为本发明的数字合金复合衬底的结构示意图。
下面结合附图对本发明的具体实施方式作介绍：
见图1，本发明的数字合金复合衬底包括：基片1，在基片上通过分子束外延的方法依次置有缓冲层2、数字合金层3、过渡层4。
首先利用常规的分子束外延或原子层外延方法在Si基片1上生长CdTe缓冲层2，生长温度为200-250℃，厚度为2-50nm；然后提高温度到350-400℃，在分子束外延生长室内，在Te分子束流保护下进行退火，退火时间为10-15min。
再将温度降到160-220℃，生长数字合金层[Hg_1-xCd_xTe/Hg_1-yCd_yTe]_N，为了保证位错热运动效果，x值应该在0-0.22之间。y组分与后继HgCdTe外延层截止波长有关，对红外焦平面探测器y值应该在0.8≤y≤1范围内。N为周期数，各层厚度分别为d_x，d_y，每个周期厚度为d_x与d_y之和，总厚度N(d_x+d_y)为10-100nm。
再生长CdTe过渡层，生长温度为180-190℃，厚度不小于40nm；然后在分子束外延生长室内，在Te分子束流保护下进行退火，退火温度为250-350℃，退火时间10-15min。
基片1材料也可采用Ge、GaAs以及宝石等成熟的半导体材料。
缓冲层材料选用晶格常数介于基片和数字合金层材料之间即可，如ZnTe。
过渡层也可以采用ZnTe/CdTe数字合金的生长方式，通过调整周期内的Zn含量，使之与要外延生长的碲镉汞晶格匹配即可。
加入缓冲层的目的是为了缓解基片与数字合金层之间的巨大晶格失配，缓冲层采用低温成核并实施高温退火的方法在控制外延层晶体取向、抑制层错、孪晶等晶体缺陷方面有明显的效果。
加入数字合金层是因为小组分(0≤x≤0.22)在数字合金Hg_1-xCd_xTe层中存在大量的Hg空位，使材料中的位错热运动激活能降低，在较低退火温度的热应力场作用下位错热运动所导致的湮灭、交合，从而降低或抑制穿越进入HgCdTe层的高密度位错。另外由于在Hg_1-xCd_xTe和Hg_1-yCd_yTe界面存在一定的晶格应力，界面应力场促使界面下部的延伸位错向垂直于界面法线方向偏转，从而降低位错向界面上方延伸的几率，即起降低外延层中位错密度的作用。
CdTe过渡层的作用为：提供与后续外延HgCdTe层晶格一致性好的开始层，同时保护其下的数字合金层，防止在退火过程中Hg原子可能的蒸发损失所导致的数字数字合金层结构破坏。
在退火过程中，如果退火温度较高或者退火时间较长，则可能导致Hg的扩散，使数字合金层蜕变为HgCdTe混晶层，导致前截止波长发生移动，但由于位错运动和Hg扩散同时进行，Hg扩散不影响Hg空位浓度，故Hg扩散不影响位错密度的抑制效果。