制造半导体器件的方法 【技术领域】
本发明涉及一种制造半导体器件的方法，更具体地涉及一种制造半导体器件的方法，其中分别在高电压区与低电压区内形成不同厚度的栅极氧化物膜。
背景技术
以下将参考图1A至图1C，描述制造半导体器件的方法，其中分别在高电压区与低电压区内形成不同厚度的栅极氧化物膜。
参考图1A，依次在半导体基板11之上形成第一氧化物膜12、氮化物膜13以及第二氧化物膜14。以上，所形成的第一氧化物膜12的厚度为约50，所形成的氮化物膜13的厚度为约200以及所形成的第二氧化物膜14的厚度为约100。随后在整个结构上形成光刻胶(photoresist)膜(图中未显示)，通过该光刻胶膜暴露高电压区A而封闭低电压区B。随后使用光刻胶膜作为掩膜，通过湿法蚀刻工艺剥离高电压区A内的第二氧化物膜14及氮化物膜13。
参考图1B，进行预清洗过程。随后进行热氧化过程以在高电压区A内生长氧化物膜，从而形成栅极氧化物膜12A。
参考图1C，剥离保留在低电压区B内的第二氧化物膜14与氮化物膜13，随后使高电压区A的第一氧化物膜12凹陷。因而在高电压区A内形成厚栅极氧化物膜12A，以及在低电压区B内形成薄栅极氧化物膜12B。
然而，在高电压区A的栅极氧化物膜与低电压区B的栅极氧化物膜彼此接触的部分10处形成鸟嘴(bird’s beak)，其中高电压区A的栅极氧化物膜地厚度通过热氧化过程增加。因此，高电压区A与低电压区B之间的恒定电流应力测试(Constant Current Stress Test；CCST)中有多种变化。而且，考虑到电性能，由于峰的生成，存在器件的可靠性问题。因此，传输电荷需耗费大量时间。因而，在施加信号时减少响应时间困难。
【发明内容】
本发明旨在一种制造半导体器件的方法，其能减少高电压区及低电压区的栅极氧化物膜彼此接触的部分中出现的鸟嘴现象。
本发明的另一目的是提供一种制造半导体器件的方法，其中因为高电压区的氧化物膜的生长速度比通过加热方法生长实际高电压区的氧化物膜的生长速度快，所以减少了鸟嘴现象，以此方式在进行热氧化过程之前，对高电压区进行离子注入过程，从而断裂高电压区内氧化物膜表面上的结合结构(bonding structure)。
本发明的一个方面提供了一种制造半导体器件的方法，其包含以下步骤：依次在半导体基板之上形成第一氧化物膜、氮化物膜以及第二氧化物膜；选择性地除去第二氧化物膜与氮化物膜，其中用氮化物膜及第二氧化物膜覆盖第一氧化物膜的低电压器件区，以及暴露出第一氧化物膜的高电压器件区；通过进行离子注入过程来断裂第一氧化物膜的第二区的表面上的结合结构；进行热氧化过程以在第一氧化物膜的暴露部分上生长第三氧化物膜；以及通过除去第二氧化物膜及氮化物膜暴露出第一氧化物膜的第一区，以及使第三氧化物膜的部分凹陷，从而形成具有第一氧化物膜的第一区的第一栅极氧化物膜、具有第一氧化物膜的第二区的第二栅极氧化物膜，以及保留在第一氧化物膜的第二区上的第三氧化物膜。
本发明的另一方面提供了一种制造半导体器件的方法，其包含以下步骤：依次在半导体基板之上形成第一氧化物膜、氮化物膜以及第二氧化物膜；选择性地除去第二氧化物膜与氮化物膜，其中用氮化物膜及第二氧化物膜覆盖第一氧化物膜的低电压器件区，以及暴露出第一氧化物膜的高电压器件区；通过进行离子注入过程来断裂第一氧化物膜的第二区的表面上的结合结构；进行热氧化过程以在第一氧化物膜的暴露部分上生长第三氧化物膜；以及通过除去第二氧化物膜及氮化物膜暴露出第一氧化物膜的第一区，以及使第三氧化物膜的部分凹陷，从而形成具有第一氧化物膜的第一区的第一栅极氧化物膜、具有第一氧化物膜的第二区的第二栅极氧化物膜，以及保留在第一氧化物膜的第二区上的第三氧化物膜。
离子注入过程是通过使用BF2、磷(P)或砷(As)来进行的。
本发明的另一方面提供了一种制造半导体器件的方法，其包含以下步骤：依次在半导体基板之上形成第一氧化物膜、氮化物膜以及第二氧化物膜；剥离第一区中的第二氧化物膜及氮化物膜以暴露第一氧化物膜；进行离子注入过程以断裂第一区中第一氧化物膜表面上的结合结构；进行热氧化过程以生长第一区的第一氧化物膜；以及剥离第二区的第二氧化物膜及氮化物膜，随后使生长出的第一氧化物膜凹陷以在第一区及第二区内分别形成厚度不同的栅极氧化物膜。
第一区是形成有高电压器件的区，以及第二区是形成有低电压器件的区。
离子注入过程是通过使用BF2、磷(P)或砷(As)来进行的。
【附图说明】
图1A至图1C依次所示的截面图解释了现有技术中制造半导体器件的方法，其中分别在高电压区与低电压区内形成不同厚度的栅极氧化物膜；
图2A至图2D依次所示的截面图解释了本发明的实施方案的制造半导体器件的方法，其中分别在高电压区与低电压区内形成不同厚度的栅极氧化物膜；
图3是显示以常规的方法及本发明的方法形成栅极氧化物膜的情况下的CSCT比较结果的曲线图，其中横坐标表示栅极电压(gate volate)；以及
图4是显示以常规的方法及本发明的方法形成栅极氧化物膜的情况下的C-V应力比较结果的曲线图。
【具体实施方式】
现将参考附图，描述本发明的优选实施方案。由于所提供的优选实施方案的目的在于使本领域的普通技术人员能够理解本发明，所以可以以各种方式对这些实施方案进行修改，而并不限制于以下所述的优选实施方案。相同的附图标记表示相同或相似的部件。
图2A至图2D依次所示的截面图解释了本发明制造半导体器件的方法，其中分别在高电压区与低电压区内形成不同厚度的栅极氧化物膜。
参考图2A，在半导体基板21上依次形成第一氧化物膜22、氮化物膜23以及第二氧化物膜24。以上，所形成的第一氧化物膜22的厚度为约50，所形成的氮化物膜23的厚度为约200以及所形成的第二氧化物膜24的厚度为约100。随后在整个结构上形成光刻胶膜(图中未显示)，通过该光刻胶膜暴露高电压区A而封闭低电压区B。随后使用光刻胶膜作为掩膜，通过湿法蚀刻工艺剥离高电压区A内的第二氧化物膜24及氮化物膜23。
参考图2B，进行离子注入过程以断裂高电压器件区A内第一氧化物膜22的表面上的结合结构。以上，离子注入过程是通过使用BF2、磷(P)或砷(As)来进行的。
参考图2C，进行预清洗过程。随后进行热氧化过程以在高电压区A内生长预定厚度的第一氧化物膜22。在此情况下，通过离子注入过程，断裂高电压器件区A内的第一氧化物膜22的结合结构。因而，高电压器件区A内的第一氧化物膜22的生长速度快于加热方法的生长速度。如此，可减少高电压区A及低电压区B的第一氧化物膜22彼此接触的部分20处的鸟嘴现象。
参考图2D，剥离保留在低电压区B内的第二氧化物膜24及氮化物膜23，随后使高电压区A的第一氧化物膜22凹陷。因此，在高电压区A内形成厚栅极氧化物膜22A，以及在低电压区B内形成薄栅极氧化物膜22B。
图3是显示常规的方法100及本发明的方法200形成栅极氧化物膜的情况下的CSCT比较结果的曲线图，以及图4是显示常规的方法300及本发明的方法400形成栅极氧化物膜的情况下的C-V应力比较结果的曲线图。
根据以上所述的本发明，在进行热氧化过程以形成高电压区的厚栅极氧化物膜之前，先进行离子注入过程以断裂高电压区内氧化物膜表面上的结合结构。在生长实际高电压区的氧化物膜时，高电压区的氧化物膜生长速度快于加热方法的生长速度，因而减少了鸟嘴现象。因此，由于晶体管PN结的耗尽区增大，CCST特性得以改善。此外，还有可能减少或避免高电压区与低电压区之间出现的峰导致的影响。还有可能因鸟嘴现象的减少而减少传输电荷所耗的时间。