利用MOS晶体管的电压转换器.pdf

本发明涉及一种电压转换器，用于由取自地GND的输入电压VDD在输出端产生输出电压的电压转换器，所述电压转换器包括：设置在用作开关的MOS型的晶体管桥中的开关电容Cp，每一晶体管由具有按照时钟信号节拍变化的电平的控制信号来控制。本发明的特征在于，该转换器至少包括用于提供在用作开关的晶体管之一的栅极与源极之间施加的所述控制信号的控制电路，在其控制的晶体管等效于闭合开关时，所述控制电路具有产生控制信号的特殊功能，该控制信号具有与输入电压VDD成反比的幅度。

1、  一种电压转换器，用于由取自地GND的输入电压VDD在输出端产生输出电压，所述电压转换器包括：
-具有第一端N1和第二端N2的电容Cp，
-四个用作开关的MOS型晶体管T1-T2-T3-T4，每一晶体管由具有按照时钟信号节拍变化的电平的控制信号来控制，每一晶体管包括源、栅、漏，且以便于第一晶体管T1连接在输入电压VDD与第一端N1之间，第二晶体管T2连接在第一端N1与地GND之间，第三晶体管T3连接在输入电压VDD与第二端N2之间，和第四晶体管T4连接在第二端N2与输出端之间，其特征在于，它至少包括用于提供在用作开关的晶体管T1-T2-T3其中之一的栅极与源极之间施加的所述控制信号的控制电路，在其控制的晶体管等效于闭合开关时，所述控制电路具有产生控制信号的特殊功能，该控制信号具有与输入电压VDD成反比的幅度。

2、  如权利要求1所述的电压转换器，特征在于，在其控制P-MOS型晶体管时，所述控制电路包括：
-用作闭合开关的P-MOS型附加晶体管M1，
-与所述附加晶体管M1的漏-源结串联设置的电流源IREF_1，
-具有两个输入的开关COM1，其第一输入E1连接于附加晶体管M1和电流源IREF_1的中心抽头P，而第二输入E2连接于输入电压VDD，所述开关经由所述时钟信号被控制。

3、  如权利要求1所述的电压转换器，特征在于，在其控制N-MOS型晶体管时，所述控制电路包括：
-用作闭合开关的N-MOS附加型晶体管M2，
-与所述附加晶体管M2的漏-源结串联设置的电流源IREF_2，
-具有两个输入的开关COM2，其第一输入E1连接于附加晶体管M2和电流源IREF_2的中心抽头P，而第二输入E2连接于地GND，所述开关经由所述时钟信号被控制。

4、  一种集成电路，包括用于由取自地GND的输入电压VDD在输出端产生输出电压的电压转换器，所述电压转换器包括：
-具有第一端N1和第二端N2的电容Cp，
-四个用作开关的MOS型晶体管T1-T2-T3-T4，每一晶体管由具有按照时钟信号节拍变化的电平的控制信号来控制，每一晶体管包括源、栅、漏，且以便于第一晶体管T1连接在输入电压VDD与第一端N1之间，第二晶体管T2连接在第一端N1与地GND之间，第三晶体管T3连接在输入电压VDD与第二端N2之间，和第四晶体管T4连接在第二端N2与输出端之间，其特征在于，电压转换器至少包括用于提供在用作开关的晶体管T1-T2-T3其中之一的栅极与源极之间施加的所述控制信号的控制电路，在其控制的晶体管等效于闭合开关时，所述控制信号具有产生控制信号的特殊功能，该控制信号具有与输入电压VDD成反比的幅度。

5、  一种用于读取智能卡的器件，包括用于由取自地GND的输入电压VDD在输出端产生输出电压的电压转换器，所述电压转换器包括：
-具有第一端N1和第二端N2的电容Cp，
-四个用作开关的MOS型晶体管T1-T2-T3-T4，每一晶体管由具有按照时钟信号节拍变化的电平的控制信号来控制，每一晶体管包括源、栅、漏，且以便于第一晶体管T1连接在输入电压VDD与第一端N1之间，第二晶体管T2连接在第一端N1与地GND之间，第三晶体管T3连接在输入电压VDD与第二端N2之间，和第四晶体管T4连接在第二端N2与输出端之间，其特征在于，电压转换器至少包括用于提供在用作开关的晶体管T1-T2-T3其中之一的栅极与源极之间施加的所述控制信号的控制电路，在其控制的晶体管等效于闭合开关时，所述控制信号具有产生控制信号的特殊功能，该控制信号具有与输入电压VDD成反比的幅度。

利用MOS晶体管的电压转换器
技术领域
本发明涉及用于由取自地GND的输入电压VDD在输出端产生输出电压的电压转换器，所述电压转换器包括：
-具有第一端N1和第二端N2的电容Cp，
-四个用作开关的MOS型晶体管T1-T2-T3-T4，每一晶体管由具有按照时钟信号节拍变化的电平的控制信号来控制，每一晶体管包括源、栅、漏，且以便于第一晶体管T1连接在输入电压VDD与第一端N1之间，第二晶体管T2连接在第一端N1与地GND之间，第三晶体管T3连接于输入电压VDD与第二端N2之间，和第四晶体管T4连接于第二端N2与输出端之间。
本发明在具有利用MOS型晶体管的电压转换器的电子设备中具有大量应用。
背景技术
仅具有一个低电平输入电压的大量电子设备使用电压转换器，利用该电压转换器，可以产生较高幅度的输出电压。特别地，目前使用倍压器用于将输入电压的幅度乘2。
图1示出称之为“开关容量”转换器的现有技术的电压转换器。这是一个倍压器。
该电压转换器使用四个用作开关的晶体管T1-T2-T3-T4和电容Cp。晶体管T2和T3在时钟信号CLK的高电平处闭合，而晶体管T1和T4在时钟信号的低电平处经由反相器INV被闭合。
当T2和T3等效于闭合的开关时，电容Cp被充电直到在其端具有电势差U_cp＝VDD。依次地，当T1和T4等效于闭合的开关时，端N1连接于输入电压VDD，考虑到电容Cp的充电状态，其使输出端Vout到达电势2*VDD。
电容Cr对于转换器的功能不起重要作用，但是能够使输出电压的波动减小。
在输入电压的电平从一个电子设备改变到另一个时，这种类型的电压转换器具有一定量地限制。
在开关T2-T3和T1-T4的不同开关瞬间，电容Cp以时间常数充电，该时间常数由晶体管T2-T3和T1-T4的漏-源结的电阻限定。因此，在不同开关瞬间的开关电流Ic的峰值与输入电压VDD成正比，且与晶体管T2-T3和T1-T4的源-漏R_MOS的电阻值成反比。因此，开关电流Ic具有下述形式：
Ic＝K1.VDD/R_MOS                   K1＝常数        方程式1
而且，当它们等效于闭合的开关时，MOS型晶体管T1-T2-T3-T4的电阻R_MOS与它们的栅-源电压成反比，即，当幅度VDD的电势差V_GS0经由信号CLK施加在它们的栅极与它们的源极之间时，当它们等效于闭合的开关时，与输入电压VDD成反比。因此，每一晶体管T1-T2-T3-T4的电阻R_MOS以如下形式：
R_MOS＝K2/V_GS0                   K2＝常数        方程式2
R_MOS＝K2/VDD
当考虑到方程式1时，开关电流Ic以作为输入电压VDD的函数的二次形式增加。结果，其具有下述形式：
Ic＝K3.VDD²                       K3＝常数        方程式3
这些开关电流峰值产生寄生噪声，该寄生噪声随着峰值的幅度增高而增强。特别是，如果输入电压VDD从电子设备至电子设备增加，则寄生噪声也增加。考虑到电流Ic以作为输入电压VDD的函数的二次形式增加，输入电压VDD的小变化涉及到开关电流和寄生噪声的相当大的变化。
因此，采用这种电压转换器，当输入电压VDD变化时，不能保证噪声电平在恒定电平，即使VDD仅非常微小地改变。
这种现有技术转换器的技术限制对于满足电磁兼容性标准的需求是特别令人烦恼的。
发明内容
本发明的目的是提供一种电压转换器，使用该电压转换器可以减小开关电流的变化。
对于此，该电压转换器的特征在于，它至少包括用于提供在用作开关的晶体管T1、T2、T3的其中之一的栅极与源极之间施加的所述控制信号的控制电路，在其控制的晶体管等效于闭合开关时，所述控制电路具有产生控制信号的特殊功能，该控制信号具有与输入电压VDD成反比的幅度。
根据本发明的控制电路产生的控制信号V_GS具有下述形式：
V_GS＝K4/VDD               K2＝常数           方程式4
由控制电路控制的晶体管电阻R_MOS具有下述形式：
R_MOS＝K2/V_GS              K2＝常数           方程式5
考虑方程式4和方程式5，电阻R_MOS与输入电压VDD成正比。电阻R_MOS具有下述形式：
R_MOS＝K5.VDD              K5＝常数           方程式6
考虑方程式1和方程式6，开关电流Ic在输入电压VDD的变化下不改变。因此开关电流具有下述形式：
Ic＝K6                    K6＝常数           方程式7
因此，通过产生具有与输入电压VDD成反比的幅度的控制信号，消除了在晶体管T2-T3和T1-T4的不同开关瞬间的开关电流Ic的峰值变化。因此开关电流Ic的峰值相对于输入电压VDD的变化而不变，这保证了当输入电压VDD改变时的恒定噪声电平。
本发明的特征还在于：当所述控制电路控制P-MOS型晶体管时，其包括：
-用作闭合开关的P-MOS型附加晶体管M1，
-与所述附加晶体管M1的漏-源结串联设置的电流源IREF_1，
-具有两个输入的开关COM1，其第一输入E1连接于附加晶体管M1和电流源IREF_1的中心抽头P，而第二输入E2连接于输入电压VDD，所述开关经由所述时钟信号被控制。
这种装置的相关性提供了以低成本产生具有与输入电压VDD成反比的幅度的控制信号的可能性。
该特定实施例的另一优点是对附加晶体管和由控制电路控制的晶体管的电阻R_MOS的变化的非常优良的补偿，以致这些晶体管可以等同。
本发明特征还在于，当所述控制电路控制N-MOS型晶体管时，其包括：
-用作闭合开关的N-MOS型附加晶体管M2，
-与所述附加晶体管M2的漏-源结串联设置的电流源IREF_2，
-具有两个输入的开关COM2，其第一输入E1连接于附加晶体管M2和电流源IREF_2的中心抽头P，而第二输入E2连接于地GND，所述开关经由所述时钟信号被控制。
这种装置的相关性提供了以低成本产生具有与输入电压VDD成反比的幅度的控制信号的可能性。
该特定实施例的另一优点是对附加晶体管和由控制电路控制的晶体管的电阻R_MOS的变化非常优良的补偿，以致这些晶体管可以等同。
本发明还涉及包括根据本发明的电压转换器的集成电路。
本发明还涉及包括根据本发明的电压转换器的用于读取智能卡的设备，该电压转换器用于由输入电压产生具有更高幅度的输出电压。该输出电压旨在用作稳压器的输入电压，该稳压器用于为了供给智能卡而提供一组输出电压，且因此提供了在读取设备和智能卡之间交换数据的可能性。
通过参考下文描述的实施例，以非限制性的举例方式，本发明的这些和其它方案显而易见且将被说明。
在附图中：
图1示出现有技术的电压转换器；
图2是根据本发明的电压转换器；
图3是用于控制根据本发明的电压转换器中的P-MOS型晶体管的第一控制电路；
图4是用于控制根据本发明的电压转换器中的N-MOS型晶体管的第二控制电路；
图5示出用于读取智能卡设备，包括根据本发明的电压转换器。
图2示出根据本发明的电压转换器。该转换器基于参考图1描述的现有技术的电压转换器的相同工作原理。
对于此，图2中示出的转换器使用用作开关的MOS型晶体管T1-T2-T3-T4。晶体管T1-T3-T4为P-MOS型而晶体管T2为N-MOS型。
当晶体管T2-T3等效于闭合的开关时，晶体管T1-T4等效于打开的开关。相反地，当晶体管T2-T3等效于打开的开关时，晶体管T1-T4等效于闭合的开关。按照时钟信号CLK的节拍，实现用作开关的晶体管T1-T2-T3-T4的状态变化。
晶体管T1-T2-T3-T4的开关周期允许在晶体管T2-T3等效于闭合开关时电容Cp的充电，以便于供给具有高于当晶体管T1-T4等效于闭合开关时的输入电压VDD的电平的输出电压Vout。
通过根据本发明的控制电路控制晶体管T1-T2-T3，以便于通过产生施加于以这种方式控制的每一晶体管的栅极与源极之间的控制信号，来允许用作开关的晶体管T1-T2-T3的状态改变。
控制电路C1和C3等同，因为它们控制两个P-MOS型晶体管。控制晶体管T1的控制电路C1提供控制信号，该信号按照经由反相器INV的时钟信号CLK的反相值的节拍变化，而控制电路C3提供按照时钟信号CLK的节拍变化的控制信号。专用于控制N-MOS型晶体管的控制电路C2提供按照时钟信号CLK的节拍变化的控制信号。
每一控制电路特征在于，在其控制的晶体管等效于闭合开关时，提供具有与输入电压VDD成反比的幅度的控制信号。这样的结果是由控制电路控制的每一晶体管的电阻R_MOS与输入电压VDD成正比。结果，开关电流Ic对于输入电压VDD的变化而不变化。
这样，每一控制电路提供了在这样的电势电平下供应所述控制信号的可能性，该电势电平使得其能够控制的晶体管用作打开的开关。对于此，如果受控的晶体管为P-MOS型，则控制信号具有输入电压VDD的电平，且如果受控晶体管为N-MOS型，则控制信号具有地GND电平。
关于转换器的工作原理，电容Cr不起重要作用，但是它使得输出电压Vout的波动减小。
P-MOS型晶体管T4以使得其与晶体管T1同时等效于闭合或打开的开关的方式，在其栅极被时钟信号CLK直接控制。
虽然图2示出对于每一晶体管T1、T2和T3使用控制电路的转换器，本发明还提供一种电压转换器(未示出)，其中，晶体管T1、T2和T3中仅一个或两个受控制电路控制。该转换器提供了以低成本获得转换器的可能性，因为控制电路的数量减小。
图3是用于控制根据本发明的电压转换器中的P-MOS型晶体管的第一控制电路。
这种控制电路C1用于控制P-MOS型晶体管T1，而这种控制电路C3用于控制P-MOS型晶体管T3。
每一控制电路包括用作闭合开关的P-MOS型附加晶体管M1。对于此，晶体管M1的栅极连接于地GND，以便于在M1的栅极与源极之间施加电势差V_GS0＝VDD。
控制电路还包括与所述数字晶体管M1的漏-源结串联设置的电流源IREF_1。该电流源在所述附加晶体管M1的漏-源结中提供电流IREF_1。电流IREF_1的值为常数，且特别独立于输入电压VDD。
控制电路还包括具有两个输入E1和E2的开关COM1，第一输入E1连接于附加晶体管与电流源的中心抽头，第二输入E2连接于输入电压VDD。
开关COM1由时钟信号CLK_IN1控制。对于控制电路C1，时钟信号CLK_IN1相应于在图2的反相器INV的输出供给的时钟信号。对于控制电路C3，时钟信号CLK_IN1相应于图2的时钟信号CLK。
当时钟信号CLK_IN1处于低电平，即地GND时，电势VDD施加于晶体管T1/T3的栅极。因此，控制电路在晶体管T1/T3的栅极与源极间之间施加电势差V_GS＝0。结果，晶体管T1/T3等效于打开的开关。
当时钟信号CLK_IN1处于高电平，即输入电压VDD时，电势V_GS施加于晶体管T1/T3的栅极，电势V_GS等于电流源IREF_1与M1的漏-源结之间的中心抽头P处的电势。因此，控制电路在晶体管T1/T3的栅极与源极之间施加电势差V_GS，该电势差V_GS等于在晶体管M1的漏-源结端的电势差，该电势差与输入电压VDD成反比。因为抽头P的电势具有小的值，电势差V_GS具有足够高的值以致使晶体管T1/T3等效于闭合的开关。
换句话说，与其中将等于GND的电势施加到晶体管T1/T3的栅极的现有技术转换器相对比，当这种控制电路控制等效于闭合开关的P-MOS型晶体管时，其提供了向晶体管T1/T3的栅极施加电势V_G的可能性，该电势比地GND稍微高一个量ε(大约几伏)，以便于除去输入电压VDD的波动。
在特定的实施例中，开关电路C1的开关COM1的输入E1和E2有利地以时钟信号CLK_IN1相应于时钟信号CLK的方式被反相，因此有效利用了反相器INV。
图4示出用于控制根据本发明的转换器中的N-MOS型晶体管的第二控制电路。
这种控制电路C2用于控制N-MOS型晶体管T2。
控制电路C2包括用作闭合开关的N-MOS型附加晶体管M2。对于此，晶体管M2的栅极连接于输入电压VDD，以便于在M2的栅极与源极之间施加电势差V_GS0＝VDD。
控制电路还包括与所述附加晶体管M2的漏-源结串联设置的电流源IREF_2。该电流源在所述附加晶体管M2的漏-源结中提供电流IREF_2。电流IREF_2的值为常数，且特别独立于输入电压VDD。
控制电路还包括具有两个输入E1和E2的开关COM2，第一输入E1连接于附加晶体管与电流源的中心抽头，第二输入E2连接于地GND。
开关COM2由时钟信号CLK_IN2控制。时钟信号CLK_IN2相应于图2的时钟信号CLK。
当时钟信号CLK_IN2处于低电平，即地GND时，电势VDD施加于晶体管T2的栅极。因此，控制电路在晶体管T2的栅极与源极之间施加电势差V_GS＝0。结果，晶体管T2等效于打开的开关。
当时钟信号CLK_IN2处于高电平，即输入电压VDD时，电势V_G施加于晶体管T2的栅极，该电势V_G等于电流源IREF_2与M2的漏-源结之间的中心抽头P处的电势。因此，控制电路在晶体管T2的栅极与源极之间施加电势差V_GS，其等于在晶体管M2的漏-源结端的电势差，该电势差与输入电压VDD成反比。因为输入电压VDD与抽头P之间的电势差具有小的值，因此电势差V_GS具有足够高的值以致使晶体管T2等效于闭合的开关。
换句话说，与其中将等于VDD的电势施加到晶体管T2的栅极的现有技术转换器相对比，当这种控制电路控制等效于闭合开关的N-MOS型晶体管时，其提供向晶体管T2的栅极施加电势V_G的可能性，该电势比输入电压VDD稍微小一个量ε(大约几伏)，以便于除去输入电压VDD的波动。
图5示出用于读取智能卡的设备SCR，包括根据本发明的电压转换器CONV。
设备SCR包括连接于根据本发明的电压转换器的输入的输入电压源VDD，如参考图2所述。转换器CONV提供施加幅度大于输入电压VDD的输出电压Vout的可能性。根据该输出电压Vout，通过电压调节器REG产生一组输出电压，其中根据读取设备SCR内的参考电压Vref来实现这些输出电压的调节。特别地，这些输出电压具有5伏、3伏和1.8伏的电平，并旨在供给为了交换数据DAT的目的而与设备SCR通信的智能卡SM。
根据本发明的电压转换器可以有利地集成在集成电路中，特别是专用于读取智能卡的设备管理的集成电路。