固体摄像装置及系统、相关二重取样电路.pdf

具有将固体摄像装置的输出信号箝位于信号电位的箝位电路(21)、(22)，及将被箝位上述输出信号的信号电位与基准电位的电位差予以取样的S/H电路(24)、(25)，而构成CDS电路(20)，且在固体摄像装置的存储电荷重设前施加第一箝位脉冲(CP1)以首先箝位信号电位，待存储电荷被重设后再施加第二箝位脉冲(CP2)予以S/H电位差，促使沿由固体摄像装置所输出信号流(时间流)可在CDS电路(20)进行箝位动作及S/H动作，可免去在固体摄像装置内装设使信号电位延迟所定期间的S/H电路。

1.  一种固体摄像系统，其特征在于：
是使二维排列的各像素具有：光电变换元件、与垂直扫描用的第一MOS晶体管、与水平扫描用的第二MOS晶体管、以及所述光电变换元件的存储电荷重设用第三MOS晶体管，同时尚具有可发生促使所述第一～第三MOS晶体管导通的垂直扫描脉冲、水平扫描脉冲，及重设脉冲的扫描电路的固体摄像装置，
并含有：将固体摄像装置输出的信号予以箝位于信号电位的箝位电路、与可输出所述箝位电路所箝位的信号电位及基准电位的电位差的放大电路、及将所述放大电路输出的信号予以取样的取样保存电路的相关二重取样电路。

2.  一种具有固体摄像装置和相关二重取样电路的固体摄像系统，其特征在于：
所述固体摄像装置具有，
使二维排列的各像素具有：光电变换元件、与垂直扫描用的第一及第四MOS晶体管、与水平扫描用的第二MOS晶体管、以及所述光电变换元件的存储电荷重设用第三及第五MOS晶体管，
同时还具有：可发生促使所述第一MOS晶体管导通的第一垂直扫描脉冲和发生促使所述第四MOS晶体管导通的第二垂直扫描脉冲的垂直扫描电路；可发生促使所述第二MOS晶体管导通的水平扫描脉冲，以及促使所述第三及第五MOS晶体管导通的重设脉冲的水平扫描电路，
将所述第一MOS晶体管与并联连接呈一组的所述第二MOS晶体管及所述第三MOS晶体管予以串联连接的同时，并串联连接所述第四MOS晶体管与所述第五MOS晶体管，
而对所述光电变换元件予以并联连接一组所述第一到第三MOS晶体管与一组所述第四MOS晶体管及所述第五MOS晶体管，且
将所述第二MOS晶体管的另一端连接于信号输出线的同时，复将所述第三MOS晶体管与所述第五MOS晶体管的另一端连接于电源上，
所述垂直扫描电路为顺序导通多个所述第一MOS晶体管，在顺序发生所述第一垂直扫描脉冲的同时，为顺序导通多个所述第二MOS晶体管而顺序发生所述第二垂直扫描脉冲，并且，在与所述第一垂直扫描脉冲相同或相异的任意时序发生所述第二垂直扫描脉冲；
所述水平扫描电路在所述多个第一MOS晶体管的一个导通期间，为使多个所述第二MOS晶体管顺序导通而顺序发生所述水平扫描脉冲的同时，在输出所述水平扫描脉冲期间的所定时刻，为使多个所述第三及第五MOS晶体管顺序导通而顺序发生所述重设脉冲，
所述相关二重取样电路具有，将所述固体摄像装置输出的信号予以箝位于信号电位的箝位电路，和
可输出所述箝位电路所箝位的信号电位及基准电位的电位差的放大电路，以及
将所述放大电路输出的信号予以取样的取样保存电路。

固体摄像装置及系统、相关二重取样电路
技术领域
本发明是关于固体摄像装置及系统、相关二重取样电路，特别是关于X-Y地址型的MOS型固体摄像装置及适用于其附随使用的相关二重取样电路。
背景技术
一般，各种类型的固体摄像装置可分类为二维排列的像素选择及电荷读取时使用CCD(Charge Coupled Device)的CCD传送型，与使用X-Y选择网的X-Y地址型。X-Y地址型的多数固体摄像装置却使用MOS晶体管加以构成。
MOS型固体摄像装置比CCD型固体摄像装置耗电低，并有易于小型化的优点。因此，画质上虽不及CCD型固体摄像装置，却颇受注目地被用于与画质相比，更重视低耗电化或小型化的移动电话装置或PDA(Personal Digital Assistants)等小型信息设备的摄影机MOS型固体摄像装置。
图1是表示MOS型固体摄像装置的基本构成图。如图1所示，以二维排列的各像素分别具有是光电变换元件的光电二极管101，及垂直方向扫描用MOS晶体管(以下称为垂直扫描晶体管)102。垂直扫描晶体管102的栅极连接垂直扫描线103，源极与漏极连接光电二极管101及垂直信号线104。
各垂直扫描线103连接垂直扫描电路107，另外，各垂直信号线104连接水平方向扫描用MOS晶体管(以下称为水平扫描晶体管)105的源极。该水平扫描晶体管105的栅极通过水平扫描线106连接水平扫描电路108，漏极连接信号输出线109。由以上构成MOS型固体摄像装置100。
接着，说明如此构成的MOS型固体摄像装置100的工作。垂直扫描电路107为轮流选择各垂直扫描线103即发生垂直扫描脉冲，并供给各垂直扫描线103。由此，连接在供给垂直扫描脉冲的垂直扫描线103上的多个垂直扫描晶体管102被每一水平线顺序导通。
当垂直扫描晶体管102导通时，对应的光电二极管101至前所存储信号电荷则被传送至垂直信号线104。对此，未被供给垂直扫描脉冲的垂直扫描线103所对应像素的光电二极管101则依旧继续存储电荷。
另外，水平扫描电路108是在某垂直扫描线103被选择的一垂直期间(一V期间)中，发生轮流选择各水平扫描线106所需的水平扫描脉冲，并顺序供给各水平扫描线106。于是，被供给水平扫描脉冲的水平扫描线106所连接的水平扫描晶体管105依序进行导通。
因此，自对应某垂直扫描线103的多数光电二极管101取出于各垂直信号线104的信号电荷通过水平扫描晶体管105被依序取入于信号输出线109，且作为影像信号输出。此时，某水平扫描晶体管105导通的一水平期间(一H期间)中，所对应光电二极管101的存储电荷则被清除，并被设定至下一次的读取前为止进行存储电荷的初始电位。
如此反覆进行垂直方向扫描及水平方向扫描，可将所有像素的信号电荷依序取出信号输出线109。此种扫描手法即被称为全像素依序扫描。
该MOS型固体摄像装置100由于垂直扫描脉冲及水平扫描脉冲随各垂直扫描线103及各水平扫描线106呈独立，所有脉冲不一定相同。另外，垂直扫描晶体管102及水平扫描晶体管105的电气特性参差不齐，故在读取信号电荷时会产生各像素的固定模式杂音(FPN)。并且，亦会发生光电二极管101重设动作所引起的切换噪声。
以往，为抑制这样的噪声，是在MOS型固体摄像装置100后级使用相关二重取样(Correlated Double Sampling＝CDS)电路110。CDS电路110对于MOS型固体摄像装置100的输出信号，将其波形的各时钟周期基准电平箝位于所定电压，并将信号电平予以取样保存(S/H)以获得基准电平与信号电平的电位差，而图减轻固定模式杂音或重设噪声。
图2是现有的CDS电路110的构成示意图。在图2中，111是由MOS晶体管等所构成的箝位用开关，112是箝位电容，113是放大器，114是由MOS晶体管等所构成的S/H用开关，115是S/H电容。
另外，图3是CDS电路110的动作说明用波形图。以下，利用图2及图3说明CDS电路110的动作。
首先，箝位用开关111被施加第一箝位脉冲CP1，放大器113的负侧所输入信号的存储电荷清除后的基准电平(光电二极管102的电荷存储动作初始电位)，即由箝位电容112予以箝位于所定电位。
之后，在光电二极管102存储所定时间的电荷后，第二箝位脉冲CP2被输入S/H用开关114。由此，可由取样放大器113输出信号，亦即自光电二极管102所读取电荷的信号电平与基准电平的电位差(图3所示的输出信号电压Vsig)。
将以上动作以各像素的时钟周期反覆进行，可消除各像素的偏差，而抑制各像素的固定模式杂音或重设噪声等。
如上所述，在图2所示现有的CDS电路110，对于MOS型固体摄像装置100的输出信号，是施加第一箝位脉冲CP1将电荷存储的基准电平箝位于所定电压，且将其箝位的基准电平与信号电平的电位差，施加第二箝位脉冲CP2而予以取样保存。
但是，如图3所示，放大器113的输出信号电压Vsig，实际上却由令第二箝位脉冲CP2导通所取样保存的信号电平与其后令第一箝位脉冲CP1导通所箝位的基准电平的差所生成。即，施加第一及第二箝位脉冲CP1，CP2的时序，与利用于生成输出信号电压Vsjg的信号的取得时序，呈时间性逆转。
因此，CDS电路110不能就此而顺利动作。于是，以往则将施加第二箝位脉冲CP2所取样的信号电平予以取样保存，然后施加第一箝位脉冲CP1予以延迟至比基准电平被箝位地时序更后(图3中的虚线箭头)。致需要另设S/H电路。
图4是显示具S/H电路的现有的MOS型固体摄像装置构成图。另外，在图4中付予与图1所示相同符号由于具相同功能，故在此省略其重复说明。
如图4所示，垂直信号线104与水平扫描晶体管105之间是具有由MOS晶体管121及电容122所构成的S/H电路。
该S/H电路通过控制信号线123供给的S/H脉冲而动作。此时，由光电二极管101取出于垂直信号线104的信号电荷即由S/H电路予以保持所定期间。并且，通过水平扫描晶体管105被传送至信号输出线109，并供给CDS电路110。因此，可实现使用上述图2及图3进行说明的CDS电路110的动作。
然而，上述现有技术，为相关二重取样处理需在MOS型固体摄像装置内具有S/H电路，存在相对性构造变为复杂的问题。近来，MOS型固体摄像装置被使用于小型信息设备的情形颇多，信息设备本身亦在进行小型化。因此，在MOS型固体摄像装置的电路规模被盼望更加缩小的现在，S/H电路的存在却成了造成难以小型化的主要原因之一。
本发明即为解决上述问题，以省略以往的为相关二重取样处理所用的S/H电路，促使可更加缩小MOS型固体摄像装置的电路规模为目的。
发明内容
本发明的固体摄像装置，其特征是使二维排列的各像素具有光电变换元件，与垂直扫描用的第一及第四MOS晶体管，与水平扫描用的第二MOS晶体管，以及上述光电变换元件的存储电荷重设用第三及第五MOS晶体管同时，还具有可发生促使上述第一及第四MOS晶体管导通的第一及第二垂直扫描脉冲，促使上述第二MOS晶体管导通的水平扫描脉冲，以及促使上述第三及第五MOS晶体管导通的重设脉冲的扫描电路，且上述扫描电路则于与上述第一垂直扫描脉冲相同或相异的任意时序发生上述第二垂直扫描脉冲。
本发明的其他方式，其特征是将上述第一MOS晶体管与并联连接呈一组的上述第二及第三MOS晶体管予以串联连接的同时，并串联连接上述第四MOS晶体管与上述第五MOS晶体管，而对上述光电变换元件予以并联连接一组上述第一～第三MOS晶体管与一组上述第四及第五MOS晶体管，且将上述第二MOS晶体管的另一端连接于信号输出线的同时，复将上述第三MOS晶体管与上述第五MOS晶体管的另端连接于电源上。
另外，本发明的相关二重取样电路，其特征是具有：将自固体摄像装置输出的信号予以箝位于信号电位的箝位电路，与可输出上述箝位电路所箝位的信号电位及基准电位的电位差的放大电路，以及将上述放大电路输出的信号予以取样的取样保存电路。
本发明的其他方式，其特征是将促使上述箝位电路动作的第一脉冲，于上述固体摄像装置的存储电荷重设动作前予以施加，将促使上述取样保存电路动作的第二脉冲，于上述固体摄像装置的存储电荷重设动作后予以施加。
还有，本发明的固体摄像系统，其特征是包括使二维排列的各像素具有光电变换元件，与垂直扫描用的第一MOS晶体管，与水平扫描用的第二MOS晶体管，以及上述光电变换元件的存储电荷重设用第三MOS晶体管，同时尚具有可发生促使上述第一～第三MOS晶体管导通的垂直扫描脉冲，水平扫描脉冲，及重设脉冲的扫描电路的固体摄像装置，并含有：将自固体摄像装置输出的信号予以箝位于信号电位的箝位电路，与可输出上述箝位电路所箝位的信号电位及基准电位的电位差的放大电路，及将上述放大电路输出的信号予以取样的取样保存电路的相关二重取样电路。
本发明由上述技术手段所构成，故对固体摄像装置以适当时序予以施加垂直扫描脉冲，水平扫描脉冲及重设脉冲，而可在固体摄像装置的信号输出线依序出现电荷存储后的信号电位，重设电位，电荷存储的初始电位。且，在相关二重取样电路，首先固体摄像装置的输出信号于固体摄像装置的重设动作前被箝位于信号电位，经进行重设后，再予以取样保存所箝位的信号电位与存储电荷重设后的初始电位的电位差。通过这样求取两个样品值的差分，可抑制重叠于基准电位等的固定模式杂音及重设噪声。在此种动作中，相关二重取样电路的箝位动作及取样保存动作是能沿由固体摄像装置输出的信号流(时间流)予以进行，而可不必在固体摄像装置装设促使信号电位延迟所定期间的S/H电路。因此，能简化固体摄像装置的构成，并实现装置的小型化。
还有，在与第1垂直扫描脉冲相同或不同的任意的时刻，通过施加第2垂直扫描脉冲，能够自由改变电荷存储时间，可实现电子快门的动作。
附图说明
图1是MOS型固体摄像装置的基本构成显示图。
图2是表示现有的CDS电路的构成图。
图3是显示现有的CDS电路的动作波形图。
图4是表示现有的具有S/H电路的MOS型固体摄像装置的构成图。
图5是表示第一实施方式的MOS型固体摄像装置构成例的图。
图6是表示本实施方式的CDS电路构成例的图。
图7是表示本实施方式的MOS型固体摄像装置及CDS电路的动作例的时序图。
图8是表示第二实施方式的MOS型固体摄像装置构成例的图。
符号说明
100：MOS型固体摄像装置；101：光电二极管；102：MOS晶体管(垂直扫描晶体管)；103：垂直扫描线；104：垂直信号线；105：MOS晶体管(水平扫描晶体管)；106：水平扫描线；107：垂直扫描电路；108：水平扫描电路；109：信号输出线；110：CDS电路；111：箝位用开关；112：箝位电容；113：放大器；114：S/H用开关；115：S/H电容；1：像素；2：光电二极管；3：垂直扫描晶体管；4：水平扫描晶体管；5：重设晶体管；6、17：垂直扫描线；7：水平扫描线；8：垂直信号线；9：信号输出线；10：MOS型固体摄像装置；11：重设控制线；12：垂直扫描电路；13：水平扫描电路；14：输出电路；15、16：MOS晶体管；20：CDS电路；21：箝位用开关；22：箝位电容；23：放大器；24：S/H用开关；25：S/H用电容；30：MOS型固体摄像装置；
具体实施方式
以下，参照附图说明本发明一实施方式。
(第一实施方式)
图5是表示第一实施方式的MOS型固体摄像装置10一部分构成例的图。
如图5所示，被二维排列的各像素1是分别具有是光电变换元件的光电二极管2、垂直扫描晶体管3、水平扫描晶体管4、重设晶体管5。且，将垂直扫描晶体管3串联连接于光电二极管2同时，将并联连接呈一组的水平扫描晶体管及重设晶体管5串联连接垂直扫描晶体管3。
即，垂直扫描晶体管3的栅极连接垂直扫描线6，源极连接光电二极管2，漏极连接水平扫描晶体管4及重设晶体管5的共用节点。水平扫描晶体管4的栅极则连接水平扫描线7，漏极通过垂直信号线8连接信号输出线9。另外，重设晶体管5的栅极连接重设控制线11，源极连接电源Vdd。
各垂直扫描线6连接垂直扫描电路12，各水平扫描线7及各重设控制线11连接水平扫描电路13。另外，信号输出线9连接输出电路14，由此MOS型固体摄像装置10的输出信号被输送至次级的CDS电路20。另外，输出电路14内的Vb为(栅)偏压。
垂直扫描电路12发生为轮流选择各垂直扫描线6所需的垂直扫描脉冲φV1，φV2，…，依序供给各垂直扫描线6。由此，供给垂直扫描脉冲φV1，φV2，…，的垂直扫描线6所连接的多数垂直扫描晶体管3顺序导通每一水平线。
另外，水平扫描电路13在某垂直扫描线6被选择的一V期间中，发生轮流选择各水平扫描线7所需的水平扫描脉冲φH1，φH2，…，依序供给各水平扫描线7。于是，被供给水平扫描脉冲φH1，φH2，…，的各水平扫描线7所连接的水平扫描晶体管4依序导通。
由此，自垂直扫描晶体管3及水平扫描晶体管4双方导通的像素1的光电二极管2取出信号电荷给垂直信号线8，通过信号输出线9传送至输出电路14。并且，由输出电路14以影像信号输出至次级的CDS电路20。
此时，水平扫描电路13则在输出水平扫描脉冲φH1，φH2，…，的一H期间中的所定时分，发生轮流选择各重设控制线11所需的重设脉冲φR1，φR2，…，依序供给各重设控制线11。于是，顺序导通被供给重设脉冲φR1，φR2，…，的各重设控制线11所连接的重设晶体管5。
由此，电源电压Vdd通过重设晶体管5及垂直扫描晶体管3被光电二极管2充电，光电二极管2的存储电荷被清除。因此，至下次的读取为止所进行存储电荷的初始电位(基准电平)即被设定于光电二极管2。
反复进行如上垂直扫描与水平扫描，则可将所有像素的信号电荷依序取出于信号输出线9，自输出电路14依序输出至次级的CDS电路20。
图6是表示本实施方式的CDS电路20构成例的图。在图6中、21是由MOS晶体管等所构成的箝位用开关，22是箝位电容，23是放大器，24是由MOS晶体管等所构成的S/H用开关，25是S/H电容。
本实施方式的CDS电路20却将放大器23的输入侧符号与图2所示现有的放大器113相比予以反转。即，针对图2的现有实施例是将放大器113负侧所输入信号电荷的基准电平予以箝位，图6的本实施方式则将放大器23正侧所输入信号电荷的信号电平予以箝位。因此，图6的放大器23比起图2所示放大器113能输出符号反转的电位差。
这样，本实施方式的CDS电路20则被设成利用箝位电容22可箝位信号电荷的信号电平。该信号电平是根据光电二极管2的电荷存储时间及射入光量而变动。因此，为可对应所箝位信号电平的若干变动，将箝位电容22的电容值设成较小(例如0.1μF以下)为宜。
其次，说明CDS电路20的动作。自MOS型固体摄像装置10输出的信号是被供给放大器23，并生成电荷读取时的信号电平与重设动作后的基准电平的差分信号。此时，首先在电荷读取时将第一箝位脉冲CP1施加于箝位用开关21，由箝位电容22将电位箝位于信号电平。接着，进行光电二极管2的重设动作后，向S/H用开关24施加第二箝位脉冲CP2，将放大器23所生成符号反转的电位差由S/H电容25加以保持。
这样，本实施方式施加第一箝位脉冲CP1首先予以箝位于信号电平，然后，在光电二极管2被重设后予以施加第二箝位脉冲CP2，而取样保存反转的电位差。即，箝位的电平及取样保存的电平与现有的情形相反。如上所述，由于输出信号电压Vsig是由基准电平与信号电平的差加以决定，则虽是符号反转的电位差亦能获得正确的输出信号电压Vsig。
图7是本实施方式的MOS型固体摄像装置10及CDS电路20的动作说明用时序图。本图7则显示图5所示四个像素1中，特别接近于上侧垂直扫描线6的两各像素1的动作。
在图7，MOS型固体摄像装置10在施加垂直扫描脉冲φV1的1V期间中，每1H期间依序施加水平扫描脉冲φH1，φH2。另外，以各1H期间中的所定时序依序予以施加重设脉冲φR1，φR2。因此，在根据这些脉冲所选择像素1依序进行信号电荷的存储及其读取。
由于这样的动作，则在MOS型固体摄像装置10的信号输出线9(S_out)，以电荷读取时的信号电位(信号电平)，重设电位(Vdd)，电荷存储的初始电位(基准电平)的顺序出现以上电位。另外，电荷存储的初始电位却是由施加重设脉冲φR1，φR2致被充电至电源电压Vdd的电位，经下降水平扫描晶体管4与重设晶体管5间所产生寄生电容等所致的馈通成分的电平。
在用该MOS型固体摄像装置10读取电荷时，CDS电路20按如下所述施加第一及第二箝位脉冲CP1，CP2。例如，在被施加第一水平扫描脉冲φH1的1H期间中，首先将第一箝位脉冲CP1施加于CDS电路20，将电位箝位在自光电二极管的读取的信号电荷的信号电平。
紧接着，在MOS型固体摄像装置10施加重设脉冲φR1，促使光电二极管2被充电至电源电压Vdd后，在电荷存储的基准电平上予以设定电位。然后，通过对CDS电路20施加第二箝位脉冲CP2，而取样放大器23输出的信号，即采样基准电平与信号电平的符号反转的电位差。
将该种动作，自第二水平扫描脉冲φH2以后亦依序进行，可消除各像素的参差不齐，而抑制各像素的固定模式杂音及重设噪声等。
如以上说明的那样，本实施方式与现有技术相比，CDS电路20是由符号反转的电路构成。且，在光电二极管2重设前施加第一箝位脉冲CP1首先予以箝位于信号电平，而于光电二极管2被重设后，施加第二箝位脉冲CP2将反转的电位差取样保存。
因此，可沿自MDS型固体摄像装置10输出的信号流(时间流)在CDS电路20进行箝位动作及取样保存动作，并不需要在MOS型固体摄像装置10装设为使信号电平延迟所定期间所需的S/H电路。因此，能简化MOS型固体摄像装置10的构成，以求使用它的信息设备小型化。
另外，虽不必每一像素均予以装设重设晶体管5，仅设置于信号输出线9上的某一处即可，这样，伴随切换所发生的重设电流增加，使重设噪声变大。对此，如上述实施方式那样，将重设晶体管5分散配置于各像素1，利用与光电二极管2的接地尽量接近的电源Vdd进行重设充电(缩短路线)，则可分散减低重设噪声，且通过次级CDS电路20更能够抑制该噪声。
(第二实施方式)
其次，说明本发明的第二实施方式。
图8是表示第二实施方式的MOS型固体摄像装置30一部分构成例图。另外，在图8中，由于附上与图5所示符号相同的符号并具相同功能，故在此省略重复说明。
如图8所示，第二实施方式的MOS型固体摄像装置30，在各自的水平线具有两条垂直扫描线6，17。各垂直扫描线6，17却被连接于垂直扫描电路12上。另外，MOS型固体摄像装置30的各像素1，除了图5所示构成外，尚具有串联连接于电源Vdd的两个MOS晶体管15，16。
其一方MOS晶体管15的栅极连接于垂直扫描线17，另一方MOS晶体管16的栅极连接重设控制线11。另外，这两个MOS晶体管15，16所成一组的晶体管群，与垂直扫描晶体管3，水平扫描晶体管4及重设晶体管5所构成另一组的晶体管群则并联连接光电二极管2。
垂直扫描电路12除发生为轮流选择各垂直扫描线6所需的垂直扫描脉冲φV1，φV2，…，之外，尚发生为轮流选择另一各垂直扫描线17所需的垂直扫描脉冲φV1s，φV2s，…。因此，被供给垂直扫描脉冲φV1，φV2，…，的垂直扫描线6所连接多数垂直扫描晶体管3每一水平线依序进行导通，同时被供给垂直扫描脉冲φV1s，φV2s，…，的垂直扫描线17所连接多数垂直扫描晶体管15亦每一水平线依序进行导通。
在此，垂直扫描电路12发生选择各垂直扫描线6所需的垂直扫描脉冲φV1，φV2，…的时序，与发生选择各垂直扫描线17所需的垂直扫描脉冲φV1s，φV2s，…的时序虽相同亦无妨，但不必一定相同。
例如，在垂直扫描脉冲φV1未被施加的任意时序予以施加垂直扫描脉冲φV1s，同时亦施加重设脉冲φR1，以这些脉冲所选择的MOS晶体管15，16即呈导通。因此，除使用重设晶体管5的重设动作之外，通过MOS晶体管15，16将电源电压Vdd充电于光电二极管2，而进行重设动作。
在上述第一实施方式中，重设动作必须由重设晶体管5进行，并决定自开始电荷的存储至重设的电荷存储时间。对此，依据第二实施方式，是与垂直扫描脉冲φV1，φV2，…不同的任意时序予以施加垂直扫描脉冲φV1s，φV2s，…同时，并施加重设脉冲φR1，φR2，…，而可自由改变电荷存储时间，且实现电子快门动作。
在如此构成MOS型固体摄像装置30的第二实施方式中，也可如图6所示那样构成配置于后级的CDS电路20。
另外，上述各实施方式均不过是实施本发明的一具体例而已，不应以此限定解释本发明的技术范围。即，本发明不必脱离其精神或其主要特征，可以各种方式加以实施。
(产业上的可利用性)
本发明省略现有的相关二重取样处理所用S/H电路，以利于使MOS型固体摄像装置的电路规模更为小型化。