差动式变容器的集成电路结构.pdf

一种差动式变容器的集成电路结构，包括：一p型基板；一n型阱区，设于该p型基板顶面；至少三个n型离子植入区，分别设于该n型阱区顶面；一金属联机，将所述的至少三个n型离子植入区相连接；一偏压控制点，其耦接所述的n型离子植入区；以及，一第一栅极及一第二栅极相连在一起。利用组合的方式设计差动式变容器的集成电路，寄生的效应可于制作过程中一并被考虑，进而降低对电路产生的不正确性，并有效缩小芯片体积，降低制作成本，且不会因绕线时有不对称的情况产生，更可于制造时得知可变电容整体的负载品质因素，以进一步有效控制可变电容整体的负载品质；其也不需重新定位联机相互对称的位置，以减少制作时的难度。

1.  一种差动式变容器的集成电路结构，其中包括有：
一p型基板；
一n型阱区，设于该p型基板顶面；
至少三个n型离子植入区，分别设于该n型阱区顶面；
一金属联机，将所述的至少三个n型离子植入区相连接；
一偏压控制点，其耦接所述的n型离子植入区；以及，
一第一栅极及一第二栅极相连在一起。

2.  如权利要求1所述的差动式变容器的集成电路结构，其中该第一栅极和该第二栅极是以该偏压控制点为中心，相对称分布于该偏压控制点两侧。

3.  如权利要求1所述的差动式变容器的集成电路结构，其中该第一栅极为多晶硅。

4.  如权利要求1所述的差动式变容器的集成电路结构，其中该第二栅极为多晶硅。

5.  如权利要求1所述的差动式变容器的集成电路结构，其中该p型基板顶面更包括有一p型离子植入区。

6.  如权利要求5所述的差动式变容器的集成电路结构，其中该p型离子植入区耦接于一接地点。

7.  一种差动式变容器的集成电路结构，其中包括有：
一n型基板；
一p型阱区，设于该n型基板顶面；
至少三个p型离子植入区，设于该p型阱区顶面；
一金属联机，将所述的至少三个p型离子植入区相连接；
一偏压控制点，其耦接所述的p型离子植入区；以及，
一第一栅极及一第二栅极相连在一起。

8.  如权利要求7所述的差动式变容器的集成电路结构，其中该第一栅极和该第二栅极是以该偏压控制点为中心，相对称分布于该偏压控制点两侧。

9.  如权利要求7所述的差动式变容器的集成电路结构，其中该第一栅极为多晶硅。

10.  如权利要求7所述的差动式变容器的集成电路结构，其中该第二栅极为多晶硅。

差动式变容器的集成电路结构
技术领域
本发明涉及一种差动式变容器的集成电路结构，尤指一种利用组合的方式设计差动式变容器的集成电路，使其绕线时不会有不对称的情况产生，以有效缩小芯片体积，且降低对电路产生的不正确性，更进一步有效控制可变电容整体的负载品质。
背景技术
在射频微波及无线通信的应用中，电压控制振荡器(VCO)，一直是一个不可缺少的重要电路，其利用偏压改变电路里的变容器，使其改变电容值进而改变振荡频率。而愈来愈多的人采用差动电路的方式来设计电压控制振荡器(VCO)的电路，以降低共模效应所产生噪声(common-mode noise)的干扰，为了达到差动的效果，差动式变容器就成了必要的组件，但常用作法的差动式变容器都是利用两个独立的变容器所组成，如此的作法不仅增加芯片面积，且两独立变容器之间联机所产生的寄生效应也会增加电路的不确定性。
如图1A及图1B所示，其中常用的差动式变容器是由第一变容器1及第二变容器2所组成，于两p型基板10、20上的n型阱区11、21内，形成n+植入点12、22，将n+植入点12、22连接在一起形成一偏压控制点Vc，且利用P1和P2作为与其它电路相连接的连接点，加上p+植入点13、23作为接地点，如此便完成常用的差动式变容器的电路设计。
综观前述常用的差动式变容器的电路设计，至少存在以下缺点：
一、采用两个独立的变容器，故制作时需要较大的芯片面积，进而增加芯片制作成本。
二、两个独立的变容器之间的联机会有寄生组件的产生，进而增加电路的不确定性。
三、由于两变容器相互之间的联机必须相互对称，故对位要非常精准，进而增加制作时的困难度。
四、两变容器相互之间的联机常会发生不对称的情况，进而大幅降低差动的效果。
五、不能得知可变电容整体的负载品质因素。
发明内容
有鉴于常用技术的缺陷，本发明的主要目的在于提供一种差动式变容器的集成电路设计，利用组合的方式设计差动式变容器的集成电路，其寄生的效应可于制作过程中一并被考虑，进而降低对电路产生的不正确性。
本发明的另一目的在于提供一种差动式变容器的集成电路设计，利用组合的方式设计差动式变容器的集成电路，以有效缩小芯片体积，降低制作成本。
本发明的另一目的在于提供一种差动式变容器的集成电路设计，利用整体一起设计完成，使其不会因绕线时有不对称的情况产生。
本发明的又一目的在于提供一种差动式变容器的集成电路设计，可得知可变电容整体的负载品质因素，更进一步有效控制可变电容整体的负载品质。
本发明的再一目的在于提供一种差动式变容器的集成电路设计，其为一体设计完成，不需重新定位联机相互对称的位置，故对位非常精准，以减少制作时的难度。
为达上述目的，本发明提供一种差动式变容器的集成电路结构，其包括有：一p型基板；一n型阱区，设于该p型基板顶面；至少三个n型离子植入区，分别设于该n型阱区顶面；一金属联机，将所述的至少三个n型离子植入区相连接；一偏压控制点，其耦接所述的n型离子植入区，以及，一第一栅极及一第二栅极相连在一起。其中，该第一栅极和该第二栅极，是以该偏压控制点为中心，相对称分布于该偏压控制点两侧。
本发明还提供一种差动式变容器地集成电路结构，其中包括有：一n型基板；一p型阱区，设于该n型基板顶面；至少三个p型离子植入区，设于该p型阱区顶面；一金属联机，将所述的至少三个p型离子植入区相连接；一偏压控制点，其耦接所述的p型离子植入区；以及，一第一栅极及一第二栅极相连在一起。
如此，利用组合的方式设计差动式变容器的集成电路，使差动式变容器可一体设计完成，寄生的效应可于制作过程中一并被考虑，进而降低对电路产生的不正确性，并有效缩小芯片体积，降低制作成本，且不会因绕线时有不对称的情况产生，更可于制造时得知可变电容整体的负载品质因素，以进一步有效控制可变电容整体的负载品质；再者，其亦不需重新定位联机相互对称的位置，故对位非常精准，以减少制作时的难度。
附图说明
图1A为常用的差动式变容器上视示意图。
图1B为常用的差动式变容器剖面示意图。
图2A为本发明第一较佳实施例的差动式变容器上视示意图。
图2B为本发明第一较佳实施例的差动式变容器剖面示意图。
图3A为本发明第二较佳实施例的差动式变容器上视示意图。
图3B为本发明第二较佳实施例的差动式变容器剖面示意图。
其中，附图标记说明如下：
1           第一变容器
2           第二变容器
10、20      p型基板           11、21    n型井区
12、22      n+植入点          13、23    p+植入点
Vc          偏压控制点        P1、P2    连接点
3           差动式变容器
30          p型基板           31        n型阱区
32          n型离子植入区
32a         第一n型离子植入区
32b         第二n型离子植入区
32c         第三n型离子植入区
33     金属联机             34        第一栅极
35     第二栅极             36        偏压控制点
37     第一连接点           38        第二连接点
39     p型离子植入区        40        接地点
5      差动式变容器         50        n型基板
51     p型阱区
52     p型离子植入区
52a    第一p型离子植入区
52b    第二p型离子植入区
52c    第三p型离子植入区
53     金属联机            54        第一栅极
55     第二栅极            56        偏压控制点
57     第一连接点          58        第二连接点
59     n型离子植入区       60        接地点
具体实施方式
为使对本发明的特征、目的及功能有更进一步的认知与了解，兹配合附图详细说明如下。
请先参考图2A及图2B所示，其为本发明第一较佳实施例的上视图及剖面示意图，其中差动式变容器3的集成电路结构，其在一p型基板30顶面形成一n型阱区(n-well)31，利用离子植入法植入至少三个n型离子植入区32，设于该n型阱区31顶面，其分别为：一第一n型离子植入区32a、一第二n型离子植入区32b和一第三n型离子植入区32c，其中该第一n型离子植入区32a和该第三n型离子植入区32c，是以该第二n型离子植入区32b为中心，相对应分布于该第二n型离子植入区32b两侧。且由于第一n型离子植入区32a、第二n型离子植入区32b和第三n型离子植入区32c的相对位置，可于离子植入时便确定，使差动式变容器3可一体设计完成，于后续制程中不需重新定位联机相互对称的位置。
利用公知的微影与蚀刻技术，形成氧化层接触点利用连接点及金属联机连接导通的结构，其中金属联机33，将所述的n型离子植入区32相连接，且第一栅极34，设于金属联机33内及该第一n型离子植入区32a和该第二n型离子植入区32b间，该第二栅极35，也设于该金属联机33内及该第二n型离子植入区32b和该第三n型离子植入区32c间。偏压控制点36，耦接该第一n型离子植入区32a、该第二n型离子植入区32b和该第三n型离子植入区32c；第一连接点37，耦接于该第一栅极34；该第二连接点38，耦接于该第二栅极35，其中，该第一连接点37和该第二连接点38，是以该偏压控制点36为中心，相对称分布于该偏压控制点36两侧，即该第一栅极34和该第二栅极35，是以该偏压控制点36为中心，相对称分布于该偏压控制点36两侧。
由于差动式变容器3是整体一起设计完成，所以并不会因绕线时有不对称的情况产生，更可得知可变电容整体的负载品质因素，以进一步有效控制可变电容整体的负载品质。再者，该p型基板30顶面更包括一p型离子植入区39，耦接一接地点40，作为接地用途。且本发明第一较佳实施例的第一栅极34与第二栅极35所使用的材料，为多晶硅(poly-silicon)。
请先参考图3A及图3B所示，其为本发明第二较佳实施例的上视图及剖面示意图，其中差动式变容器5的集成电路结构，其在一n型基板50顶面形成一p型阱区(p-well)51，利用离子植入法植入至少三个p型离子植入区52，设于该p型阱区51顶面，其分别为：一第一p型离子植入区52a、一第二p型离子植入区52b和一第三p型离子植入区52c，其中该第一p型离子植入区52a和该第三p型离子植入区52c，是以该第二p型离子植入区52b为中心，相对应分布于该第二p型离子植入区52b两侧。且由于第一p型离子植入区52a、第二p型离子植入区52b和第三p型离子植入区52c的相对位置，可于离子植入时便确定，使差动式变容器5一体设计完成，于后续制程中不需重新定位联机相互对称的位置。
利用公知的微影与蚀刻技术，形成氧化层接触点利用连接点及金属联机连接导通的结构，其中金属联机53，将所述的至少三个p型离子植入点52相连接，且第一栅极54，设于该金属联机53内及该第一p型离子植入区52a和该第二p型离子植入区52b间，该第二栅极55，也设于该金属联机53内及该第二p型离子植入区52b和该第三p型离子植入区52c间。偏压控制点56，耦接该第一p型离子植入区52a、该第二p型离子植入区52b和该第三p型离子植入区52c；第一连接点57，耦接于该第一栅极54；该第二连接点58，耦接于该第二栅极55，其中，该第一连接点57和该第二连接点58，是以该偏压控制点56为中心，相对称分布于该偏压控制点56两侧，即该第一栅极54和该第二栅极55，以该偏压控制点56为中心，相对称分布于该偏压控制点56两侧。。
再者，该n型基板50顶面更包括一n型离子植入区59，耦接一接地点60，作为接地用途。差动式变容器5也是整体一起设计完成，故与第一实施例所能达成的功效相同，在此便不多作赘述。
综合上述，本发明提出一种差动式变容器的集成电路设计，无论是n型半导体基板或p型半导体基板皆可适用，其是利用整合的方式设计差动式变容器的集成电路，以有效缩小芯片体积，降低制作成本，更可避免因绕线时有不对称的情况产生，且可得知可变电容整体的负载品质因素，更进一步有效控制可变电容整体的负载品质。
以上所述仅为本发明的较佳实施例，当不能以此限制本发明的范围，即凡依本发明权利要求所做的均等变化及修饰，皆为本发明专利范围所涵盖。