用于光学擦除在制造集成电路过程中累积的电荷的过程 【发明背景】
本公开文件总体上涉及用于制造集成电路的过程和设备，更具体说，涉及用于通过光学手段去除或减少在制造集成电路器件期间所产生的电荷累积的过程和设备。
在工业上已经提出或者使用了多种采用非易失性存储器(NVM)阵列的集成电路。非易失性存储器阵列通常基于浮栅技术。这种技术指的是通过氧化物层或电介质层将电荷转移到导电的浮栅，然后在该浮栅处存储或者去除电荷。采用浮栅技术的非易失性存储器阵列器件的实例是可擦可编程只读存储器(“EPROM”)器件，该器件可被读取、擦除和写入(即可编程)。EPROM一般使用浮栅场效应晶体管，该晶体管具有取决于在该浮栅上电荷存在或缺失的双态。通过将电荷即电子存储在浮栅中，从而将数据存储在非易失性存储器器件中。
可以获得多种EPROM。在传统的和最基本的形式中，EPROM通过电学的方法进行编程，并且通过暴露在紫外光下进行擦除。这些类型的EPROM通常指的是紫外可擦除可编程只读存储器(“UVEPROM”)。通过在UVEPROM晶体管的漏极和源极之间通以高电流同时给栅极施加正电势来编程UVEPROM。在栅极上的正电势吸引从漏极到源极的沟道电流的高能(即热)电子，在该沟道电流中电子转移或者注入浮栅中并且在浮栅中被俘获。基于这种技术的UVEPROM被设计为通过光学手段擦除它们的电荷。在这种方法中，当需要重新编程时可以通过将该器件暴露在紫外光下来除去存储地电荷。
在图1中示出UVEPROM的一个实侧。该器件统一标为10，它包括形成在n型衬底16上的源区12和漏区14。栅氧化物膜18形成在位于源区12和漏区14之间沟道之上的衬底表面上。由p型多晶硅等构成的浮栅电极20典型地布置在栅氧化物膜18上。因为UVEPROM被设计为通过光学手段来擦除它们的电荷，所以在制造过程中可以通过将这些器件暴露在紫外光下来去除在制造过程中产生的任意电荷累积。
另一种形式的EPROM是可通过电学手段擦除的可编程只读存储器，该存储器还被称作为“EEPROM”或“E2PROM”。通常是借助于已知的Fowler-Nordheim隧道效应来电学地编程和擦除EEPROM。在工作期间，这些器件并不是被设计为通过光学手段进行擦除。因此，在制造集成电路期间可能产生危险的电荷累积。
还有另一种形式的EPROM是“快可擦编程只读存储器”，它使用热电子进行编程，并且使用Fowler-Nordheim隧道效应现象进行擦除。可以以“快速”或者批量方式来擦除快可擦编程只读存储器，其中阵列中的所有单元或部分阵列可以使用Fowler-Nordheim隧道效应同时进行擦除。快可擦编程只读存储器通常称作是“闪存单元”或者“闪存器件”。类似于EEPROM器件，在制造快可擦编程只读存储器器件期间所产生的电荷累积并没有被设计成通过光学手段进行擦除。如在图2中所示，实例性的EEPROM或者快可擦编程只读存储器器件通常包括布置在浮栅20上的附加导电栅层22。
在制造集成电路期间，众所周知的是，在诸如EPROM器件的浮栅上(如果可以应用的话)以及/或者在该集成电路的其他区域上会产生不希望的电荷累积。如果这些电荷累积没有被除去或者被中和，则这些电荷累积可能导致高电压并对电路造成电损伤。通常在制造集成电路的众多处理步骤中的一步或者多步中容易产生电荷累积。例如，在退火处理期间、金属抛光或刻蚀处理期间、在通孔和焊盘形成步骤之后等都可能产生电荷累积。集成电路典型地使用3到5层导电金属层，这些金属层在制造期间包括大约5个到大约7个对于电荷累积有贡献的处理步骤。在制造器件时擦除这些电荷累积是重要的。
当前的制造过程致力于擦除在制造集成电路期间产生的电荷累积，特别是通过使用诸如在上面提到的EEPROM和闪存的非易失性存储器器件的集成电路来擦除电荷累积。可以使用电探针来提供与电路的临时连接以便施加所需要的电压，从而实现对电荷积累的擦除。然而，这种方法耗费时间并且对于大批量的生产来讲不是切实可行的。使用电探针的擦除时间典型地大于大约10分钟时间/每个晶片，并且根据特定电路设计可能大于1小时/每个晶片。
通过将该集成电路暴露在窄带辐射源下也可除去电荷累积。当前的用于除去电荷的过程使用水银电极灯，该灯产生波长大约为254nm的窄带波谱。水银灯发射高能光子，高能光子穿过集成电路堆从而将能量传给存储的电子和其他存在的电荷。这些赋能电子克服先前限制电子和其他电荷的能量壁垒，在集成电路内部电子和电子空穴或正电荷之间重新复合。在窄带UV光下的曝光还增加了在该集成电路其他区域上的电荷迁移率。
在UVEPROM中，通过在窄带辐射源下曝光来除去电荷累积通常被认为是有效的，这是由于这种类型的器件在最初就被配置成用于在工作期间通过光学手段进行擦除。布置在浮栅上的氧化物层或者电介质层对于由水银灯发射的波长大约为254nm的窄带辐射来说是透明的。
然而，使用窄带光源的当前处理过程对于除去其他类型集成电路器件中的电荷累积来说是无效的，这些器件诸如包含布置在浮栅电极(例如EEPROM，闪存等)上的导电(例如金属)栅层的器件，或者其他的包含在浮栅存储器单元上的多层金属线的器件。如图2中所示，导电栅层22的存在起到了阻挡入射辐射到达下面浮栅电极20的作用，这大大降低了它的擦除效率。结果，当前的曝光工具需要长的曝光时间(即根据特定的IC设计对于每个晶片需要大约大于1或者2个小时)来减少电荷累积。
曝光时间直接取决于光源的强度(以及其他因素)。在曝光工具中所使用的当前人工光源的光源强度被限制在(例如)平均每平方厘米约30毫瓦功率(mW/cm2)，当灯是新的时候可以达到大约60mW/cm2。然而，所使用的窄带光源产生包括离散和窄谱线的发射信号，在每条谱线处具有低的总输出强度。尽管在某种程度上可以改变现有技术光源的波谱输出，但是得到的谱线并不包含偏离原发射(约254nm)的很大的功率或光强度输出。
用于减少电荷累积的当前光源依赖于使用内部电极的灯泡技术。已知的是：使用内部电极的灯泡强度会大大减少灯泡的使用寿命。用户常常在替换这些灯泡之前需要将强度降低到(相比较于新的灯泡)50％以便使替换的成本最小化。结果，灯泡随着时间越来越恶化，将导致生产量的减少。使用现有技术灯泡所产生的其他问题包括灯的长冷却时间(达到几个小时)，以至替换灯泡常常需要相当长时间来使灯泡冷却。另外，这些类型的灯泡在灯关闭之后重新点亮时呈现出高的故障率。最终，许多集成电路制造商典型地在灯泡的非使用期间不关闭灯泡，这样对于灯泡来讲大大影响了可使用的工作寿命并增加了操作成本。
使用现有技术光源除了没有效率之外，而且当前的曝光工具具有相对大的台面面积，这需要相当大的占地面积。另外，这种曝光工具典型地要求将晶片手动装载到工具中。这个过程是今天在加工中仅剩的时常需要人工操作的步骤。人工操作有严重的缺陷，可能会造成晶片断裂或者晶片损伤(例如划伤)、需要额外的劳动投资、有可能造成晶片污染并且不易提供用于自动化的晶片跟踪。
显然需要一种用于减少在生产集成电路期间的电荷累积的改进过程，特别是对于那些使用非易失性存储器器件的集成电路更是如此。先进的设计规则进一步缩小了用于制造集成电路的图形。同时，因为还缩小了线和空间的最小尺寸，所以添加了更多的金属线层，其中的金属线更为靠近。最终结果是：对于给定窄带波长的光来说更难穿透IC结构和擦除在制造过程期间所产生的电荷累积。
【发明内容】
在此所公开的是用于除去在生产集成电路期间所产生的电荷累积的过程和设备。在一个实施方案中，一种用于除去生产集成电路期间的电荷累积的过程包括将该集成电路曝光在一种强度的宽带辐射图案下一段时间，所述的强度和时间可以有效地减少在制造集成电路期间累积的电荷。
在另一个实施方案中，一种用于减少制造集成电路期间在浮栅电极上的电荷累积的过程包括：将该集成电路放置在处理室中，其中该集成电路包括浮栅电极；并且在将该集成电路曝光在一种强度的宽带辐射图案下一段时间，所述的强度和时间可以有效地减少在制造集成电路期间累积的电荷。
优选地是，该宽带辐射图案包括至少一种大约小于280nm的波长，FWHM大约大于10nm。
通过下面附图和详细说明解释了上面说明的特征和其他特征。
【附图说明】
现在参考附图，其中相同的附图标记表示相同的部分：
图1说明现有技术的UVEPROM器件；
图2说明现有技术的EEPROM器件；
图3说明一种实例性的、用于擦除制造集成电路期间的电荷累积的曝光工具；
图4图解说明用于电荷擦除的一种无电极微波驱动灯泡的宽带波谱输出；以及
图5图解说明在EEPROM中存储的电荷是作为暴露在宽带辐射光源的曝光时间的函数。
【具体实施方式】
一种用于减少在制造集成电路期间的电荷累积的过程包括将该集成电路曝光在一种强度的宽带辐射图案下一段时间，所述的强度和时间可以有效地减少在制造集成电路期间累积的电荷。在一种优选的实施方案中，在使用非易失性存储器器件制造集成电路期间使用这种过程。在制造过程的各个阶段可以使用该过程，并且优选地是，在已知对于电荷累积有贡献的处理步骤期间实施该过程，诸如在等离子体灰化或者刻蚀处理之后、退火处理、在通孔和焊盘形成步骤之后等。该过程优选地是在形成至少一个导电层之后使用。
虽然不想受到原理的限制，但是已知的是诸如在上面提到的某些处理对于电荷累积是有贡献的。出于解释目的，制造导电的金属层的布线图案通常包括等离子体调解的刻蚀处理，其中将气体混合物暴露于能量源并且分离该气体以产生等离子体。该等离子体含有活性物质，这些物质包括高能原子、自由基、离子、电子和光子。这些物质，根据它们的浓度和能级，可能造成在集成电路内部的不同程度的电荷累积。
如在此所使用的，术语“宽带”辐射源指的是具有至少一种波长带的辐射源，该波长带具有大约大于10nm的半峰宽，更加优选地是该半峰宽大约大于15nm，甚至更加优选地是大约大于20nm。术语半峰宽(FWHM)在此定义为当降低到峰值的一半时或者是最大值的一半时跨越波长曲线的宽度。
图3说明一种实例性的曝光工具100，其适于减少在制造集成电路期间的电荷累积。该曝光工具100一般包括处理室112和辐射源室113。该处理室112包括夹盘114，在夹盘上布置晶片116。可选地是，可以调节夹盘114或者处理室112以提供在处理期间用于加热晶片的热源(没有示出)。一种任选加热的实例是一种加热的夹盘。曝光工具100进一步包括辐射源118和布置在辐射源118与夹盘114之间的板120。对管道122进行布置，使其与处理室112之间有液体流动，从而净化该室112并调节处理室112内部的压力等。曝光工具100还可包括其他的特征以用于在晶片表面提供均匀曝光，所述附加特征诸如在授予Matthews等人的专利号为No.4885047的美国专利中所描述的结构特征，其整体引入作为参考。对于晶片表面的均匀曝光将减少对于过度曝光的需要，以确保减少具有非易失性存储器阵列的晶片的所有区域中的电荷累积，从而增加生产量。
板120起到隔离辐射源118与下面处理的晶片116的作用。有利地使用板120来消除从辐射源118到晶片116的特殊污染，将辐射源118与处理室112隔离以提供单独的通道，并且另外(如果存在的话)允许使用气体来冷却辐射源和微波腔(没有示出)。该板还允许在没有干扰光源工作的情况下，在处理室中使用特殊选择的处理气体。采用这种方式，可以布置管道使其与辐射源室113和处理室112之间有液体流动以便净化包含在那里的吸收气体环境，将在下面进一步详细地讨论。
板120优选地是由在工作环境下不退化的物质制成的。优选地，板120是由对于希望辐射具有足够的透过率的石英制造的，以用于减少电荷累积。可以使用除了石英之外的其他材料，只要这些材料具有上面的特征。例如，可能优选地是将晶片暴露在具有小于220nm波长的辐射下以擦除电荷。这种石英材料的实例是市场上可获得的、由位于West Berlin，NJ的Dynasil公司生产的、商标名为Dynasil 1000的石英材料。通过传统的安装方式将板120安装在处理室112中，该处理室可能包括适当的衬垫。优选地是，板120和夹盘114是圆盘形状，以便与被处理的晶片116的形状一致。优选地是辐射源118发射具有至少一种大约小于280nm的波长的宽带辐射图案，其波长优选地为大约180nm到大约280nm，更加优选地是大约180nm到大约250nm。至少一种优选的波长的FWHM是大约大于10nm，更加优选的是大于20nm。
在优选的实施方案中，辐射源118使用微波驱动的无电极灯泡和分段的反射镜来给晶片提供充分均匀的宽带辐射图案。在Wood等人的美国专利No5541475中公开了适当的微波驱动无电极灯泡。已经发现了一种性能良好的示例性微波驱动无电极的灯泡，该灯泡可从市场上获得，商标名为HL灯泡，部件编号203662，由位于Rockville，Maryland的Axcelis Technologies公司生产。在图4中示出由这种宽带紫外辐射源所产生的波谱，应当注意的是存在相当数量的小于280nm的波谱成份。
该过程包括将晶片116装载到处理室112中，并且将晶片116暴露在由辐射源118发射的宽带辐射图案下。优选地是，将处理室112配置成实现晶片116的自动处理，而不用手动处理晶片116。在优选的实施方案中，该过程包括使用一种或者多种惰性气体来除去在处理室112内部的空气从而净化处理室112，然后将晶片116暴露在宽带辐射图案下。用于净化处理室112空气的适当的惰性气体包括，但不局限于氮气、氩气、氦气、包括至少一种上述气体的组合物等。
空气包括大约21％的氧气。众所周知，氧气吸收波长小于大约200nm的辐射并且反应形成臭氧等产物。该臭氧的产生反过来加大波长吸收，臭氧开始吸收波长高达250nm的辐射并且继续吸收较低的波长。最终降低了处理效率。在将晶片116暴露在宽带辐射图案之前净化处理室112和辐射源室113，从而减少波长吸收并因此提高处理效率。
将集成电路暴露给宽带辐射具有许多优点。例如使得建设性和破坏性的干涉效应最小化。如果集成电路内部的单层膜厚度是波长的整数倍或者半整数倍则产生干涉，并且可能导致有过多或者过少的照明光穿过而到达较低的层。对于使用单波长的窄带辐射源来讲，该干涉效应可能严重限制或者降低用于减少电荷累积的效率。作为对照地是，来自宽带辐射的干涉效应被最小化，这是由于它使用了包括多个波长的宽带辐射图案，所述的多个波长不受干涉的影响，即对于给定的膜厚度来讲是非破坏性的或者是非建设性的。另外，对于各种大小的功能部件来讲，宽带辐射的使用确保了：在宽带辐射图案下，各种波长中的至少一些波长在该功能部件附近(避免阴影)发生折射，并且穿透到典型地布置着存储器阵列的层堆底部。另外，已经发现：可以通过将晶片暴露在较短的波长(小于280nm)来大大提高处理效率。较短波长比较长波长具有较高的光子能量，并且因此能够给电荷施加更多的能量，这样就允许电荷(例如电子)更有效地克服表征电荷累积的能量壁垒。
实例1
在这个实例中，将晶片暴露在由FUSION PS3曝光工具所产生的宽带辐射图案下。该曝光工具装备有HL灯泡并且产生在图4中所示的波谱图形。FUSION PS3曝光工具是在市场上可获得的、由位于Rockville，MD的Axcelis Technologies公司生产的曝光工具。每个晶片包括多个管芯，所述多个管芯包含非易失性存储器(NVM或者闪存)结构，使用电探针将该结构预先编程到充电状态。该非易失性存储器结构包括导电的栅极，导电的栅极布置在基于250nm设计规则的浮栅电极上面。在微波电路中供给磁控管的电功率是4500瓦(W)，微波电路到灯泡的传输效率降低到大约67％(即对于灯泡大约是3000瓦)。
对于不同的晶片组改变曝光时间，并将栅极上的电荷绘制成时间的函数。由存储的电荷所产生的电压在编程状态下被归一化为“1”。根据制造商的规格，对于可接受的“擦除”状态，可接受的界限被预定为归一化的编程状态的百分比，并通过在图5中所示的上面水平虚线来限定。图5说明非易失性存储器结构的电荷状态是暴露给宽带辐射源的曝光时间的函数。
该结果清楚表明：对于非易失性存储器结构，将存储的电荷降低到可接受的水平是在1分钟以内发生的，这在生产量和电荷累积的减少效率方面表现出相当大的商业优势。从延长的曝光以及将电荷累积维持在可接受的界限以下的效应可以看出，该过程窗口是强壮的。也就是说，过度曝光或者过度擦除都不是问题。应当注意的是，充电的状态不能完全从浮栅中通过光学手段除去。降低电荷累积到0需要诸如使用电探针等的电输入端。然而，这种低压电平充电状态(如在图5中所示的上限)可被接受作为“擦除状态”，或者更具体说被接受作为相对于“电擦除状态”的“UV-擦除状态”。如在前面所讨论的，使用电探针来减少电荷累积非常费时并且在生产中不是切实可行的。
虽然了参考实例性的实施方案说明本发明，但是本领域的技术人员应当理解，在没有背离本发明范围的情况下可以进行各种改变和等效替换。例如，虽然解释和说明的是EEPROM阵列，但所公开的同样适用于其他在单元中使用浮栅的非易失性存储器阵列，并且甚至适用于非存储器集成电路或者集成电路的非存储器部分。另外，在没有背离本发明的基本范围的情况下可以进行许多改变来根据本发明的教导调整特定的情况或者材料。因此，本发明的目的不是限制所公开的特定实施方案作为执行本发明的最好的模式，本发明将包括所有落入附带权利要求书范围内的实施方案。
被要求保护的是：