形成CMOS晶体管的方法 【技术领域】
本发明是有关于一种形成CMOS晶体管的制程方法，且特别是有关于一种利用两次植入形成源极/漏极与轻掺杂的CMOS晶体管的制程方法。
背景技术
现今平面显示器中的薄膜晶体管多以非晶硅(amorphous silicon)所制程，少数高端产品则以电子移动率高的多晶硅(poly silicon)制程。多晶硅技术可容许整合更多的电子电路，因而可以降低整体产品的复杂度及重量。但由于多晶硅制程中，最高温度约为300℃以上，远超过塑料开始软化的温度，故只能适用于玻璃基板。
请参照图1A~1I，其显示了一传统低温多晶硅薄膜晶体管的制作流程。首先，在图1A中，一缓冲层102、一多晶硅层依序形成于一基板100上，其中，多晶硅层利用准分子雷射对一非晶硅层进行结晶回火而形成；接着，再形成一具图案的光阻层(未显示于图中)，并以光阻层为屏蔽进行蚀刻，而形成图1A所示的多晶硅层104。
接着，参考图1B，沉积一层闸极氧化层108于缓冲层102与多晶硅层104之上，并形成一导电层于闸极氧化层108之上，利用微影与蚀刻制程后，形成一闸极110。然后，在图1C中，形成一光阻层112，光阻层112覆盖整个PMOS晶体管区域以及NMOS晶体管区域地闸极与轻掺杂区域，并以光阻层112为屏蔽，植入重浓度的磷掺质，而形成NMOS晶体管的源极/漏极104a、104b、104c与104d。
之后，在图1D中，去除残留的光阻层112，并直接以闸极110为屏蔽，对基板100植入轻浓度的磷掺质，而形成NMOS晶体管的轻掺杂104m、104n、104x与104y。接着，在图1E中，再次形成一光阻层114，光阻层114覆盖整个NMOS晶体管区域，并以光阻层114为屏蔽，对基板100植入重浓度的硼掺质，而形成P型晶体管的源极/漏极104i与104j。
在图1F中，先去除光阻层114，再形成一内层介电层116于闸极110与闸极氧化层108之上，并形成数个开口于内层介电层116与闸极氧化层108之中。然后，在图1G中，形成可以与源极/漏极104a、104b、104c、104d、104i与104j电性连接的电极118。
接着，在图1H中，形成一保护层120于电极层118与内层介电层116之上，并形成开口于画素区的保护层120中，以暴露电极118。最后，于图1I中，形成可以与画素区的电极118电性连接的透明电极122，以完成具有低温多晶硅薄膜晶体管的制程。
公知技术共需要八道光罩的制程以及三次离子植入的步骤，才可以完成整个低温多晶硅薄膜晶体管的制程，其中，八道光罩的制程分别于图1A～1C与图1E～1I中进行，而三次离子植入的步骤分别于图1C～1E中进行。然而，每一个制程步骤均会增加制程成本，因此，实有必要提出一个能够减少制程步骤的方法。
【发明内容】
有鉴于此，本发明的目的就是在提供一个以较少制程步骤形成CMOS晶体管的制程方法。
根据本发明的目的，提出一种于一基板上形成第一型晶体管与第二型晶体管的方法，其中该第一型晶体管具有一轻掺杂区域与第一重掺杂区域，该第二型晶体管具有第二重掺杂区域，该方法至少包括：形成一厚度约为200～1000埃的第一多晶硅层与的第二多晶硅层于该基板上，其中该第一多晶硅层与该第二多晶硅层对应于该第一型晶体管与该第二型晶体管；沉积一厚度约为500～1500埃的闸极氧化层于该第一多晶硅层与该第二多晶硅层上；形成一由钼、铬或钛/铝/钛的其中之一所组成的第一闸极与第二闸极于该闸极氧化层上，并分别位于该第一多晶硅层与该第二多晶硅层的上方，该第一闸极外部依序围绕该轻掺杂区域与该第一重掺杂区域，而该第二闸极外部围绕该第二重掺杂区域；形成第一型晶体管的第一重掺杂于该第一型晶体管的第一重掺杂区域中，其利用一遮盖该第二重掺杂区域的光阻层与该第二闸极为屏蔽，并植入第一掺质而形成；以及形成第一型晶体管的轻掺杂与第二型晶体管的第二重掺杂分别于该第一型晶体管的轻掺杂区域与该第二型晶体管的第二重掺杂区域中，其利用遮盖该第一型晶体管的第一重掺杂区域的光阻层与该第一闸极为屏蔽，并植入第二掺质而形成，该第二掺质的剂量小于该第一掺质的剂量。本发明的第一掺质的剂量约为3el3/cm2至5el5/cm2之间，第二掺质的剂量约为3el3/cm2至5el5/cm2之间，该第一重掺杂与该第二重掺杂为源极与漏极。
本发明在该形成第一型晶体管的轻掺杂与第二型晶体管的第二重掺杂步骤之后，还包括：形成一厚度约为500～7000埃的内层介电层于该闸极氧化层、该第一闸极与该第二闸极上；选择性地暴露该第一重掺杂、该第二重掺杂、第一闸极与第二闸极；以及形成由钼、铬或钛/铝/钛的其中之一所组成的电极，以电性连接被暴露的该第一重掺杂、该第二重掺杂、第一闸极与第二闸极。
本发明在该形成电极步骤之后，还包括：形成一具图案的保护层于该内层介电层与该电极之上，该具图案的保护层暴露一位于画素区的第一型晶体管的部分电极；以及形成由铟锡氧化物(ITO)所组成的透明电极，以电性连接第一型晶体管的被暴露的部分电极。
本发明的第一型晶体管为NMOS晶体管，第二型晶体管为PMOS晶体管，其中，第一掺质为磷掺质，第二掺质为硼掺质；或是第一型晶体管为PMOS晶体管，第二型晶体管为NMOS晶体管，其中，第一掺质为硼掺质，第二掺质为磷掺质。
为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
【附图说明】
图1A~1I，其显示了一传统低温多晶硅薄膜晶体管的制作流程。
图2A~2H，其显示了本发明的低温多晶硅薄膜晶体管的制作流程。
【具体实施方式】
本发明提供一能够减少低温多晶硅薄膜晶体管的制程步骤的方法。
请参照图2A~2J，其显示了本发明的低温多晶硅薄膜晶体管的制作流程。
首先，在图2A中，一缓冲层202、一多晶硅层204，依序形成于一基板200上，接着，再形成一具图案的光阻层(未显示于图中)，并以光阻层为屏蔽进行蚀刻，而形成图2A所示的多晶硅层204。
本发明的基板200可为玻璃或塑料材质，而多晶硅层204的厚度约为200~1000埃，且利用准分子雷射，对一形成于缓冲层202上的非晶硅层进行结晶回火而形成。左方两个多晶硅层204是用以形成一CMOS晶体管，而右方的多晶硅层204是用以形成一画素区中的NMOS晶体管。
缓冲层202可为氧化硅或氮化硅所构成，其是在准分子雷射回火的过程，作为一绝热层，例如，即使上层的多晶硅层204于回火的过程中温度高达约1500℃，则一塑料基板的局部温度也不会超过约250℃，且局部温度升高的时间极短，因此，塑料基板的形状不致于改变。
然后，参考图2B，一闸极氧化层208形成于缓冲层202与多晶硅层204之上，闸极氧化层208的厚度约为500~1500埃之间，且其材质可为二氧化硅。接着，沉积一导电层于整个基板200之上，并利用微影与蚀刻制程，形成闸极层210，闸极层210可由钼(Mo)、铬(Cr)与钛/铝/钛(Ti/Al/Ti)所组成。
之后，在图2C中，藉由微影制程，形成一具图案的光阻层212于基板210之上，光阻层212完全覆盖欲形成CMOS晶体管的PMOS晶体管区域。并以光阻层212为屏蔽，对基板200植入重浓度的磷掺质，其剂量约为3el3dose/cm2至5el5dose/cm2之间，以形成重掺杂204A、204B、204C与204D于NMOS晶体管的源极/漏极区域与轻掺杂区域中。此时，重掺杂204A、204B、204C与204D形成于NMOS晶体管的源极/漏极区域中的部分，即为NMOS晶体管的源极/漏极，此部分将于图2D中的步骤完成后，再做说明。
之后，在图2D中，去除残留的光阻层212，并再次藉由微影制程，形成一具图案的光阻层214于闸极氧化层208之上，光阻层214覆盖CMOS晶体管的NMOS晶体管的源极/漏极区域，以及画素区域的NMOS晶体管的源极/漏极区域，且不覆盖CMOS晶体管的PMOS晶体管区域。并以光阻层214为屏蔽，对基板200植入重浓度的硼掺质，其剂量约为3el3dose/cm2~5el5dose/cm2之间，以形成PMOS晶体管的源极/漏极204i与204j，以及NMOS晶体管的轻掺杂204m、204n、204x与204y。在重掺杂204A、204B、204C与204D中，除了轻掺杂204m、204n、204x与204y，其余的即为NMOS晶体管之源极/漏极204a、204b、204c与204d。
值得注意的是，本发明于植入硼掺质所使用的剂量，必须小于植入磷掺质所使用的剂量，如此，则进行了硼掺质与磷掺质两次植入的NMOS晶体管的轻掺杂区域，才可以具有轻掺杂204m、204n、204x与204y。当然，本发明的实施例并不限于形成具有轻掺杂的NMOS晶体管，形成具有轻掺杂的PMOS晶体管亦可为本发明的另一实施例，此时，利用光阻层212为屏蔽所进行的植入步骤，是植入硼掺质，利用光阻层214为屏蔽所进行的植入步骤，是植入磷掺质，且植入硼掺质所使用的剂量，必须大于植入磷掺质所使用的剂量。
接着，在图2E中，先去除光阻层214，再形成一内层介电层216于整个基板200之上，并利用微影与蚀刻制程，形成数个开口，于内层介电层216与闸极氧化层208之中，内层介电层216可由二氧化硅组成，其厚度约为500~7000埃。然后，在图2F中，形成一导电层于内层介电层216之上，并填满位于内层介电层216与闸极氧化层208之中的开口，再利用微影与蚀刻制程，形成可以与闸极210以及源极/漏极204a、204b、204c、204d、204i与204j的部分，电性连接的电极218。此实施例所显示为电极218与源极/漏极204a、204b、204c、204d、204i与204j电性连接的情形。
接着，在图2G中，形成一保护层220于电极218与内层介电层216之上，并利用微影与蚀刻制程，形成开口于画素区的保护层220中。最后，在图2H中，形成由铟锡氧化物(ITO)所组成的导电层于保护层220之上，并填满保护层220之中的开口，再利用微影与蚀刻制程，形成可以与画素区的电极218电性连接的透明电极222，以完成具有低温多晶硅薄膜晶体管的制程。
本发明上述实施例所揭示的制程方法，总共只需要八道光罩的制程以及两次离子植入的步骤，就可以完成整个低温多晶硅薄膜晶体管的制程，其中，八道光罩的制程分别在图v中进行，而两次离子植入的步骤分别d图2C与图2D中进行。综观本发明的方法，是比公知技术少一个离子植入的步骤，因此，可以大大地减少制程的成本。
综上所述，虽然本发明已以一较佳实施例揭示如上，然其并非用以限定本发明，任何熟悉本技术领域者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化和修改，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本发明权利要求书的范围内。