《晶体管的形成方法.pdf》由会员分享，可在线阅读，更多相关《晶体管的形成方法.pdf（14页完整版）》请在专利查询网上搜索。
1、10申请公布号CN104183491A43申请公布日20141203CN104183491A21申请号201310190595722申请日20130521H01L21/336200601H01L21/0220060171申请人中芯国际集成电路制造（上海）有限公司地址201203上海市浦东新区张江路18号72发明人洪中山何永根74专利代理机构北京集佳知识产权代理有限公司11227代理人骆苏华54发明名称晶体管的形成方法57摘要一种晶体管的形成方法，包括提供衬底，所述衬底表面具有栅极结构；在所述栅极结构两侧的衬底内形成开口；在所述开口内形成应力层，所述应力层的表面等于或高于衬底表面；在所述应力层表。
2、面形成阻挡层；在形成阻挡层之后，在栅极结构两侧的衬底和应力层内形成源区和漏区；在形成源区和漏区之后，对所述衬底、栅极结构和应力层进行化学湿法清洗工艺。所形成的晶体管中的应力层形貌良好，晶体管性能稳定。51INTCL权利要求书2页说明书8页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书8页附图3页10申请公布号CN104183491ACN104183491A1/2页21一种晶体管的形成方法，其特征在于，包括提供衬底，所述衬底表面具有栅极结构；在所述栅极结构两侧的衬底内形成开口；在所述开口内形成应力层，所述应力层的表面等于或高于衬底表面；在所述应力层表面形成阻挡层；在。
3、形成阻挡层之后，在栅极结构两侧的衬底和应力层内形成源区和漏区；在形成源区和漏区之后，对所述衬底、栅极结构和应力层进行化学湿法清洗工艺。2如权利要求1所述晶体管的形成方法，其特征在于，所述阻挡层的材料为氧化硅或氮化硅。3如权利要求2所述晶体管的形成方法，其特征在于，所述阻挡层的形成工艺为热氧化工艺或热氮化工艺。4如权利要求2所述晶体管的形成方法，其特征在于，所述阻挡层的形成工艺为原子层沉积工艺。5如权利要求1所述晶体管的形成方法，其特征在于，所述栅极结构包括位于衬底表面的栅介质层；位于栅介质层表面的栅电极层；位于栅介质层和栅电极层两侧的衬底表面的伪侧墙。6如权利要求5所述晶体管的形成方法，其特征。
4、在于，还包括在形成应力层之后，形成阻挡层之前，去除所述伪侧墙。7如权利要求6所述晶体管的形成方法，其特征在于，在形成应力层之后，去除所述伪侧墙之前，在所述应力层表面形成硅层；后续形成的阻挡层覆盖所述应力层的侧壁、以及硅层的侧壁和顶部表面。8如权利要求7所述晶体管的形成方法，其特征在于，在形成阻挡层之后，在去除伪侧墙的栅极结构两侧形成第二侧墙。9如权利要求8所述晶体管的形成方法，其特征在于，还包括在形成阻挡层之后，形成第二侧墙之前，采用各向异性的干法刻蚀工艺去除衬底表面的阻挡层。10如权利要求6所述晶体管的形成方法，其特征在于，还包括形成于栅电极层表面的第二掩膜层，所述第二掩膜层作为刻蚀形成栅介。
5、质层和栅电极层时的掩膜，所述第二掩膜层的材料与伪侧墙的材料相同，且在去除伪侧墙的同时，去除所述第二掩膜层。11如权利要求6所述晶体管的形成方法，其特征在于，所述栅极结构还包括位于伪侧墙和栅电极层之间的衬底表面的第一侧墙，所述第一侧墙的材料为氧化硅、氮化硅或氮氧化硅的组合，而且所述第一侧墙与伪侧墙相接触的表面材料不为氮化硅，去除伪侧墙之后，暴露出所述第一侧墙。12如权利要求5所述晶体管的形成方法，其特征在于，还包括在形成伪侧墙之前，采用离子注入工艺在栅电极层两侧的衬底内形成轻掺杂区。13如权利要求1所述晶体管的形成方法，其特征在于，所述应力层的材料为硅锗，所述应力层的形成工艺为选择性外延沉积工艺。
6、。14如权利要求1所述晶体管的形成方法，其特征在于，所述开口的形成工艺为在所述衬底表面形成第一掩膜层，所述第一掩膜层暴露出所述栅极结构、以及所述栅极结构两侧的需要形成应力层的衬底表面；以所述第一掩膜层和所述栅极结构为掩膜刻蚀所述衬权利要求书CN104183491A2/2页3底，在所述栅极结构两侧的衬底内形成开口。15如权利要14所述晶体管的形成方法，其特征在于，所述开口的侧壁与衬底表面呈“”型，且所述开口侧壁的顶角向栅极结构下方延伸，所述第一掩膜层刻蚀衬底的工艺包括采用各向异性的干法刻蚀工艺刻蚀所述衬底，在栅极结构两侧的衬底内形成开口，所述开口的侧壁与衬底表面垂直；采用各向异性的湿法刻蚀工艺刻。
7、蚀所述开口的侧壁和底部，使所述开口的侧壁与衬底表面呈“”型，且所述开口侧壁的顶角向栅极结构下方延伸。16如权利要求15所述晶体管的形成方法，其特征在于，所述衬底的材料为单晶硅，所述衬底表面的晶向为或。17如权利要求1所述晶体管的形成方法，其特征在于，所述源区和漏区的形成工艺为在形成应力层之后，在衬底和栅极结构表面形成光刻胶层，所述光刻胶层暴露出需要形成源区和漏区的位置；以所述光刻胶层掩膜，采用离子注入工艺在栅极结构两侧的应力层或衬底内形成源区和漏区；在形成源区和漏区之后，去除所述光刻胶层。权利要求书CN104183491A1/8页4晶体管的形成方法技术领域0001本发明涉及半导体制造技术领域，。
8、尤其涉及一种晶体管的形成方法。背景技术0002晶体管作为最基本的半导体器件目前正被广泛应用，随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短；然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高晶体管沟道区的应力，以提高载流子迁移率，进而提高晶体管的驱动电流，减少晶体管中的漏电流。0003现有技术提高晶体管沟道区的应力的方法为，在晶体管的源/漏区形成应力层，其中，PMOS晶体管的应力层的材料为硅锗（SIGE），硅和硅锗之间因晶格失配形成的压应力，从而提高PMOS晶体管的性能；NMOS晶体管的应力层的材。
9、料为碳化硅（SIC），硅和碳化硅之间因晶格失配形成的拉应力，从而提高NMOS晶体管的性能。0004现有技术具有应力层的晶体管形成过程的剖面结构示意图如图1至图3所示，包括0005请参考图1，提供半导体衬底10，所述半导体衬底10表面具有栅极结构11，在半导体衬底10表面形成掩膜层14，所述掩膜层14暴露出栅极结构11和需要形成应力层的衬底10表面。0006请参考图2，以掩膜层14为掩膜，在所述栅极结构11两侧的半导体衬底10内形成开口12，所述开口12的侧壁与半导体衬底10的表面构成“”（西格玛，SIGMA）形，且所述“”形的顶角向栅极结构11延伸。0007请参考图3，在所述开口12内形成应力。
10、层13，所述应力层13的材料为硅锗或碳化硅。在形成应力层13之后，在所述应力层13表面形成硅层15，在后续形成源区和漏区之后，所述硅层15表面通过自对准硅化工艺形成金属硅化物接触层。0008在形成应力层13和硅层15之后，采用离子注入工艺在所述栅极结构11两侧的应力层13和硅层15内形成源区或漏区（未示出）；在形成源区和漏区之后，去除所述掩膜层14。0009然而，以现有技术形成的晶体管中，应力层的形貌不良，后续形成与应力层电连接的导电互连线之后，所述导电互连线与源区或漏区的接触不良，所形成的晶体管性能不稳定。发明内容0010本发明解决的问题是提供一种晶体管的形成方法，使所形成的应力层形貌良好，。
11、保证晶体管性能稳定。0011为解决上述问题，本发明提供一种晶体管的形成方法，包括提供衬底，所述衬底表面具有栅极结构；在所述栅极结构两侧的衬底内形成开口；在所述开口内形成应力层，说明书CN104183491A2/8页5所述应力层的表面等于或高于衬底表面；在所述应力层表面形成阻挡层；在形成阻挡层之后，在栅极结构两侧的衬底和应力层内形成源区和漏区；在形成源区和漏区之后，对所述衬底、栅极结构和应力层进行化学湿法清洗工艺。0012可选的，所述阻挡层的材料为氧化硅或氮化硅。0013可选的，所述阻挡层的形成工艺为热氧化工艺或热氮化工艺。0014可选的，所述阻挡层的形成工艺为原子层沉积工艺。0015可选的，所。
12、述栅极结构包括位于衬底表面的栅介质层；位于栅介质层表面的栅电极层；位于栅介质层和栅电极层两侧的衬底表面的伪侧墙。0016可选的，还包括在形成应力层之后，形成阻挡层之前，去除所述伪侧墙。0017可选的，在形成应力层之后，去除所述伪侧墙之前，在所述应力层表面形成硅层；后续形成的阻挡层覆盖所述应力层的侧壁、以及硅层的侧壁和顶部表面。0018可选的，在形成阻挡层之后，在去除伪侧墙的栅极结构两侧形成第二侧墙。0019可选的，还包括在形成阻挡层之后，形成第二侧墙之前，采用各向异性的干法刻蚀工艺去除衬底表面的阻挡层。0020可选的，还包括形成于栅电极层表面的第二掩膜层，所述第二掩膜层作为刻蚀形成栅介质层和栅。
13、电极层时的掩膜，所述第二掩膜层的材料与伪侧墙的材料相同，且在去除伪侧墙的同时，去除所述第二掩膜层。0021可选的，所述栅极结构还包括位于伪侧墙和栅电极层之间的衬底表面的第一侧墙，所述第一侧墙的材料为氧化硅、氮化硅或氮氧化硅的组合，而且所述第一侧墙与伪侧墙相接触的表面材料不为氮化硅，去除伪侧墙之后，暴露出所述第一侧墙。0022可选的，还包括在形成伪侧墙之前，采用离子注入工艺在栅电极层两侧的衬底内形成轻掺杂区。0023可选的，所述应力层的材料为硅锗，所述应力层的形成工艺为选择性外延沉积工艺。0024可选的，所述开口的形成工艺为在所述衬底表面形成第一掩膜层，所述第一掩膜层暴露出所述栅极结构、以及所述。
14、栅极结构两侧的需要形成应力层的衬底表面；以所述第一掩膜层和所述栅极结构为掩膜刻蚀所述衬底，在所述栅极结构两侧的衬底内形成开口。0025可选的，所述开口的侧壁与衬底表面呈“”型，且所述开口侧壁的顶角向栅极结构下方延伸，所述第一掩膜层刻蚀衬底的工艺包括采用各向异性的干法刻蚀工艺刻蚀所述衬底，在栅极结构两侧的衬底内形成开口，所述开口的侧壁与衬底表面垂直；采用各向异性的湿法刻蚀工艺刻蚀所述开口的侧壁和底部，使所述开口的侧壁与衬底表面呈“”型，且所述开口侧壁的顶角向栅极结构下方延伸。0026可选的，所述衬底的材料为单晶硅，所述衬底表面的晶向为或。0027可选的，所述源区和漏区的形成工艺为在形成应力层之后。
15、，在衬底和栅极结构表面形成光刻胶层，所述光刻胶层暴露出需要形成源区和漏区的位置；以所述光刻胶层掩膜，采用离子注入工艺在栅极结构两侧的应力层或衬底内形成源区和漏区；在形成源区和漏区之后，去除所述光刻胶层。0028与现有技术相比，本发明的技术方案具有以下优点0029在栅极结构两侧的衬底内形成应力层之后，在所述衬底、栅极结构和应力层表面说明书CN104183491A3/8页6形成阻挡层。所述阻挡层能够覆盖所述应力层被暴露的表面；在后续形成源区和漏区之后的化学湿法清洗过程中，所述阻挡层能够保护所述应力层的表面免受损伤，从而保证了所述形成的应力层形貌良好，继而保证了源区和漏区导电性能的稳定，使所形成的晶。
16、体管性能良好。0030进一步的，在形成应力层并去除栅极结构中的伪侧墙之后，形成第二侧墙之前，采用各向异性的干法刻蚀工艺去除衬底表面的阻挡层，而衬底表面的阻挡层被去除有利于后续在栅极结构两侧的衬底表面形成尺寸精确的第二侧墙。当所述应力层表面还形成有硅层时，由于化学湿法清洗工艺对硅层的损伤较小，在所述各向异性的回刻蚀工艺之后，所述阻挡层能够覆盖高于衬底表面的应力层侧壁，能够避免应力层暴露出的表面受损伤，而应力层顶部表面的硅层能够保护应力层的顶部表面，依旧能够保证所形成的应力层形貌良好。附图说明0031图1至图3是现有技术具有应力层的晶体管形成过程的剖面结构示意图；0032图4是现有技术在化学湿法清。
17、洗过程中，晶体管中的应力层受侵蚀的剖面结构示意图；0033图5至图10是本发明的实施例的晶体管形成过程的剖面结构示意图。具体实施方式0034如背景技术所述，采用现有技术所形成的应力层形貌不良，晶体管性能不稳定。0035在半导体制造工艺过程中，常需要采用化学湿法清洗（WETCHEMICAL）工艺将工艺过程中附着于衬底或器件表面的杂质去除。经过本发明的发明人研究发现，如图3所示的应力层13的材料，尤其是硅锗材料容易在所述化学湿法清洗的过程中被腐蚀，而且当硅锗材料中锗的含量越高，被腐蚀的情况越严重。请继续参考图3，在栅极结构11两侧形成源区和漏区之后，需要进行化学湿法清洗工艺去除附着于衬底10、栅极。
18、结构11或应力层13表面的杂质。然而，在所述化学湿法清洗的过程中，以硅锗为材料的应力层13容易受到侵蚀，形成如图4所示结构。请参考图4，受到现有的工艺精确度的影响，采用选择性外延沉积工艺形成的应力层13表面难以完全保证与衬底10表面齐平，因此现有工艺中往往使所形成的应力层13的表面高于衬底10表面，以保证晶体管的源区、漏区和沟道区的性能。然而，即使在应力层13表面形成硅层15，所述应力层13仍具有一部分被暴露出的表面，在化学湿法清洗的过程中，所述应力层13被暴露出的部分被湿法清洗溶液侵蚀，形成凹陷，导致所形成的应力层13表面形貌不良，容易导致后续形成的导电互连线与源区或漏区之间的导电性能不稳定。
19、、电接触不良，对所形成的晶体管性能造成影响。0036经过本发明的发明人进一步研究，在栅极结构两侧的衬底内形成应力层之后，在所述衬底、栅极结构和应力层表面形成阻挡层。所述阻挡层能够覆盖所述应力层被暴露的表面；在后续形成源区和漏区之后的化学湿法清洗过程中，所述阻挡层能够保护所述应力层的表面免受损伤，从而保证了所述形成的应力层形貌良好，继而保证了源区和漏区导电性能的稳定，使所形成的晶体管性能良好。0037为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。说明书CN104183491A4/8页70038图5至图10是本发明的实施例的晶体管形成过程的剖面结构。
20、示意图。0039请参考图5，提供衬底200，所述衬底200表面具有栅极结构201。0040所述衬底200为后续工艺提供工作平台，所述衬底200为单晶硅衬底或绝缘体上硅（SOI）衬底。本实施例中，所述衬底200具有第一区域I，所述第一区域I用于形成具有硅锗应力层的晶体管，所述第一区域I通过浅沟槽隔离结构（未标记）与衬底200的其他区域相互隔离。所述衬底200表面的晶向为或，以便后续在衬底内形成的开口侧壁能够与衬底200表面呈“”形，在本实施例的晶向为。0041所述栅极结构201形成于第一区域I的衬底200表面；在本实施例中，所述衬底200的其他区域表面还形成有若干用于形成晶体管的栅极结构（未标记。
21、）。所述栅极结构201包括位于衬底200表面的栅介质层210；位于栅介质层210表面的栅电极层211；位于栅电极层211表面的第二掩膜212；位于栅介质层210和栅电极层211两侧的衬底200表面的第一侧墙213；位于栅电极层211和第一侧墙213两侧的衬底200表面的伪侧墙214。0042所述栅极结构201的形成工艺为在衬底200表面以此沉积栅介质薄膜、位于栅介质薄膜表面的栅电极薄膜；在栅电极薄膜表面沉积刻蚀形成第二掩膜层212，所述第二掩膜层212定义了栅电极层211和栅介质层210的位置和形状，所述第二掩膜层212的材料为氧化硅、氮化硅、或氧化硅和氮化硅的组合，在本实施例中，所述第二掩膜。
22、层212的材料为氮化硅，所述第二掩膜层212和栅电极层之间还能够具有氧化硅层；以所述第二掩膜层212为掩膜刻蚀栅电极薄膜和栅介质薄膜，形成栅介质层210和栅电极层211；采用沉积工艺和回刻蚀工艺在栅介质层210和栅电极层211两侧的衬底200表面形成第一侧墙213和伪侧墙214，在本实施例中，所述第一侧墙213的材料为氧化硅、氮化硅、或氧化硅和氮化硅的组合，所述伪侧墙214的材料为氮化硅，且所述第一侧墙213和伪侧墙相接触的表面材料不为氮化硅。需要说明的是，还能够在形成伪侧墙214之前，采用离子注入工艺在栅电极层211两侧的衬底200内形成轻掺杂区。0043在一实施例中，所述栅介质层210的材。
23、料为氧化硅，所述栅电极层211的材料为多晶硅。在另一实施例中，所述栅介质层210的材料为高K介质材料，所述211栅电极层的材料为金属，所述栅极结构201用于形成高K金属栅（HKMG，HIGHKMETALGATE）晶体管。当所述栅介质层210的材料为高K介质材料，所述栅电极层211的材料为金属时，所述栅极结构201采用后栅工艺（GATELASTPROCESS）形成，因此在当前步骤时，所述栅介质层210和栅电极层211的空间位置由伪栅极层占据，所述伪栅极层的材料为多晶硅，所述伪栅极层和衬底200之间还能够具有氧化硅层进行隔离。后续在形成源区和漏区之后，去除伪栅极层并形成栅介质层210和栅电极层21。
24、1。0044请参考图6，在所述栅极结构201两侧的衬底200内形成开口202。0045所述开口202的形成工艺为在所述衬底200表面形成第一掩膜层203，所述第一掩膜层203暴露出所述栅极结构201、以及所述栅极结构201两侧的需要形成应力层的衬底200表面；以所述第一掩膜层203和所述栅极结构201为掩膜刻蚀所述衬底200，在所述栅极结构201两侧的衬底200内形成开口202，所述第一掩膜层203的材料为氮化硅。0046本实施例中，所述开口202的侧壁与衬底表面呈“”型，且所述开口202侧壁的顶角向栅极结构201下方延伸，以所述第一掩膜层203刻蚀衬底200的工艺包括采用各向异性的干法刻蚀工。
25、艺刻蚀所述衬底200，在栅极结构201两侧的衬底200内形成开口，所述说明书CN104183491A5/8页8开口的侧壁与衬底200表面垂直；采用各向异性的湿法刻蚀工艺刻蚀所述开口的侧壁和底部，使所述开口202的侧壁与衬底表面呈“”型，且所述开口202侧壁的顶角向栅极结构201下方延伸。0047所述各向异性的干法刻蚀工艺为刻蚀气体包括氯气、溴化氢或氯气和溴化氢的混合气体，溴化氢的流量为200标准毫升每分钟800标准毫升每分钟，氯气的流量为20标准毫升每分钟100标准毫升每分钟，惰性气体的流量为50标准毫升每分钟1000标准毫升每分钟，刻蚀腔室的压力为2毫托200毫托，刻蚀时间为15秒60秒。0。
26、048所述各向异性的湿法刻蚀工艺为刻蚀液包括碱性溶液，所述碱性溶液为氢氧化钾（KOH）、氢氧化钠（NAOH）、氢氧化锂（LIOH）、氨水（NH4OH）或四甲基氢氧化铵（TMAH）中的一种或多种组合。0049在本实施例中，所述衬底200的表面晶向为，各向异性的湿法刻蚀速率在垂直以及平行于衬底200表面的方向上较快，而在晶向的方向上，刻蚀速率最慢，能够使第一开口202的侧壁与衬底200表面呈“”形。0050在另一实施例中，为了减少工艺步骤，还能够仅采用以此各向异性的干法刻蚀工艺形成开口，并在所述开口内形成应力层，则所述开口的侧壁垂直于衬底200表面，形成“U”形开口。0051请参考图7，在所述开口。
27、202（如图6所示）内形成应力层204，所述应力层204的表面等于或高于衬底200表面。0052所述应力层204的材料为硅锗或碳化硅；当第一区域I用于形成PMOS晶体管时，所述应力层204的材料为硅锗，栅极结构201下方的沟道区内能够获得压应力；当第一区域I用于形成NMOS晶体管时，所述应力层204的材料为碳化硅，栅极结构201下方的沟道区内能够获得拉应力。本实施例中，所述应力层204的材料为硅锗，第一区域I形成PMOS晶体管。0053所述应力层204的形成工艺为选择性外延沉积工艺，所述选择性外延沉积工艺的温度为500摄氏度800摄氏度，气压为1托100托，沉积气体包括硅源气体（SIH4或SI。
28、H2CL2）、以及锗源气体（GEH4）或碳源气体（CH4、CH3CL或CH2CL2），所述硅源气体、锗源气体或碳源气体的流量为1标准毫升/分钟1000标准毫升/分钟；本实施例中，反应气体为SIH4和GEH4；所述选择性外延沉积工艺的气体还包括HCL和H2，所述HCL的流量为1标准毫升/分钟1000标准毫升/分钟，H2的流量为01标准升/分钟50标准升/分钟。0054本实施例中，在形成应力层204之后，采用选择性外延沉积工艺在所述应力层204表面形成硅层205；所述硅层205表面在后续工艺中通过自对准硅化工艺形成金属硅化物接触层，用于电连接后续形成于源区或漏区表面的导电插塞。0055在半导体工艺。
29、制造过程中，常需要进行化学湿法清洗工艺，以清除附着于衬底或半导体器件结构表面的杂质，所述化学湿法清洗工艺的清洗液包括氢氟酸、SC1溶液或SPM溶液等，这些清洗液能够针对不同类型的杂质达到清除的目的；然而，所述化学湿法清洗工艺容易对应力层204造成侵蚀，尤其是清洗液包括氢氟酸时，容易对硅锗为材料的应力层204造成损伤；而且，发明人经过研究发现，当硅锗材料中的锗含量越高，受到的侵蚀越严重。本实施例中，若在后续的化学湿法清洗工艺过程中，应力层204表面具有暴露的部分，会造成应力层204的形貌不良，影响后续形成于源区或漏区表面的导电插塞的电连接说明书CN104183491A6/8页9性能。0056然而。
30、，由于所述应力层204的形成工艺为选择性外延沉积工艺，受到现有选择性外延沉积工艺精确度的限制，所述应力层204难以保证完全与衬底200表面齐平，因此现有工艺往往使所述应力层204的表面高于所述衬底200表面，以保证源区、漏区或沟道区的电性能。本实施例中，所述应力层204的表面高于衬底200表面。然而，即使在所述应力层204表面再形成硅层205，所述应力层204高于衬底200表面的部分侧壁依旧被暴露出，当后续形成源区和漏区之后进行化学湿法清洗工艺时，容易侵蚀所述应力层204裸露的表面并形成凹陷，从而影响应力层204的性能。0057因此，本实施例后续在衬底200、应力层204和硅层205表面形成阻。
31、挡层，所述阻挡层能够在化学湿法清洗工艺过程中，保护所述应力层204不受损伤，从而保证了所形成的应力层204形貌良好。0058请参考图8，在形成应力层204和硅层205之后，去除所述伪侧墙214（如图7所示）、第一掩膜层203（如图7所示）和第二掩膜212（如图7所示）。0059由于所述伪侧墙214用于定义所形成开口202（如图6所示）和应力层204的位置，而且，在形成开口202的刻蚀工艺中，所述伪侧墙214不可避免的受到损伤被减薄，因此需要去除所述伪侧墙214并在栅电极层211和第一侧墙213两侧形成尺寸精确的第二侧墙，以定义后续形成的源区和漏区的位置。0060在本实施例中，所述伪侧墙214的。
32、材料为氮化硅，去除所述伪侧墙214的工艺为湿法刻蚀工艺，刻蚀液包括磷酸。由于本实施例中，所述第一掩膜203和第二掩膜层212的材料也为氮化硅，因此所述第二掩膜212能够与所述伪侧墙214同时去除，使后续形成的第二侧墙尺寸精确。0061请参考图9，在去除所述伪侧墙214（如图7所示）之后，在所述衬底200表面、栅极结构201表面、应力层204的侧壁表面和硅层205的侧壁和顶部表面形成阻挡层206。0062所述阻挡层206的材料为氧化硅或氮化硅；当所述阻挡层206的材料为氧化硅时，所述阻挡层206的形成工艺为热氧化工艺；当所述阻挡层206的材料为氮化硅，所述阻挡层206的形成工艺为热氮化工艺。所述。
33、阻挡层206能够在后续形成源区和漏区，并去除光刻胶层之后的化学湿法清洗工艺中，保护硅锗为材料的应力层206免受侵蚀，使应力层206的形貌良好。0063所述热氧化工艺或热氮化工艺能够仅在衬底200、应力层204和硅层205表面形成阻挡层206，所述栅电极层211表面具有氧化硅层（未示出）而不会形成阻挡层206。而且，所述热氧化工艺或热氮化工艺形成的阻挡层206厚度可控且覆盖能力好，能够覆盖所述应力层204高于衬底200部分的侧壁，而且能够使所述阻挡层206的厚度较薄，不影响后续在栅电极层211和第一侧墙213两侧所形成的第二侧墙的尺寸精度。此外，由于硅的化学性质比锗活泼，在热氮化工艺或热氧化工艺。
34、中，能够首先与气体反应并形成氮化硅或氧化硅。0064在本实施例中，采用热氮化工艺形成氮化硅阻挡层206，所述热氮化工艺的气体包括氨气（NH4），温度大于600摄氏度，时间为1分钟30分钟，所形成的氮化硅阻挡层206的厚度为1纳米5纳米。所述热氮化工艺的生长速度较慢，使阻挡层206的厚度尺寸更为精确可控；而且，热氮化工艺的气体易于进入栅极结构201和应力层204之间的凹槽内，使形成的阻挡层206质量更好、覆盖能力更佳；此外，氮化硅不易被氢氟酸去除，能够保护应说明书CN104183491A7/8页10力层204。0065在另一实施例中，采用热氧化工艺形成氧化硅阻挡层206，所述热氧化工艺的气体为氧。
35、气，温度为700摄氏度1000摄氏度，时间为1分钟30分钟，所形成的氧化硅阻挡层206的厚度为1纳米5纳米。所述热氧化工艺形成阻挡层206的速度快，有利于减少工艺时间；然而，所述氧化硅容易被氢氟酸去除，因此，所述氧化硅阻挡层206的厚度需要保证能够在清洗过程中保护应力层204，而不会在清洗过程中被完全去除。0066在其他实施例中，所述阻挡层206的形成工艺为原子层沉积工艺，所述原子层沉积工艺的温度为350摄氏度550摄氏度，气压为01托05托，所形成的阻挡层206的厚度为1纳米5纳米。所形成的阻挡层206覆盖衬底200、应力层204、硅层205和栅极结构201表面；所述原子层沉积工艺所形成的阻。
36、挡层206厚度薄、且覆盖能力好，而衬底200和栅极结构201顶部表面的阻挡层能够在后续通过各向异性的干法刻蚀工艺去除。0067请参考图10，采用各向异性的干法刻蚀工艺去除衬底200表面的阻挡层206，并在去除衬底200表面的阻挡层206之后，在栅极结构201两侧的衬底200表面形成第二侧墙215。0068当采用热氮化或热氮化工艺形成阻挡层206时，所述栅极结构201和应力层之间的衬底200表面也具有阻挡层206覆盖，若直接在所述阻挡层206表面形成第二侧墙215，会导致所形成的第二侧墙215尺寸不精确。0069在另一实施例中，所述采用原子层沉积工艺形成阻挡层206，则衬底200、和栅极结构20。
37、1表面均覆盖有阻挡层206，同样需要采用各向异性干法刻蚀工艺去除，以保证第二侧墙215的尺寸精确。0070本实施例中，在形成第二侧墙215之前去除衬底200表面的阻挡层206，所述去除衬底200表面的阻挡层206的方法为各向异性的干法刻蚀工艺，所述各向异性的干法刻蚀的刻蚀气体包括CF4、H2和O2，气压为01毫托100毫托，刻蚀时间为15秒60秒。所述各向异性的干法刻蚀工艺能够保留所述应力层204和硅层205侧壁表面的阻挡层206，从而在后续的清洗过程中保护所述应力层206表面，同时去除衬底200表面的阻挡层206，以形成尺寸精确的第二侧墙215。0071所述第二侧墙215的材料为氧化硅、氮化。
38、硅或氧化硅和氮化硅的组合，所述第二侧墙215的形成工艺为沉积工艺和回刻蚀工艺，所述第二侧墙215用于定义后续形成的源区和漏区（未示出）的位置。0072所述源区和漏区的形成工艺为在形成阻挡层206和第二侧墙215之后，在衬底200和栅极结构201表面形成光刻胶层（未示出），所述光刻胶层定义了源区和漏区的位置，以所述光刻胶层为掩膜，采用离子注入工艺在栅极结构201两侧的应力层204或衬底200内形成源区和漏区。在本实施例中，所述第一区域I用于形成PMOS晶体管，所述应力层204的材料为硅锗，因此所述源区和漏区所注入的离子为P型离子。0073请继续参考图10，在形成源区和漏区之后，去除所述光刻胶层，。
39、并对所述衬底200、栅极结构201和应力层204进行化学湿法清洗工艺。0074在形成源区和漏区之后，需要去除所述光刻胶层，以进行后续的工艺，例如在衬底200其他区域的栅极结构两侧形成应力层，而所述应力层的材料能够为碳化硅，使所述栅极结构能够形成NMOS晶体管。然而，在去除光刻胶层之后，所述衬底200及其表面的半导体说明书CN104183491A108/8页11器件结构表面容易附着前序工艺产生的杂质，例如氧化物和有机物，因此在进行后续工艺步骤之前，需要对衬底200及其表面的半导体器件结构进行清洗，以去除所述杂质。0075本实施例中，采用化学湿法清洗工艺去除杂质，所述化学湿法清洗工艺的清洗液包括氢。
40、氟酸、SC1溶液或SPM溶液等，能够去除不同类型的杂质例如氧化物、金属离子或有机物等。其中，氢氟酸容易对硅锗材料造成腐蚀，而本实施例中，以硅锗为材料的应力层204高于衬底200表面的侧壁被阻挡层206覆盖，能够在所述化学湿法清洗工艺过程中保护所述应力层204免受损伤，从而保证所述应力层204的形貌良好，使所形成的晶体管性能稳定。0076本实施例在形成硅锗应力层和硅层之后，采用热氮化工艺在应力层高于衬底表面的侧壁部分形成阻挡层，而所述应力层顶部表面具有硅层；在完成源区和漏区的形成，并去除光刻胶层之后，进行化学湿法清洗工艺去除衬底或半导体器件结构表面的杂时，所述硅锗应力层高于衬底表面的部分均受到保。
41、护，因此应力层不会受到清洗液的侵蚀，保证了应力层的形貌良好。0077综上所述，在栅极结构两侧的衬底内形成应力层之后，在所述衬底、栅极结构和应力层表面形成阻挡层。所述阻挡层能够覆盖所述应力层被暴露的表面；在后续形成源区和漏区之后的化学湿法清洗过程中，所述阻挡层能够保护所述应力层的表面免受损伤，从而保证了所述形成的应力层形貌良好，继而保证了源区和漏区导电性能的稳定，使所形成的晶体管性能良好。0078进一步的，在形成应力层并去除栅极结构中的伪侧墙之后，形成第二侧墙之前，采用各向异性的干法刻蚀工艺去除衬底表面的阻挡层，而衬底表面的阻挡层被去除有利于后续在栅极结构两侧的衬底表面形成尺寸精确的第二侧墙。当。
42、所述应力层表面还形成有硅层时，由于化学湿法清洗工艺对硅层的损伤较小，在所述各向异性的回刻蚀工艺之后，所述阻挡层能够覆盖高于衬底表面的应力层侧壁，能够避免应力层暴露出的表面受损伤，而应力层顶部表面的硅层能够保护应力层的顶部表面，依旧能够保证所形成的应力层形貌良好。0079虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。说明书CN104183491A111/3页12图1图2图3图4说明书附图CN104183491A122/3页13图5图6图7说明书附图CN104183491A133/3页14图8图9图10说明书附图CN104183491A14。