用于给多电平快速存储器编程的高精度电压调整电路 本发明概括地讲涉及电压调整，更具体地说，涉及用于给存储多位数据的存储单元编程的高精度电压调整。
非易失半导体存储器使用多种半导体存储单元设计。一类存储单元用电绝缘浮动栅极捕获电荷。可以使用多种机制使电荷引入浮动栅极并从中拉出电荷。可以用电子沟道使电荷注入存储单元的浮动栅极并从存储单元的浮动栅极中拉出电荷。热电子注入是让电荷引入存储单元的浮动栅极的另一种机制。其它的非易失半导体存储器用捕获介质将电荷引入存储单元的控制栅极与硅之间或从存储单元的控制栅极与硅之间移去电荷。
对于包括浮动栅极的存储单元，通过改变在浮动栅极上的电荷量来将数据存储在存储单元中，这将使存储单元的阈电压发生变化。典型的现有技术的存储单元能实现两种可能的模拟状态之一，不是“编程”就是“擦除”。可以把存储单元地模拟状态表示为阈电压Vt、单元电流Id、或在浮动栅极上的电荷水平的变化范围。理论上讲，快速单元能处理对于加到浮动栅极上的每一电子的单独的可识别状态。从实际上讲，存储单元状态的最大可能数是有限的，因为存储单元结构的不一致性、随时间的电荷损耗不一致性、热条件的不一致性、以及浮动栅极上电荷的测量不精确，都影响确定在存储单元中存储的数据的能力。但是，浮动栅极能实现两个以上的模拟状态。这允许在单个存储单元中存储多位数据，有时将此称为多态或多电平存储。
在单个存储单元中增加存储的数据的位数对于给存储单元编程有几种后果。首先，在存储单元中存储多位通常需要对应于每一状态的窄范围的Vt电压。从而，就得考虑“编程溢出”，并且一定要准确地将存储单元设置成所需的模拟状态。当不在所需状态对存储单元编程时，出现编程溢出。对于已有技术的一位快速单元通常不关心编程溢出，因为一位的快速单元不可能获得除编程状态以外的状态。
其次，对应每一状态的窄范围的阈电压Vt和准确设置状态的要求将使得编程电压电平的值成为准确地给存储单元编程的关键参数。通常用外电源来确定编程电压电平。因而大多数电源固有的不准确性将成为问题。例如，在编程期间加到一个存储单元的选通门电路的编程电压VG与存储单元的最终阈电压Vt一一对应。在编程周期内编程电压VG的任何波动都导致阈电压Vt相应的波动，并且可能出现编程溢出。
提供精确的编程电压电平的一种方法是用非常高精度的电源，例如，具有1％的给定值精度的电源。但是这种电源的价格过高，别的方案可能会更为可取。
本发明的目的是提供为电压调整电路所用的稳压参考电路。
本发明的另一目的是为存储单元编程提供可调的编程电压。
本发明的另一目的是提供电压调整电路，该电压调整电路供给与外部输入电源的变化无关的高精度输出电压，其中这样的高精度输出电压可用于给多电平的存储单元编程。
通过提供包括取样保持电路的电压调整电路来实现本发明的这些和其它目的，取样保持电路用于对输入电压取样并保持按响应该输入电压产生的参考电压。取样保持电路包括保持参考电压的电容器。电压调整电路还包括与取样保持电路的电容器相耦合的调整电路。调整电路用由电容器供给的参考电压来输出一个输出电压。
通过附图和随后的详细描述，本发明的其它目的、特征、以及优点将更清楚。
下面通过例子描述本发明，但本发明并不局限于附图的形式，附图中相同的标号表示类似的元件，其中：
图1表示按照一个实施例的计算机系统。
图2表示按照一个实施例的固态硬驱动器(solid state harddrive)。
图3表示包括一个编程电压调整电路的非易失存储器件。
图4表示一个为编程而配置的快速存储单元。
图5表示按照一个实施例的一个编程电压调整电路。
图6表示编程电压调整电路的输入电路的另一实施例。
图7表示一个编程电压调整电路的操作的定时关系图。
图8表示按照一个实施例的一个运算放大器。
图1表示一个实施例的计算机系统。该计算机系统通常包括总线11、可与总线11相连接的处理器12、主存储器14、静态存储器16、大容量存储器17、以及集成电路控制器18。静态存储器16可包括一个快速电可擦编程只读存储器(“快速EEPROM”)或其它每单元存储多位数据的非易失存储器。类似地，大容量存储器17可以是一个使用每单元多位的非易失存储器来存储数据的固态硬驱动器17。固态硬驱动器17模拟标准的IDE硬件和配有BIOS的系统，并且固态硬驱动器17使用工业标准“AT-Attachment Interface for DiskDrives(ATA)”指令，从而不需要软件驱动器。按此方式，固态硬驱动器17对计算机系统来讲好似一个磁硬盘驱动器，但与使固态磁盘驱动器特别适用于移动式计算机的典型的磁硬盘驱动器相比，固态硬驱动器17已减小了厚度和重量。
在该计算机系统中可以包括集成电路卡19和20，而且它们与“个人计算机存储器卡工业(PCMCIA)”总线26相连接。PCMCIA总线26与总线11和集成电路(IC)控制器18相连，用于在卡19、20和计算机系统的剩余部分之间提供通信信息。IC控制器18将控制信息和地址信息经过PCMCIA总线26提供给IC卡19和20，并且IC控制器18与总线11连接。IC卡19和20可以是包括用于存储数据的每单元多位非易失存储器的存储卡。
计算机系统可以进一步包括显示器21、键盘22、光标控制器23、硬拷贝器、以及声音取样器25。该计算机系统的具体配置是由要使用计算机系统的特定应用决定。例如，图1中的计算机系统可以是个人数字助手(PDA)，笔记本计算机系统、主机、或者个人计算机。
图2更详细地表示了大容量存储器。图中表示出了作为固态硬驱动器的大容量存储器17，它包括存储信息的非易失存储器30。存储器30包括一个存储单元(没有表示出)阵列，其中每个存储单元都可能处于两个或多个模拟状态。系统电源35为固态硬驱动器17提供稳定的工作电压。图中表示了系统电源35具有精度为+/-10％的3.3伏的输出电压。除存储器30外，固态硬驱动器17包括从系统电源35接收工作电压的3.3伏元件37，和也可以从系统电源35中接收工作电压的5.0伏元件38。然而，如图所示，5.0伏元件38是从与系统电源35相连接、用于为存储器30输出各种电压的DC/DC转换器39中接收它们的工作电压。
DC/DC转换器39的馈电管脚包括VCC管脚，VPP管脚，VR管脚，和5v管脚。每个馈电管脚在内部都与DC/DC转换器39的电路相连接，每个馈电管脚又与每个其它的馈电管脚的电路绝缘。按照这种方式，馈电管脚之间是相互不连接的，并且减少了由在另一馈电管脚的负载的作用所产生的噪音。这样，DC/DC转换器39就可等同于提供了四个分立的DC/DC转换器，每个都有一馈电管脚。
除I/O电路(工作电压为3.3伏)外，存储器30还具有5.25伏(+/-2％)的工作电压VCC。对于所有的读操作，由存储器30使用工作电压VCC，而且可由5.0伏元件38使用VCC。但是，最好是DC/DC转换器39的VCC馈电管脚只为存储器30提供电源，以减少DC/DC转换器39的噪声和负载。5v馈电管脚的输出为5.0伏。
DC/DC转换器也提供12.0伏(+/-2％)的编程电压VPP给存储器30的编程电压调整电路45。另一方面，由虚线所示，DC/DC转换器可以输出11.0伏(精度为0.5-1％)的稳定参考电压VR。稳定参考电压VR馈电管脚是一能提供有限量电流的低电源管脚。如下所述，编程电压调整电路45接收输入电压并提供与输入电压源无关的输出电压。输入电压可以是VPP或VR，输出电压可用作给非易失存储单元编程的编程电压。当给一个能实现三种或多种状态的存储单元(即存储多于一位的数据的存储单元)编程时，由编程电压调整电路45提供的精度是特别有用的。IC卡19和20可以具有与固态硬驱动器17的结构相似的结构。
图3更详细地表示了存储器。在一块半导体基片上制作的存储器30包括存储阵列50，X解码器52，Y解码器54，传感电路56，参考阵列58，控制器60，电压开关62，指令接口64和编程调整电路45，它的操作如下所述。
用户通过地址线66将地址提供给存储器30并通过数据线68从存储器30中接收数据。存储器30使用存储阵列50中的非易失存储单元存储数据。在编程期间可以改变非易失存储单元的阈值电压，这样就允许存储模拟电压值。存储阵列50可以包括任何类型的具有可编程阈值电压的存储单元，例如具有俘获电介质或浮动栅极的存储单元。在一个实施例中，存储阵列50包含有快速存储单元，它们每一个都能实现两种或多种模拟状态。
为了读取存储在存储阵列50中的数据，X解码器52和Y解码器54根据经过地址线66接收的由用户提供的地址选取对应的存储阵列50中的数个存储单元。X解码器选取存储阵列50中的适当行。为此，X解码器也称为行解码器52。类似地，Y解码器54选取存储阵列50中的适当列。由于Y解码器54的功能，Y解码器54也称作列解码器54。
使从存储阵列50中输出的数据耦合到Y解码器54，这将使数据传到传感电路56中。传感电路56将选择的存储单元的状态与参考单元阵列58中的参考单元的状态比较。传感电路56包括根据在存储单元与参考单元之间的比较结果输出数字逻辑电压电平的差分比较器。按此方式，以数字数据表示和输出存储单元的模拟状态。
对于存储器30的一个实施例，控制器60控制存储阵列50的擦除和编程。控制器60也控制多电平单元的编程。作为一个实施例，控制器60包括由在芯片上存储器中存储的微码来控制的处理器。控制器60的具体实施不影响本高精度电压调整电路。
控制器60通过行解码器52、列解码器54、传感电路56、参考单元阵列58、电压开关62、和编程电压调整电路45的控制来管理存储阵列50。电压开关62控制各种需要读出和擦除存储阵列50的电压电平，并且还为编程提供漏极电压VDD。编程电压调整电路45为编程提供选择栅极电压。
通过指令接口64将读出、擦除和编程的用户指令传到控制器60。终端用户通过三根控制引线向指令接口64发出指令，三根控制引线是：输出启动OEB、写入启动WEB和芯片启动CEB。
图4表示了为编程配置的快速存储单元。快速存储单元70包括与编程电压VG相连接的选择栅极71。用于已有的快速存储单元的典型编程电压VG为由编程电源VPP提供的12.0伏。快速存储单元70也包括浮动栅极72、源极73、和漏极74，其中在基片75上形成源极73和漏极74。实质上用具有按存储在浮动栅极72上的电荷量而变化的阈值电压Vt的场效应晶体管(″FET″)作为存储单元。将电荷设置在浮动栅极72上的主要机制是热电子注入。快速存储单元70可以实现两种或多种模拟状态。
通过对选择栅极71施加编程电压VG来使快速存储单元的FET导通，使电流从漏极74流到源极73。编程电压VG也在基片75和浮动栅极之间产生″纵向″电场。纵向电场中的电子流用具有头朝浮动栅极72和尾朝基片75的箭头表示。这基本上表示了纵向电场中电流的方向。如图所示，源极73与系统地VSS相连，漏极74与漏电压VDD相接。漏极74与源极73之间的电位差产生了使电子从源极73穿过沟道朝漏极74加速的″水平″电场。作为一个实施例，VDD高于源极73的电压5-7伏就足够了。水平电场中的电子流用头朝漏极74和尾朝源极73的箭头表示。这就基本上表示了电子流穿过沟道的方向。加速了的或者“热”的电子与基片75的晶格结构碰撞，并且某些热电子就会由于纵向电场的作用而带到浮动栅极上。以此方式，可以增加存储在浮动栅极上的电荷量。
控制器60控制使用一个或多个″编程脉冲″加到快速存储单元上的电压，以便给该快速存储单元编程。编程脉冲在施加编程电压VG和漏电压VDD的时间是一个固定的时间长度。″编程周期″是由给快速存储单元编程的特定编程算法所允许的最大时间。一个编程周期中典型地包括几个编程脉冲。
图5表示了根据一个实施例的编程电压调整电路。在编程期间可以用编程电压调节电路将编程电压VG提供给存储单元的选择栅极。也可以在存储单元的编程期间用编程电压调整电路提供源电压和漏电压VDD。由编程电压调整电路提供的精度特别有用，其中的存储单元能实现三种或多种模拟状态。
编程电压调整电路45包括一个对输入电压Vin取样来产生参考电压Vref的取样保持电路501，该取样保持电路501在一个完整的编程周期期间保持参考电压Vref。调整电路503用参考电压Vref提供所需要的输出电压Vout。根据一个实施例，控制器决定取样保持电路501何时取样输入电压Vin并对调整电路503编程，以便对编程周期中的每个编程脉冲输出所需要的输出电压。输入电压Vin是编程电压VPP，而输出电压Vout是为了编程所提供给存储单元的栅极的栅极电压。此外，输入电压Vin可以是稳定的参考电压VR。
取样保持电路501包括与输入电压Vin连接的输入电路505、与输入电路505连接的开关510、和与开关510连接的电压参考电路515。输入电路505表示为在输入电压Vin和系统地VSS之间串联连接的电阻R1和R2。开关510表示为其漏极在节点506处与输入电路505连接的n沟道场效应晶体管(″FET″)N1。这样，当开关510闭合时，电阻R1和R2构成为将参考电压Vref提供给电压参考电路515的分压器。对于本实施例，电阻R1和R2最好等值的，以便参考电压值Vref等于VPP的一半。
FET N1晌应提供给FET N1的栅极的取样启动信号SMPLEN而导通和断开。最好是使FET N1尽可能小以便减少当FET N1断开时的电容性导通。SMPLEM信号是一个有效高电平信号。
FET N1的源极与电压参考电路515相连接，该电路包括连接在FETN1的源极与系统地VSS之间的一个电容器C1。当开关510闭合时，由输入电路505提供的参考电压Vref耦合到电压参考电路515上。对于本实施例，当开关510闭合时，给电容器C1充电到参考电压Vref。开关510最好是接通足够长的时间以确保使电容器C1充电到Vref。当开关510断开时，输入电路505与电压参考电路510断开，电容器C1保持参考电压Vref。必须选择电容器C1以便在一个编程周期期间电容器C1保持参考电压Vref。对于本实施例，1毫秒的时间足够了。进一步地，和调整电路503的等效电容相比，电容器最好是非常大，以减少经过调调整路503耦合到电容器C1上的噪声的影响。
电容器会由于漏电而随时间放电，且由于它们的瞬态特性而通常不能用作参考电压。然而，对于为非易失存储单元编程而言，电容器的电压能够保持稳定的时间长度对于在整个编程操作过程中提供参考电压Vref是足够的。必须在编程操作过程之间对电容器再充电，这就意味着参考电压在一个编程操作过程与另一个操作过程之间按外部电源的设定精度而变化，但对于每个编程操作过程而言，参考电压Vref从一个编程脉冲到另一个编程脉冲却是保持稳定的。当给存储单元编程时，这种附加稳定性有助于确保有更稳定的栅电压和栅阶跃电压，从而减少了编程溢出的可能性。
可以将编程电压调整电路45用作任何不需要恒定调节的应用场合的电压调整电路。就象在本实施例中那样，如果只需要在有限的时间内由取样保持电路提供参考电压，那么，可以使用该电压调整电路。
如图所示，调整电路503包括一个运算放大器520和可编程电阻分压器电路525。将运算放大器520连接为具有预定增益的不倒相放大器，该放大器的正输入与电压参考电路515耦合，它的负输入经过可编程电阻分压器电路525与调整电路503的输出耦合。编程电压源VPP是运算放大器520的电源。
可编程电阻分压器电路525包括在运算放大器520的输出和系统地VSS之间串联的电阻R3-Rk，从而限定了许多节点，在运算放大器520的输出和电阻R3之间的节点以及各个电阻之间的节点。多个n沟道FETN2-NK的漏极与相应的一个节点相连，并且它们的源极与提供公共输出电压Vout的公共输出节点相连。这些FET N2-Nk响应在其栅极所加的控制电压起开关的作用。由在编程期间根据上述的精确定位算法控制输出电压Vout的控制器来提供控制电压。最好是在任何一个时刻仅有一个FET N2-Nk导通。最好是电阻R3-Rk的阻值是相等的，从而提供一组以相等的步长增加的输出电压Vout。最大电压Vmax、最小电压Vmin、以及步长的大小最好是精选的以便提供所用的特定编程算法所需要的值。对于本实施例，Vout的电压范围是2.7伏至10.8伏，步长为20毫伏。因而，在运算放大器的输出端的电压正好等于10.8伏，而在电阻Rk上的电压等于2.7伏。因此运算放大器520的负输入端实际上在不同的抽头点(不仅是图中所示的抽头点)与可编程电阻分压器525相连接。一个“抽头点”是电阻分压器525中的电阻之间的节点。
图6表示输入电路505的另一实施例。本实施例的输入电路505更快地给电容器C1充电。图中示出了分别通过信号线605、610、以及615控制输入电路505操作的三个控制信号SMPLEN、SAMPLEB和PRECHGB。由控制器(没有示出)提供控制信号，下面更详细地描述它们的操作。SMPLEN信号控制使开关电路510的FET N1接通和断开的电平移动器620。当HOLD信号为逻辑高(有效)时，电平移动器620给FETN1的栅极输出高电压信号，使FET接通，从而使电容器C1在节点506与输入电路505相耦合。
SAMPLEB信号控制使p沟道FETTP1和n沟道FET TN1接通和断开的电平移动器625。电平移动器625有一信号输出，使得在任何给定的时刻仅有一个FET接通。当SAMPLEB为逻辑高(无效)时，FET TP1断开并且FET TN1接通。当SAMPLEB为逻辑低(有效)时，FET TP1接通并且FET TN1断开。
PRECHGB信号控制电平移动器630，电平移动器630使p沟道FET TP2和n沟道FET TN1接通和断开。电平移动器630有互补的输出，其中非反相的输出耦合到FET TP2的栅极，并且反相的输出耦合到FET TN2的栅极。因而，FET TP2和TN2或者是都接通或者是都断开。当PRECHGB为逻辑高(无效)时，FET TP2和TN2都断开。当PRECHGB为逻辑低(有效)时，FET TP2和TN2都接通。由VPP电源给每一电平移动器620、625和630供电。当输入控制信号为逻辑高时，非反相输出端输出与VPP近似相等的电压，当输入控制信号为逻辑低时，反相输出端输出相同的电压。
当SAMPLEB信号为有效的逻辑低时，电阻R1和R2在节点506提供参考电压Vref。如前所述，电阻R1最好与电阻R2相等以使Vref等于VPP的一半。电阻器R2连接在节点506和系统地VSS之间，从而，当SAMPLEB和PRECHGB信号为无效的高电平时使开关FETN1的漏极下拉到系统地。这有效地使电容器C1与来自VPP电源的任何噪声隔离，否则这些噪声会通过输入电路505和开关510耦合到电容器。
设置P沟道FET TP3和P4作为当闭合开关510时快速给电容C1预先充电的预先充电电路。根据PRECHGB信号启动和关闭预先充电电路，这将通过使FET TP2和TN2接通在电源VPP和系统地VSS之间产生一个通路，并且通过使FET TP2和TN2断开而消除该通路。FETTP3和TP4都有与其源极相连接的基片和与其栅极相耦合的漏极。由预先充电电路产生的电流大于电阻R1和R2提供的电流，并能快速地给电容器预先充电，减小了给电容器C1充电所需要的总的时间。
图7是一个表示输入电路505响应控制信号的操作的定时关系图。最初，开关510是断开的，并且取样保持电路处于断开状态。在时刻t1，当SAMPLEN信号上升为有效高电平时接通开关510。同时，要求PRECHGB和SAMPLEB信号为有效的低电平以增加给电容器C1充电的速率。预充电的这一期间称为取样保持电路501的预充电状态。在时刻t2，PRECHGB信号进入无效高电平，从而结束预充电状态并开始取样保持电路501的充电状态。电容器在充电状态期间完全充电到参考电压Vref。预充电和充电状态一起确定了取样保持电路501的取样状态，其中对输入电压Vin进行了取样。在时刻t3，所有三种控制信号都进入无效电平，开关510断开，使得取样保持电路501进入保持状态，电容器在此状态下保持为参考电压Vref。
图8表示了根据一个实施例的运算放大器。运算放大器520包括一对差分输入的p沟道FETTP11和TP12。TP12的栅极与正端的电压V+相连接，而TP11的栅极与负端的电压V-相连接。如图5所示，运算放大器520的正端与电容器C1耦合，而电压V+为参考电压Vref。电压V-为来自可编程电阻分压电路530的电压。当启动运算放大器520时，P沟道FET TP10用作不同FET对的电流源。启动信号的互补对、OPAMPEN和OPAMPENB由控制器60或者其它的控制电路提供，用于启动和禁止运算放大器520。当运算放大器520禁止时，输出节点804是三状态的，以便可以与其它电压输入一起使用可编程电阻分压电路530。
P沟道FET TP13和TP14分别是限制节点801和802处电压的渥尔曼放大器。限制节点802处的电压就限制了FET TP12的漏极到源极的电压，以避免产生穿过FET TP12的栅极的热电子。热电子会大大地增加电容器C1放电的速率，而且应避免这样的效果以更好地确保电容器C1在所需要的时间长度内提供参考电压Vref。
P沟道FET TP16-TP19用作为给渥尔曼放大器FET TP13和TP14的栅极提供偏压的电压分压电路。节点803处的电压大约等于VPP的四分之一。FET TP16-TP19可以等效地用电阻取代。当禁止运算放大器520时，FET TP15使VPP与FET TP16-TP19断开。
运算放大器520的输出级包括电容器C10、和n沟道FET TN16与TN17、以及TP23。FET TN16是一个低阈值电压的并使FET TN17与输出节点804处的高电平电压隔开的厚氧化物器件。当启动运算放大器520时，FET TP23作为输出级的电流源。
运算放大器520的启动电路包括n沟道FET TN13-TN15和P沟道FET TP20-TP22。当OPAMPEN信号是逻辑高电平而OPAMPENB信号为逻辑低电平时，就启动运算放大器520。当OPAMPEN信号是逻辑低电平而OPAMPENB信号为逻辑高电平时，就禁止运算放大器520。禁止运算放大器会使得FET TP10、TN11和TN12断开，从而不能给差分对tP11和TP12提供电流。进一步地，接通FETTN13和TN14，这就断开了FET TN16和TN17，从而使得输出节点804与系统地VSS断开。最后，接通FET TP20，这就会使得FET TP23的栅极电位向VPP上拉。从而断开FET TP23，这就使得输出节点804与VPP断开。因此，当禁止运算放大器520时，输出节点就会浮动。
在前面的详细说明中，参考具体的典型实施例已对本发明进行了描述。因而应认为这些详细说明和附图是示范性的而不是限制性的。而且，很显然在不离开用所附权利要求限定的本发明的实质和范围的情况下可以对它进行各种修改和改变。