一般在个人计算机上所使用的彩色显示器(color monitor)，大都是根据
RGB系统而设计。亦即显示器接收R(代表红色视频信号)、G(代表绿色视频
信号)及B(代表蓝色视频信号)后，产生彩色的图像。另外，显示器也必须接
收同步信号，以确定每个帧(frame)上显示图像的方式。显示器显示图像的方
式，是以连续的帧(即单一画面)来组合而成，并且每个帧是利用特定数量的
扫描线更进一步构成，扫描的方式则是由上方的扫描线开始，到底部的扫描
线结束，完成单一的帧。因此，同步信号中的垂直同步信号(简称V)和水平
同步信号(简称H)即用来同步每次垂直扫描(即依序扫描每条扫描线)和水平
扫描(即对于一条扫描线上画素的扫描)的时序。综上所述，显示器至少必须
接收到R、G、B、V、H五个信号，始能够进行正确的显像功能。
一般而言，产生所述的视频信号R、G、B以及同步信号V、H并且
送至显示器进行显示的方式，是由计算机系统中的视频卡(video card或
display card)所控制。参照图1，图1表示一般计算机系统中显示部分的结构
示意图。如图所示，视频卡10一般是插在计算机系统的扩充槽上，并且通过
外围的数据总线，例如AGP或是PCI，由计算机系统的其它部分取得待显示
的数据。视频卡便可以根据这些数据，产生所述的R、G、B、V、H信
号，传送到显示器20。
一般而言，视频信号R、G、B仍然是单独送出，但是在传送同步信
号上，就有不同方式的区别。一种方式称之为分离同步信号(separate sync)方
式，其垂直同步信号V和水平同步信号H是分别送入显示器中不同的端子
内。另一种方式称之复合同步信号(composite sync)方式，其中垂直同步信号
V和水平同步信号H是以叠加的方式产生复合同步信号，再送入显示器的特
定输入端子内，一般为V端子。此时，显示器内部的模拟/数字转换电路将根
据复合同步信号而通过相位锁相回路(PLL)产生时钟。
显示器必须将接收到的复合同步信号分离为独立的水平同步信号及垂
直同步信号，始能进行显像。在分离复合同步信号时，是通过一特定电路将
复合同步信号予以积分并视极性决定作反相与否，而产生一遮蔽信号，并以
所述遮蔽信号关闭模拟/数字转换电路内部的相位锁相回路(PLL)，以终止时
钟的输出。
然而，在处理复合同步信号时，常会发生许多不可预期的错误。此错误
通常会造成显示器所显示画面的错误。
参照图2，图2是显示传统技术的复合同步信号(HS)及遮蔽信号
(COAST-A)的时钟图。若要正确的分离复合同步信号，遮蔽信号(COAST-A)
的范围必须完全遮蔽复合同步信号(HS)中由B至K之间的部分。如此一来，
才可终止相位锁相回路的时钟输出而避免显示的影像发生歪斜的结果。但
是，因为电路组件的特性及信号无法实时反应的问题，通常遮蔽信号
(COAST-A)无法完全遮蔽复合同步信号(HS)中由B至K之间的部分。进而影
响了显示的画面。
当遮蔽信号(COAST-A)没有遮蔽复合同步信号(HS)中由B至C之间的
部分时，显示器的模拟/数字转换电路将于B至C时间长度内继续提供原本
应于A至B时间长度所提供的时钟信号。如此将影响显示器所显示的画面。
参照图3，图3是显示根据本发明实施例的电路方块图。
本发明提供一种信号转换装置，设置在视频卡及显示器之间，适用于根
据显示器的一水平垂直混合信号(HS)及所述水平垂直混合信号的一积分信号
而输出一处理信号(HS-RC)，本实施例的显示器在此是以液晶显示器(LCD)
为例，而根据本发明实施例的电路是包括以下结构。
积分器30，用以将所述水平垂直混合信号(HS)积分为所述积分信号
(HS-RC)。
第一逻辑电路31，用以接收所述水平垂直混合信号(HS)及所述积分信
号(HS-RC)，仅于所述水平垂直混合信号(HS)由高电平转变为低电平而所述积
分信号(HS-RC)为低电平时，输出一高电平信号。
第二逻辑电路32，耦接所述第一逻辑电路31，用以接收所述水平垂直
混合信号(HS)及所述第一逻辑电路31的输出(2Q)，仅于所述水平垂直混合信
号(HS)由低电平转变为高电平而所述第一逻辑电路31的输出为高电平时，输
出一低电平信号。
第三逻辑电路33，用以接收所述水平垂直混合信号(HS)及所述第一逻
辑电路31的输出(2Q)，并仅于所述水平垂直混合信号(HS)及所述第一逻辑电
路31的输出为低电平时，输出一低电平信号。
第四逻辑电路34，用以接收所述第三逻辑电路33及所述第二逻辑电路
32的输出，并仅于所述第三逻辑电路33及所述第二逻辑电路32的输出为高
电平时，输出一高电平信号。其中第三逻辑电路33为一或门，而第四逻辑
电路34为一与门。
根据本发明实施例的信号转换装置，其中所述第一逻辑电路31还包括
以下结构；
第一逻辑器311，用以接收所述水平垂直混合信号(HS)及所述积分信号
(HS-RC)，仅于所述水平垂直混合信号(HS)由高电平转变为低电平而所述积
分信号(HS-RC)为低电平时，输出一低电平信号。
第二逻辑器312，用以接收所述水平垂直混合信号(HS)及所述第一逻辑
器311的输出(CLR)，仅于所述水平垂直混合信号(HS)由低电平转变为高电
平而所述第一逻辑器311的输出为高电平时，输出一第一特定信号，其中所
述第一特定信号为具有一第一宽度的方波。
第三逻辑器313，用以接收所述水平垂直混合信号(HS)及所述第二逻辑
器312的输出(1Q)，仅于所述水平垂直混合信号(HS)由高电平转变为低电平
而所述第二逻辑电路312的输出为高电平时，输出一第二特定信号至所述第
二逻辑电路32，其中所述第二特定信号为具有一第二宽度的方波。
而第一宽度及第二宽度是通过对应的RC电路所调整。
参照图4，图4是显示根据本发明的电路结构图，用以描述各芯片的电
性连接以及所外接的电阻及电容的状态，以及在本实施例中所采用的芯片编
号。
以下是介绍根据本发明实施例的操作流程。参照图4，图5是显示根据
本发明实施例的时序图。
首先，使用一积分器30将水平垂直混合信号(HS)积分，而产生HS-RC
信号。接着，将HS及HS-RC输入至第一逻辑器311，并根据以下的真值表
而产生CLR信号。
输入
输出
CLK
D
Q
Q
↑
H
H
L
↑
L
L
H
在B点HS↑，HS-RC为H，所以输出Q为H。
在D点HS↑，HS-RC为L，所以输出Q为L。
在G点HS↑，HS-RC为L，所以输出Q为L。
在H点HS↑，HS-RC为H，所以输出Q为H。
接着，将HS及CLR输入第二逻辑器312(Monostable)，根据以下的真值
表可得到1Q的输出。
![]()
在A点HS↑，CLR为H，所以输出Q为
![]()
在D点HS↑，CLR为L，所以输出Q为
![]()
在H点HS↑，CLR为H，所以输出Q为
![]()
其中，输出Q的脉冲宽度(1Q的脉冲宽度)，须大于
BC之间的脉冲宽度，
以提供足够的触发模式(trigger state)而产生2Q。另外，1Q的脉冲宽度可通
过R801及C813调整。
接着，将HS及1Q输入第三逻辑器313(Monostable)，根据所述的真值
表可得到2Q的输出。
在C点HS↓，1Q为H，所以输出Q为
![]()
其中，输出Q的脉冲宽度(2Q的脉冲宽度)，须大于
CD之间的脉冲宽度，
以提供足够的触发模式(trigger state)而产生3Q。另外，2Q的脉冲宽度可通
过R800及C810调整。
接着，将HS及2Q输入至第二逻辑电路32，并根据以下的真值表而产
生3Q信号。
输入
输出
CLK
D
Q
Q
↑
H
H
L
↑
L
L
H
在B点HS↑，2Q为H，所以输出
Q为H。
在D点HS↑，2Q为L，所以输出
Q为L。
在E点HS↑，2Q为H，所以输出
Q为H。
另外，将HS及2Q输入至第三逻辑电路33，第三逻辑电路33为或门，
因此输出HS-OR的波形。
最后，将3Q及HS-OR输入至第四逻辑电路34，第四逻辑电路34为与
门，因此输出HSOOT的波形。HSOOT即为正常处理的信号。
参照图6，图6系显示根据本发明实施例的信号处理流程。在本发明实
施例中，提出一种信号转换方法，适用于处理显示器的水平垂直混合信号，
包括以下步骤，而各步骤中所述及的信号参照图5。
步骤S1：提供具有第一宽度(C点至J点之间)的一正极性信号(2Q)在此
第一宽度是通过一RC电路所调整(如图4的C810及R800)。
步骤S2：检测所述水平垂直混合信号的不正常脉冲(图5中HS的BC
段)，并将所述脉冲根据所述正极性信号2Q而延长至所述正极性信号的下降
缘(J点)，而得到一第一处理信号(HS-OR)。
步骤S3：提供一与垂直同步信号同步的负极性信号(3Q)，
步骤S4：将所述第一处理信号(HS-OR)及负极性信号(3Q)输入至一与门
34(参照图3)，而产生一第二处理信号(HSOOT)。
将最后处理结果的第二处理信号(HSOOT)输入至显示器的模拟/数字转
换器时，将使显示器得以正常显示，其原理如下：
如图2所示，HS信号中的
BC脉冲即为不正常的脉冲。当所述信号输
入至显示器的模拟/数字转换器时，因为COAST-A于
BC脉冲之后才活化，
因此会造成模拟/数字转换器在运算像素时发生时序错误，进而造成显示画面
的歪斜。通过根据本发明实施例的电路，可主动检测出不正常的水平垂直混
合信号，并将之恢复正常，使得COAST-B的活化时间得以涵盖经过处理的
水平垂直混合信号HSOOT于
EK之间的范围而获得正常的显示结果。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任
何本领域的技术人员，在不脱离本发明的精神和范围内，当可做些许的更动
与润饰，因此本发明的保护范围应当以权利要求范围所界定的为准。