液晶显示装置 本发明涉及液晶显示装置，特别涉及利用辅助电容电极来提高显示质量的结构。
现有技术
例如，在有源矩阵型液晶显示装置中，在玻璃基板上将扫描线和数据线设置成矩阵状，在其各交点附近，设置了作为开关元件的薄膜晶体管并使其与两条线相连接，在这些上面设置绝缘膜。其上设置了像素电极，该像素电极通过设置在绝缘膜上的接触孔与薄膜晶体管相连接(例如参见专利文献1)。在此情况下，为了提高开口率，像素电极的边缘部与两条线相重合。
专利文献1
特开平1-156725号公报(图1、图4)
存在的问题
但是，上述结构的液晶显示装置，因为像素电极的边缘部与数据线相重合，所以，存在的问题是：在该重合部分产生耦合电容，由于该耦合电容而产生垂直串扰，造成显示特性劣化。也就是说，例如，图24A所示，1个像素81的背景是灰色，在其中进行正方形的黑色显示82时，由于上述耦合电容，像素的电位被漏电压拉偏，所以如图24B中符号83所示，黑显示82的上下方的背景色稍稍变浓，黑显示17在上下方向上托长了尾部，使显示特性劣化。
【发明内容】
因此，本发明的目的在于提供一种能够不产生垂直串扰的液晶显示装置。
本发明的液晶显示装置，包括：基板(1、101)；在上述基板(1、101)上以矩阵状设置的扫描线(2、102)和数据线(3、103)；薄膜晶体管(4、104)，设置在上述扫描线(2、102)和数据线(3、103)相交叉的各个交点附近，并具有：半导体薄膜(13、113)、与上述扫描线(2、102)连接的栅电极(15、102a)、源电极(17)、以及与上述数据线(3、103)相连接的漏电极(18)；像素电极(5、105)，设置成与上述薄膜晶体管(4、104)的源电极(17、57)相连接；辅助电容电极(6、106)，具有与上述像素电极(5、105)重合地重合区，由上述重合区和上述像素电极(5、105)构成辅助电容；第1绝缘膜(16、59)，被配置于上述辅助电容电极(6、106)和数据线(3、103)之间；以及第2绝缘膜(23、113)，被配置于上述像素电极和上述辅助电容电极之间。
【附图说明】
图1是作为本发明第1实施方式的液晶显示装置中的薄膜晶体管板的主要部分的透视平面图。
图2是沿图1的II-II线的剖面图。
图3A至图3C是说明图1所示的薄膜晶体管部分的平面图。
图4是图1和图2所示的薄膜晶体管板制造时初期工序的剖面图。
图5是连接在图4后面的工序的剖面图。
图6是连接在图5后面的工序的剖面图。
图7是连接在图6后面的工序的剖面图。
图8是连接在图7后面的工序的剖面图。
图9是作为本发明第2实施方式的液晶显示装置中的薄膜晶体管板的主要部分的透视平面图。
图10是沿图9的X-X线的剖面图。
图11是沿图9的XI-XI线的剖面图。
图12是沿图9的XII-XII线的剖面图。
图13A至图13C是说明图9所示的薄膜晶体管部分的平面图。
图14是作为本发明第3实施方式的液晶显示装置中的薄膜晶体管板的主要部分的透视平面图。
图15是沿图9的XV-XV线的剖面图。
图16是作为本发明第4实施方式的液晶显示装置中的薄膜晶体管板的、与图15相同的剖面图。
图17是本发明第5实施方式的有源矩阵型液晶显示装置中的薄膜晶体管板的主要部分的透视平面图。
图18是沿图17的XVIII-XVIII线的剖面图。
图19是本发明第6实施方式的薄膜晶体管板的、与图17相同的透视平面图。
图20是本发明第7实施方式的薄膜晶体管板的、与图18相同的透视平面图。
图21是本发明第8实施方式的薄膜晶体管板的、与图17相同的透视平面图。
图22是本发明第9实施方式的薄膜晶体管板的、与图21相同的透视平面图。
图23是本发明第7实施方式的薄膜晶体管板的、与图22相同的透视平面图。
图24A和图24B是用于说明现有液晶显示装置的问题的图。
最佳实施方式
[第1实施方式]
图1是作为本发明第1实施方式的液晶显示装置中的薄膜晶体管板的主要部分的透视平面图。该薄膜晶体管板具有玻璃基板1。在玻璃基板1的上面侧以矩阵状设置了扫描线2和数据线3，在其各交点附近，设置了双栅结构的薄膜晶体管4、像素电极5和辅助电容电极6。在此，为了使图1明确，在各像素电极5的边缘部标注了短斜实线组成的影线。
在此情况下，像素电极5的左右两侧的边缘部，被配置在与配置在其左右两侧的数据线3的边缘部从平面看相同的位置上，但也可以与数据线3相重合。这样，在像素电极5的总面积中，除去其左右两侧的数据线3形成区和薄膜晶体管4形成区之外的区域成为实质的像素区，能增大开口率。
但是，在此情况下，在以对置状配置于薄膜晶体管板上的对置板(无图示)上，为了防止外光射入到薄膜晶体管4上，至少在与薄膜晶体管4相对应的部分上设置了黑掩模(black mask)。
在图1中，辅助电容电极6具有：配置成与扫描线2相平行的直线状的电极部6a、配置成与左侧的数据线3相平行的窄长形状的电极部6b、以及配置成与右侧的数据线3相平行的窄长形状的电极部6c。在此情况下，电极部6a与像素电极5的下边相重合。电极部6b、6c与数据线3相重合，该数据线3配置在左右方向上邻接的像素电极5的相对置的边部以及它们之间。
并且，如后所述，电极部6b、6c在厚度方向上、即在图1中的纸面垂直方向上配置在像素电极5和数据线3之间。并且，电极部6b、6c的宽度(与扫描线2相平行的方向的长度)在一定程度上大于数据线3的宽度，这样，即使出现与扫描线2平行的方向上的位置偏差，也能确实地遮盖住数据线3，以免数据线3直接与像素电极5相对置。
以下说明该薄膜晶体管板的具体结构。图2表示沿图1的II-II线的剖面图。在玻璃基板1的上面设置了第1和第2基底绝缘膜11、12。在第2基底绝缘膜12的上面的规定部位设置了多晶硅薄膜13。多晶硅薄膜13如图3A所示，几乎是直线状，几乎是把中央部作为n型杂质低浓度区13a；其两侧作为由本征区构成的沟道区13b；再其两侧作为n型杂质低浓度区13c；再其两侧作为n型杂质高浓度区13d。
在包括多晶硅薄膜13在内的基底绝缘膜12的上面，设置了栅绝缘膜14。在多晶硅薄膜13的2个沟道区13b上的栅绝缘膜14上面的各规定部位，如图3B所示地设置了栅电极15。在此情况下，栅电极15形成具有分支成两个的部分和对其进行连接的共用连接部分15a的“コ”字形的岛状。在此，所谓岛状是指从物理和电气上看均与其他要素分离，以下采用同样的定义。在栅绝缘膜14的上面的规定部位，如图3B所示，也设置了数据线3。在数据线3的规定部位设置了较宽的连接部3a。
在包括栅电极15和数据线3在内的栅绝缘膜14的上面，设置了层间绝缘膜16。在层间绝缘膜16的上面的各规定部位上，如图3C所示岛状地设置了源电极17和漏电极18。源电极17，通过设置在层间绝缘膜16和栅绝缘膜14上的接触孔19，连接到多晶硅薄膜13的一边的n型杂质高浓度区13d上。
漏电极18的一端，通过设置在层间绝缘膜16和栅绝缘膜14上的接触孔20，连接到多晶硅薄膜13的另一边的n型杂质高浓度区13d上。漏电极18的另一端，通过设置在层间绝缘膜16上的接触孔21连接到数据线3的连接部3a上。
如图3C所示，在层间绝缘膜16的上面的规定位置设置了扫描线2。设置在扫描线2的规定部位的连接部2a，通过设置在层间绝缘膜16上的接触孔22，连接到栅电极15的共用连接部15a上。如图2和图3C所示，在层间绝缘膜16上面的规定部位，设置了辅助电容电极6，在此情况下，辅助电容电极6的电极部6b、6c设置在数据线3上的层间绝缘膜16上。
在包括源电极17等在内的层间绝缘膜16的上面，设置了外层膜23。在外层膜23的上面的规定部位设置了像素电极5。像素电极5通过设置在外层膜23上的接触孔24，与源电极17相连接。
形成在栅绝缘膜14上的栅电极的分支部分，分别覆盖在多晶硅薄膜13上，与2个沟道区13b相对应进行配置。这样，利用多晶硅薄膜13、栅绝缘膜14、栅电极15、源电极17和漏电极18，构成双栅结构的薄膜晶体管4。
以下说明上述结构的薄膜晶体管板的制造方法的一例。首先，如图4所示，在玻璃基板1的上面，利用等离子CVD法连续地形成由氮化硅构成的第1基底绝缘膜11、由氧化硅构成的第2基底绝缘膜12和非晶硅薄膜31。然后，通过照射激元激光使非晶硅薄膜31多晶化，制成多晶硅薄膜32。
以下如图5所示，在多晶硅薄膜32的上面，在与图2所示的多晶硅薄膜13的n型杂质高浓度区13d形成区相对应的部分，形成具有开口部33a的光致抗蚀剂图形33。然后，以光致抗蚀剂图形33为掩模来注入高浓度的n型杂质。然后，把光致抗蚀剂图形34剥离下来。
其次，在多晶硅薄膜32上制作图形，如图6所示，在第2基底绝缘膜12上面的规定部位，形成多晶硅薄膜13。然后，在包括多晶硅薄膜13在内的第2基底绝缘膜12的上面，利用等离子CVD法来形成由氧化硅构成的栅绝缘膜14。接着，在栅绝缘膜14上面的各个规定部位，对由利用溅射法成膜的A1等构成的金属膜进行图形制作，以便形成图3B所示的具有共用连接部15a的栅电极15和具有连接部3a的数据线3。
然后，如图7所示，以2个栅电极15为掩模以低浓度注入n型杂质。于是，多晶硅薄膜13的2个栅电极15之间的区变成n型杂质低浓度区13a；2个栅电极15正下面的区成为由本征区构成的沟道区13b；其两侧成为n型杂质低浓度区13c；再其两侧成为n型杂质高浓度区13d。然后，在氮气环境中以500℃左右的温度进行1小时左右的退火处理，使注入杂质活性化。
然后，如图8所示，在包括栅电极15和数据线3在内的栅绝缘膜14的上面，利用等离子CVD法来形成由氮化硅构成的层间绝缘膜16。接着，在多晶硅薄膜13的n型杂质高浓度区13d上的层间绝缘膜16和栅绝缘膜14上形成开口部19、20。并且，在数据线3的连接部3a上的层间绝缘膜16上形成开口部21。进一步如图3B和3C所示，在2个栅电极15的共用连接部15a上的层间绝缘膜16上形成开口部22。然后，在包括各开口部19、20、21、22在内的层间绝缘膜16的上面，用溅射法连续地形成A1膜和ITO接触用的Cr膜(或Mo膜)，形成金属膜34。
然后，通过对金属膜进行图形制成，如图2和图3所示，在层间绝缘膜16的上面的各个规定部位，形成源电极17、漏电极18、具有连接部2a的扫描线2和辅助电容电极6。在此状态下，源电极17，通过接触孔19连接到多晶硅薄膜13的一边的n型杂质高浓区13d，漏电极18的一端，通过接触孔20连接到多晶硅薄膜13的另一边的n型杂质高浓度区13d上。漏电极18的另一端通过接触孔21连接到数据线3的连接部3a上，扫描线2的连接部2a，通过接触孔22连接到2个栅电极15的共用连接部15a上。
然后，在包括源电极17等在内的层间绝缘膜16的上面，利用等离子CVD法来形成由氮化硅构成的外层膜23。其后，在源电极17上的外层膜23的规定部位形成接触孔24。然后，在外层膜23的上面的各个规定部位，通过对利用溅射法形成的ITO膜进行图形制成，使像素电极2通过接触孔24与源电极17相连接。于是获得图1至图3所示的薄膜晶体管板。
具有这样获得的薄膜晶体管板的液晶显示装置，在像素电极5的边缘部和扫描线3之间，设置了宽度大于数据线3的宽度的辅助电容电极6的电极部6b、6c，所以，利用该电极部6b、6c能防止在像素电极5的边缘部和数据线3之间产生耦合电容。因此，能做到不产生垂直串扰，能提高显示质量。
并且，在上述制造方法中，包括以下工序：第1工序，在栅绝缘膜14上形成数据线3和岛状的栅电极15；第2工序，形成穿过层间绝缘膜16和栅绝缘膜14的接触孔19、20；第3工序，在层间绝缘膜16上形成扫描线2、辅助电容电极6、岛状的源电极17和漏电极18；第4工序，在外层膜23上形成接触孔24；以及第5工序，在外层膜23上形成像素电极5。另一方面，例如，在上述专利文献1的图1和图4所示的显示装置的情况下，也包括以下工序：第1工序，在栅绝缘膜上形成包含栅电极的扫描线；第2工序，在层间绝缘膜和栅绝缘膜上形成穿通到另一侧的源、漏区的接触孔；第3工序，在层间绝缘膜上形成数据线；第4工序，在外层膜、层间绝缘膜和栅绝缘膜上形成穿通到另一侧的源、漏区的接触孔；以及第5工序，在外层膜上形成像素电极。所以，在上述制造方法中，即使把栅电极15、源电极17和漏电极18形成为岛状，也不会增加制造工序数。
[第2实施方式]
图9是作为本发明第2实施方式的液晶显示装置中的薄膜晶体管板的主要部分的透视平面图。在此情况下，也为了明确表示图9，在各像素电极5的边缘部标注了短斜实线组成的影线。在该薄膜晶体管板中，与图1至图3所示的情况的主要不同点是双栅结构的薄膜晶体管结构，其详细情况说明如下。从概念来看，是把多晶硅薄膜的平面形状制成“コ”字形，并且把栅电极制成直线状，以便把该“コ”字形的多晶硅薄膜的相对置部分连接起来。与第1实施方式一样，栅电极和扫描线通过形成在层间绝缘膜上的接触孔进行连接。在此情况下，能够把扫描线的宽度制成与栅电极的宽度相同，或者小于后者。栅电极的、分支成U字形的部分，与从扫描线上突出的双栅结构相比，能提高开口率。
以下说明该薄膜晶体管板的具体结构。图10表示沿图9的X-X线的剖面图；图11是沿图9的XI-XI线的剖面图；图12是沿图9的XII-XII线的剖面图。在玻璃基板1的上面设置了第1和第2基底绝缘膜11、12。在第2基底绝缘膜12的上面的各个规定部位设置了多晶硅薄膜13。多晶硅薄膜13也如图13A所示，几乎是以U字形左右对称，将两个大致中央部作为由本征区构成的沟道区13b；其两侧作为n型杂质低浓度区13c；再往两侧作为n型杂质高浓度区13d。
在包括多晶硅薄膜13在内的第2基底绝缘膜12上面，设置了栅绝缘膜14。在多晶硅薄膜13的2个沟道区13b上的栅绝缘膜14上面的各个规定部位，也如图13B所示，直线状的一个栅电极15被设置成岛状。在此情况下，一个栅电极15的两端部成为连接部15b。在栅绝缘缘膜14上面的各个规定部位，也如图13B所示地设置了数据线3。在数据线3的规定部位，设置了宽的连接部3a。
在包括栅电极15和数据线3在内的栅绝缘膜14的上面，设置了层间绝缘膜16。在层间绝缘膜16的上面的各个规定部位，也如图13c所示，源电极17和漏电极18被设置成岛状。源电极17，通过设置在层间绝缘膜16和栅绝缘膜14上的接触孔19，连接在多晶硅薄膜13的一侧的n型杂质高浓度区13d上。
漏电极18的一个端部，通过设置在层间绝缘膜16和栅绝缘膜14上的接触孔20，连接到多晶硅薄膜13的另一侧的n型杂质高浓度区13d上。漏电极18的另一端部，通过设置在层间绝缘膜16上的接触孔21连接在数据线3的连接部3a上。
在层间绝缘膜16的上面的各个规定部位，也如图13c所示，设置了扫描线2。在此情况下，与除连接部15b外的栅电极15对应的部分上的扫描线2，形成比栅电极15的宽度窄的窄条部2b。这是为了确实地防止扫描线2从下层的栅电极15向横向露出，而使电场作用于沟道区。扫描线2的窄条部2b两侧的部分，通过设置在层间绝缘膜16上的接触孔22连接在栅电极15两端的连接部15b上。所以，上述栅电极15的窄条部2b也可以不存在。在层间绝缘膜16的上面的各个规定部位，设置了与上述第1实施方式时几乎相同的辅助电容电极6。
在包括源电极17等在内的层间绝缘膜16的上面，设置了外层膜23。在外层膜23的上面的各个规定部位，设置了像素电极5。像素电极5通过设置在外层膜23上的接触孔24连接在源电极17上。
并且，利用具有2个沟道区13b的多晶硅薄膜13、栅绝缘膜14、栅电极15、源电极17和漏电极18，来构成双栅结构的薄膜晶体管4。
而且，该第2实施方式的薄膜晶体管的制造方法，几乎和上述第1实施方式的情况相同，所以其说明从略。如上所述，该第2实施方式的薄膜晶体管板，使设置在栅绝缘膜14上的直线状且岛状的栅电极15和设置在层间绝缘膜16上的扫描线2互相重合，所以，能减小与栅电极15的扫描线2相垂直的方向上的平面配置空间。其结果，能进一步提高开口率。
[第3实施方式]
为了增大由辅助电容电极6和像素电极5构成的辅助电容，可以采用如下的结构：在栅绝缘膜14上形成栅电极15的工序中，在与多晶硅薄膜13及像素电极5相重合的区内同时形成下层的辅助电容电极，把该下层的辅助电容电极连接到第1实施方式和第2实施方式中的辅助电容电极6上。第3实施方式表示具有这种结构的液晶显示装置中的薄膜晶体管板，图14表示其主要部分的透视平面图。图15是表示沿图14的XV-XV线的剖面图。在该薄膜晶体管板中，与图1和图2所示的情况的不同点是：在层间绝缘膜16上的像素电极5的下边部所对应的区域，设置了电极部6d，该电极部6d从辅助电容电极6的电极部6a引出到与电极部6b、6c引出方向相反的一侧，在与该电极部6d的下侧和源电极17的下侧相对应的栅绝缘膜14的区域内设置岛状的电极部6e，电极部6d通过设置在层间绝缘膜16的规定部位的接触孔25与电极部6e相连接。
在这种情况下，还形成了电极部6d与其上侧的像素电极5之间的辅助电容Cs1、电极部6e与其上侧的像素电极5之间的辅助电容Cs2、电极部6d与其上侧的源电极17之间的辅助电容Cs3、以及电极部6e与其下侧的n型杂质高浓度区13d之间的辅助电容Cs4。所以，能确保更大的辅助电容。
[第4实施方式]
图16是作为本发明第4实施方式的液晶显示装置中的薄膜晶体管板的、与图15相同的剖面图。该薄膜晶体管板与图15所示情况的不同点是，利用由聚酰亚胺类树脂或环氧树脂等构成的比较厚的平坦化薄膜26，取代了由氮化硅构成的外层膜23。在这种情况下，由于平整膜26比较厚，所以，图1所示的辅助电容电极6和像素电极5之间的通常的辅助电容Cs0减小。如上所述，此外由于能确保辅助电容Cs1、Cs2、Cs3、Cs4，所以能充分确保必要的辅助电容。
[第5实施方式]
在第1实施方式至第4实施方式中，是顶栅型的薄膜晶体管，但本发明也可适用于底栅型的薄膜晶体管。并且，辅助电容电极若仅形成在与数据线相重合的部分，则能提高开口率。第5实施方式表示这种有源矩阵型液晶显示装置中的薄膜晶体管板。图17表示其主要部分的透视平面图。该薄膜晶体管板具有玻璃基板101。在该玻璃基板101的上面矩阵状地设置了扫描线102和数据线103。在其各交点附近，设置薄膜晶体管104和像素电极105，另外，与数据线103相平行地设置了辅助电容电极106。
在此情况下，像素电极105的左右边部与配置在其左右两侧的辅助电容电极106相重合。这样，在像素电极105中，除了其左右两侧的辅助电容电极106形成区和薄膜晶体管104形成区之外的区域成为实质上的像素区。但是，在薄膜晶体管板上配置成对置状的对置板(无图示)上，为了防止外光射入薄膜晶体管104，至少在与薄膜晶体管104对应的部分设置黑掩模。
辅助电容电极106与数据线103相重合。此外，虽然在后面说明，辅助电容电极106在厚度方向上、即图17中的纸面垂直方向上，分别通过绝缘膜设置在数据线103和像素电极105之间。并且，辅助电容电极106的宽度(与扫描线102相平行的方向上的长度)大于数据线103的宽度。这样，即使在与扫描线102相平行的方向上发生位置偏差，仍能完全覆盖住数据线103，使数据线103不直接与像素电极105相对置。
并且，辅助电容电极106配置在数据线103的几乎整个配置区内，这样，辅助电容电极106相即使对于像素电极5、在与扫描线102相垂直的方向上出现位置偏差，仍能确切地与像素电极105重合，能切实防止由对位偏差引起的辅助电容变化。
以下说明该薄膜晶体管板的具体结构。图18表示沿图17的XVIII-XVIII线的剖面图。在玻璃基板101的上面，设置了包括由铬或钼等构成的栅电极102a在内的扫描线102(参见图1)。在包括栅电极102a和扫描线102在内的玻璃基板101的上面，设置了由氮化硅构成的栅绝缘膜51。
在栅电极102a上的栅绝缘膜51上，设置了由本征非晶硅构成的半导体薄膜113。在栅电极102a上的半导体薄膜113上面的规定部位，设置了由氮化硅构成的沟道保护膜52。
在沟道保护膜52的上面两侧、及其两侧的半导体薄膜113的上面，设置了由n型非晶硅构成的欧姆接触层53、54。在欧姆接触层53、54的上面，设置了由铬或钼等构成的源电极57和漏电极58。
并且，利用栅电极102a、栅绝缘膜51、半导体薄膜113、沟道保护膜52、欧姆接触层53、54、源电极57和漏电极58，共同构成薄膜晶体管104。
在栅绝缘膜51的上面，设置了数据线103。在此情况下，数据线103从下面起依次形成本征非晶硅层103a、n型非晶硅层103b、由铬或钼等构成的金属层103c等3层结构。并且，本征非晶硅层103a、n型非晶硅层103b和金属层103c，连接到漏电极58形成区内的半导体薄膜113、欧姆接触层53和漏电极58上。
在包括薄膜晶体管104和数据线103在内的栅绝缘膜51的上面，设置了由氮化硅构成的层间绝缘膜59。在数据线103上的层间绝缘膜59的上面，设置了由铬或钼等构成的辅助电容电极106。
在包括辅助电容电极106在内的层间绝缘膜59的上面，设置了由氮化硅构成的外层膜123。在源电极57上的层间绝缘膜59和外层膜123上，设置了接触孔61。在外层膜123的上面，由ITO和ZnO等透明导电材料构成的像素电极105通过接触孔61连接在源电极57上。
并且，具有上述结构的薄膜晶体管板的有源矩阵型液晶显示装置，在数据线103和像素电极105之间，设置了其形状为比数据线103的宽度大的辅助电容电极106，所以，利用该辅助电容电极106，能防止在数据线103和像素电极105之间产生耦合电容，所以能防止发生垂直串扰，能提高显示特性。
并且，如图17所示，扫描线102和数据线103的交叉部分附近，可以用辅助电容电极106进行遮光。所以，同利用设置在对置板上的、加工精度相对较差的黑掩膜对该附近进行遮光的情况相比较，能增大开口率。
再者，如图17所示，由于仅像素电极105的左右边部与配置在其左右两侧的辅助电容电极106相重合，所以同下述情况相比，能增大开口率。该情况是，将辅助电容电极与扫描线102相平行地配置，并且，由从该辅助电容电极沿像素电极105的左右边部伸出的2个伸出部、和其根部之间的辅助电容电极构成的大致成U字形的部分，与像素电极105的3个边部相重合。
[第6实施方式]
图19是本发明第6实施方式的薄膜晶体管板的、与图17相同的透视平面图。在该图19中，与图17所示的情况的不同点是，延长像素电极105的上边部，使其与前级的扫描线102重合。在此情况下，为了确实防止像素电极105的上边部越过前级的扫描线102与前级的薄膜晶体管(无图示)产生干扰，使扫描线103的宽度稍大于图17所示的情况。
这样，该第6实施方式，由于延长像素电极105的上边部，使其与前级的扫描线102相重合，可以消除图17所示的情况下存在的、像素电极105和前级的扫描线102之间的间隙(漏光部)。所以，不需要利用设置在对置板上的黑掩模来对该间隙进行遮光，与用黑掩模进行遮光的情况相比，能增大开口率。
并且，由于延长像素电极105的上边部，使其与前级的扫描线102相重合，进一步增强了像素电极105的上边部和前级的扫描线102之间的电场。其结果，介于像素电极105的上边部和对置板之间的液晶受到前级的扫描线102的切断电位的较强限制。与图17所示的情况相比，能减小“分离性”。所以，为了掩盖“分离性”，可稍稍减小设置在对置板上的黑掩模，从而能提高开口率。
[第7实施方式]
图20是本发明第7实施方式的薄膜晶体管板的、与图19相同的透视平面图。在该图20中，与图19所示的情况的不同点是，从在像素电极105的左侧配置的辅助电容电极106的薄膜晶体管附近处起，向右方向使第1伸出部106a在与扫描线102相平行的方向上伸出，该第1伸出部106a在薄膜晶体管104的栅电极102a的上侧与像素电极105的下边部左侧相重合，并且，在像素电极105的右侧配置的辅助电容电极106的扫描线102附近处，向左方向使第2伸出部106b在与扫描线102相平行的方向上伸出，使第2伸出部106b与像素电极105的下边部右侧、扫描线102及后级像素电极105A的上边部右侧相重合。在此情况下，薄膜晶体管104的源电极57与像素电极105的连接部分(即图18的接触孔61部分)，被设置在避开第2伸出部106b的位置。
这样，在第3实施方式中，从左侧的辅助电容电极106伸出的第1伸出部106a，配置在薄膜晶体管104的栅电极102a和像素电极105的下边部左侧之间，并且，从右侧的辅助电容电极106伸出的第2伸出部106b，配置在像素电极105的下边部右侧和扫描线102之间，所以，能减小像素电极105和薄膜晶体管104的栅电极102a及扫描线102之间的耦合电容(Cgs)。它表示在交流驱动中，用小的辅助电容即可抑制由栅电位的变化引起的像素电位变化(飞入电压ΔV)，能够减小对显示质量有不良影响的闪烁以及对可靠性有不良影响的萤光屏图像保留现像。
并且，利用第2伸出部106b能覆盖像素电极105的下边部右侧和扫描线102之间的间隙，所以能消除来自间隙的漏光。因此，不需要利用设置在对置板上的黑掩模来遮盖该间隙，同利用黑掩模来遮光的情况相比，能增大开口率。
[第8实施方式]
图21是本发明第8实施方式的薄膜晶体管板的、与图17相同的透视平面图。在图21中，与图17所示的情况的不同点是：在扫描线106附近，通过连结部106c来连结像素电极105的左右两侧的2个辅助电容电极106，使该连结部106c同像素电极105的下边部及后级的像素电极105A的上边部重合。在此情况下，薄膜晶体管104的源电极57与像素电极105的连接部分(即图18的接触孔61部分)，设置在避开连结部106c的位置。
这样，在第8实施方式中，由于使连结部106c与像素电极105下边部及后级的像素电极105A上边部重合，所以，利用包括连结部106c的辅助电容电极106能覆盖像素电极105的中央部(透射像素)以外的全区。因此，不必在对置板上设置防止漏光用的黑掩模，能显著增大开口率。
并且，具有由本征非晶硅构成的半导体薄膜113(参见图18)的薄膜晶体管104的情况下，容易发生漏光，但由于利用连结部106c能完全遮盖该薄膜晶体管104(源电极57的一部分除外)，所以能大大提高漏光抑制性能。
并且，由于用连结部106c来连结像素电极105左右两侧的2个辅助电容电极106，所以，包括连结部106c的辅助电容电极106变成格子状。因此，即使包括连结部106c的辅助电容电极106的某处发生断线，仍能确保电流通路，能大大减小发生断线故障的危险度。
再者，当包括连结部106c的辅助电容电极106是格子状时，例如图17所示，同辅助电容电极106是条状时相比，电阻值减小，所以，随之时间常数减小，能使液晶起动灵敏。也就是说，虽然未图示，但辅助电容电极106连接到对置板上设置的对置电极上，与对置电极同步地驱动辅助电容电极106。并且，为了对交流驱动中的飞入电压ΔV进行校正，所以与1H信号或1V信号同步地驱动对置电极，因此，通过降低电阻值减小时间常数，使液晶起动灵敏。
[第9实施方式]
图22是本发明第9实施方式的薄膜晶体管板的、与图21相同的透视平面图。在图22中，与图21所示的情况的不同点是，形成辅助电容电极106的连结部106c与扫描线102重合、但不与像素电极105重合的形状，这样，像素电极105的一部分通过扫描线102和绝缘膜成直接对置。也就是说，在图22中，辅助电容电极106的连结部106c变成仅与扫描线102的上部侧重合的形状，扫描线102中的记入点的区域，通过栅绝缘膜51、层间绝缘膜59和外层膜123(参见图18)与像素电极105相对置，辅助电容电极106的连结部106c不介入两者之间。
这样，在第9实施方式中，其结构是：扫描线102中记入了点的区域，不通过辅助电容电极106的连结部106c，而仅通过绝缘膜与像素电极105的一部分重合。所以，像素电极105和扫描线102之间的电场进一步增强。因此，介于像素电极105的一部分和对置板之间的液晶，受到前级的扫描线102的截止电位的较强限制，使分离性减小。所以，和上述第6实施方式时一样，为了掩盖分离性，可使对置板上设置的黑掩模一定程度上减小，因而能增大开口率。
[第10实施方式]
图23是本发明第7实施方式的薄膜晶体管板的、与图22相同的透视平面图。在图23中，与图22所示的情况的不同点是，在包括形成于层间绝缘膜59(参见图18)上的连结部106c在内的辅助电容电极106的正下面，设置了由ITO或ZnO等透明导电材料构成的透射性辅助电容电极106A。
在此情况下，透射性辅助电容电极106A，在与像素电极105的左右边部和下边部对应的区域内，设置到包括连结部106c在内的辅助电容电极106的、稍靠内侧的位置为止。并且，透射性辅助电容电极106A不设置在薄膜晶体管104的源电极57与像素电极105的连接部分(即图18的接触孔61部分)、以及与其附近相对应的区域内。另外，包括连结部106c在内的辅助电容电极106，利用能与ITO和ZnO等透明导电材料所构成的透射性辅助电容电极106A直接电接触的铬或钼等所构成的遮光性金属来形成。
这样，在该第10实施方式中，在像素电极105左右边部和下边部所对应的区域内，把透射性辅助电容电极106A设置在包括连结部106c在内的辅助电容电极106的稍靠内侧的位置，所以，利用位于该稍靠内侧的位置上的透射性辅助电容电极106A和像素电极105的重合部分与能形成辅助电容部。而且，由于位于稍靠内侧的位置上的透射性辅助电容电极106利用ITO或ZnO等透明导电材料来形成，所以不影响开口率，因此，适当选择位于稍靠内侧位置上透射性辅助电容电极106A的大小和形状，不影响开口率，能调整辅助电容的大小。
而且，透射性辅助电容电极106A，若参照图18来说明，则也可以设置在包括辅助电容电极106在内的层间绝缘膜59的上面，并且，也可以在包括辅助电容电极106的层间绝缘膜59的上面所设置的上层层间绝缘膜(无图示)的上面，通过该上层层间绝缘膜上所设置的接触孔，设置成与辅助电容电极106连接。并且在上层层间绝缘膜下设置透射性辅助电容电极106A，在上层层间绝缘膜上把辅助电容电极106设置成通过上层层间绝缘膜上所设置的接触孔而连接到透射性辅助电容电极106A上。
发明的效果
如上述说明的那样，若采用本发明，由于将辅助电容电极的一部分分别通过绝缘膜设置在像素电极和数据线之间，所以，利用该辅助电容电极的一部分，能防止在像素电极和数据线之间产生耦合电容，所以，能防止发生垂直串扰。