一种用于45纳米及以下技术节点的金属前介质集成工艺.pdf

《一种用于45纳米及以下技术节点的金属前介质集成工艺.pdf》由会员分享，可在线阅读，更多相关《一种用于45纳米及以下技术节点的金属前介质集成工艺.pdf（15页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102738006 A (43)申请公布日 2012.10.17 CN 102738006 A *CN102738006A* (21)申请号 201210135982.6 (22)申请日 2012.05.04 H01L 21/336(2006.01) H01L 21/311(2006.01) (71)申请人 上海华力微电子有限公司 地址 201210 上海市浦东新区张江高科技园 区高斯路 568 号 (72)发明人 郑春生 张文广 傅昶 陈玉文 (74)专利代理机构 上海新天专利代理有限公司 31213 代理人 王敏杰 (54) 发明名称 一种用于 45 纳米及以下技。

2、术节点的金属前 介质集成工艺 (57) 摘要 本发明公开一种用于 45 纳米及以下技术节 点的金属前介质集成工艺， 其中， 包括 ： S1 ： 提供 一半导体衬底， 所述半导体衬底上形成有器件层 ； S2 ： 在所述半导体衬底上依次沉积张应力氮化硅 层和 HARP 膜 ； S3 ： 对所述 HARP 膜进行氮气、 氧 气、 臭氧等离子体处理 ； S4 ： 在所述 HARP 膜上沉 积PETEOS氧化硅层 ； S5 ： 进行化学机械研磨工艺， 直至暴露出所述 HARP 膜的表面 ； S6 ： 再次对所述 HARP 膜进行氮气、 氧气、 臭氧等离子体处理 ； S7 ： 在所述HARP膜和PETEO。

3、S氧化硅层、 氮化硅层中形 成通孔之后， 然后利用氮气的等离子体同时对所 述 HARP 膜从 PETEOS 氧化硅层中外露的部分以及 在通孔中外露的部分进行处理。 (51)Int.Cl. 权利要求书 1 页 说明书 5 页 附图 8 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 8 页 1/1 页 2 1. 一种用于 45 纳米及以下技术节点的金属前介质集成工艺， 其特征在于， 包括 ： S1 ： 提供一半导体衬底， 所述半导体衬底上形成有器件层 ； S2 ： 在所述半导体衬底上依次沉积张应力氮化硅层和 HARP 膜 ； S3 ： 对。

4、所述 HARP 膜进行氮气、 氧气、 臭氧等离子体处理 ； S4 ： 在所述 HARP 膜上沉积 PETEOS 氧化硅层 ； S5 ： 进行化学机械研磨工艺， 直至暴露出所述 HARP 膜的表面 ； S6 ： 再次对所述 HARP 膜进行氮气、 氧气、 臭氧等离子体处理 ； S7 ： 在所述 HARP 膜和 PETEOS 氧化硅层、 氮化硅层中形成通孔之后， 然后利用氮气的等 离子体同时对所述HARP膜从PETEOS氧化硅层中外露的部分以及在通孔中外露的部分进行 处理。 2.根据权利要求1所述的用于45纳米及以下技术节点的金属前介质集成工艺， 其特征 在于， 步骤 S3 包括 ： 采用氮气或惰。

5、性气体对 HARP 膜进行等离子体处理 ； 以及采用含氧气体 对所述 HARP 膜进行等离子体处理。 3.根据权利要求1所述的用于45纳米及以下技术节点的金属前介质集成工艺， 其特征 在于， 步骤 S3 包括 ： 采用氮气、 惰性气体或含氧气体对所述 HARP 膜进行等离子体处理。 4.根据权利要求1所述的用于45纳米及以下技术节点的金属前介质集成工艺， 其特征 在于， 步骤 S6 包括 ： 采用氮气或惰性气体对 HARP 膜进行等离子体处理 ； 以及采用含氧气体 对所述 HARP 膜进行等离子体处理。 5.根据权利要求1所述的用于45纳米及以下技术节点的金属前介质集成工艺， 其特征 在于， 。

6、步骤 S6 包括 ： 采用氮气、 惰性气体或含氧气体对所述 HARP 膜进行等离子体处理。 6.根据权利要求1所述的用于45纳米及以下技术节点的金属前介质集成工艺， 其特征 在于， 步骤 S7 中 ： 针对氮气等离子体的处理在 PECVD 腔室内进行。 7.根据权利要求1所述的用于45纳米及以下技术节点的金属前介质集成工艺， 其特征 在于， 所述步骤 S3 和步骤 S4 在同一腔室内进行。 8.根据权利要求1所述的用于45纳米及以下技术节点的金属前介质集成工艺， 其特征 在于， 所述步骤 S3 和步骤 S4 在不同的腔室内进行。 权 利 要 求 书 CN 102738006 A 2 1/5 页。

7、 3 一种用于 45 纳米及以下技术节点的金属前介质集成工艺 技术领域 0001 本发明涉及一种集成工艺的技术领域， 尤其涉及一种用于 45 纳米及以下技术节 点的金属前介质集成工艺。 背景技术 0002 进入 45 纳米技术节点之后， 应用材料公司的专利技术高纵深比工艺 HARP（High Aspect Ratio Process） 大规模应用与浅沟槽隔离 STI（Silicon Trench Isolation） 和金 属前介质 PMD（Pre-Metal Dielectric） 结构的空隙填充工艺中。该技术不但能满足技术 节点空隙填充的需求， 而且因为其内在拉应力的作用， 对 NMOS 。

8、器件性能也有很好的促进作 用。 0003 但是采用 HARP 工艺沉积得到的介电质材料也有其缺点， 比如说因为采用四乙基 原硅酸盐 （TEOS） 作为反应物而且反应不完全而留存很多活性键结构等， 当材料暴露在开放 环境中时， 非常容易造成材料性质的改变， 图 1 为 HARP 膜 （film） 应力随时间变化的曲线的 示意图， 请参见图 1 所示。比如应力会随着时间的增加因为吸收水汽而降低很多， 因此这些 结构需要在集成工艺中采取办法加以消除， 以获得性质稳定的介电质。 在实际操作中， 针对 STI 集成工艺， 采用了高温的热处理工艺来消除这些不稳定结构 ； 但是针对 PMD 集成工艺， 因为。

9、前工艺 NiSi 的引入， 使高温的后续热处理不可能被采用。 0004 在 2006 年度 Symposium on VLSI Technology Digest of Technical Papers 的 文章 “Pre-Metal Dielectric Stress Engineering by a Novel Plasma Treatment and Integration Scheme for NMOS Performance Improvement” 中， 提出了一种改进工艺， 图 2 为现有工艺处理示意图， 图 3 为不同等离子对 HARP 膜应力影响的示意图， 图 4 为离子收 。

10、益和等离子工艺条件的示意图， 请参见图 2、 图 3 和图 4 所示。可以对 HARP 材料进行氮气 （N2） ， 氧气 （O2） 或者臭氧 （O3） 等离子体处理， 提高介电质内部应力并且提高 NMOS 的离子 （Ion） 最高达 10%。 0005 但是文章中没有评估等离子处理后的时间效应， 因此特别通过对控片上的 HARP 沉积薄膜进行的一系列实验， 得到以下结果 ： 图 5 为等离子处理后 HARP 膜内部应力随时间变化的曲线的示意图， 请参见图 5 所示。 单纯氮气 （N2） 等离子体处理后 HARP 膜的应力随着时间的变化而逐渐降低， 即氮气 （N2） 等 离子体处理并没有从根本上。

11、彻底改变内部结构， 材料仍然会在较短时间内因为吸水而降低 内部应力 ； 单纯氧气 （O2） / 臭氧 （O3） 等离子体处理后， 材料的应力非常稳定， 不会随着时间的变 化而变化， 这是因为在材料表面形成了一层相对致密的氧化物， 对外部的水汽起到比较好 的隔绝作用。对于这一点， 文章中并没有揭示。 0006 在 图 2 所 示 的 工 艺 流 程 中， 实 际 上 PMD-CMP 之 后 的 等 离 子 处 理 （plasma treatment） 并不会对源漏 （S/D） 区上面的 HARP 膜产生作用， 而仅仅对栅极上方的局部 HARP 膜产生正面作用， 而且在通孔 （CT hole） 形。

12、成后 HARP 膜会直接暴露在空气中， 图 6 为现有 说 明 书 CN 102738006 A 3 2/5 页 4 工艺流程图， 请参见图 6 所示。 发明内容 0007 本发明的目的在于提供一种用于 45 纳米及以下技术节点的金属前介质集成工 艺， 通过改进45纳米现有金属前介质的集成工艺， 达到增进并稳定前介质HARP介质层内部 的拉应力作用， 从而改进 NMOS 器件的性能。 0008 为了实现上述目的， 本发明采取的技术方案为 ： 一种用于 45 纳米及以下技术节点的金属前介质集成工艺， 其中， 包括 ： S1 ： 提供一半导 体衬底， 所述半导体衬底上形成有器件层 ； S2 ： 在。

13、所述半导体衬底上依次沉积张应力氮化 硅层和 HARP 膜 ； S3 ： 对所述 HARP 膜进行氮气、 氧气、 臭氧等离子体处理 ； S4 ： 在所述 HARP 膜 上沉积 PETEOS 氧化硅层 ； S5 ： 进行化学机械研磨工艺， 直至暴露出所述 HARP 膜的表面 ； S6 ： 再次对所述 HARP 膜进行氮气、 氧气、 臭氧等离子体处理 ； S7 ： 在所述 HARP 膜和 PETEOS 氧化 硅层、 氮化硅层中形成通孔之后， 然后利用氮气的等离子体同时对所述HARP膜从PETEOS氧 化硅层中外露的部分以及在通孔中外露的部分进行处理。 0009 上述的一种用于45纳米及以下技术节点的。

14、金属前介质集成工艺， 其中， 步骤S3包 括 ： 采用氮气或惰性气体对 HARP 膜进行等离子体处理 ； 以及采用含氧气体对所述 HARP 膜 进行等离子体处理。 0010 上述的一种用于45纳米及以下技术节点的金属前介质集成工艺， 其中， 步骤S3包 括 ： 采用氮气、 惰性气体或含氧气体对所述 HARP 膜进行等离子体处理。 0011 上述的一种用于45纳米及以下技术节点的金属前介质集成工艺， 其中， 步骤S6包 括 ： 采用氮气或惰性气体对 HARP 膜进行等离子体处理 ； 以及采用含氧气体对所述 HARP 膜 进行等离子体处理。 0012 上述的一种用于45纳米及以下技术节点的金属前介。

15、质集成工艺， 其中， 步骤S6包 括 ： 采用氮气、 惰性气体或含氧气体对所述 HARP 膜进行等离子体处理。 0013 上述的一种用于 45 纳米及以下技术节点的金属前介质集成工艺， 其中， 步骤 S7 中 ： 针对氮气等离子体的处理在 PECVD 腔室内进行。 0014 上述的一种用于 45 纳米及以下技术节点的金属前介质集成工艺， 其中， 所述步骤 S3 和步骤 S4 在同一腔室内进行。 0015 上述的一种用于 45 纳米及以下技术节点的金属前介质集成工艺， 其中， 所述步骤 S3 和步骤 S4 在不同的腔室内进行。 0016 本发明由于采用了上述技术， 使之具有的积极效果是 ： 确保。

16、金属前介质 PMD 后续中的 HARP 膜的内部拉应力增进并稳定， 从而改进 NMOS 器件 的性能， 确保获得最优的器件性能。 附图说明 0017 图 1 是 HARP 膜应力随时间变化的曲线的示意图。 0018 图 2 是现有工艺处理示意图。 0019 图 3 是不同等离子对 HARP 膜应力影响的示意图。 0020 图 4 是离子收益和等离子工艺条件的示意图。 说 明 书 CN 102738006 A 4 3/5 页 5 0021 图 5 是等离子处理后 HARP 膜内部应力随时间变化的曲线的示意图。 0022 图 6 是现有工艺流程图。 0023 图 7 是本发明的一种用于 45 纳米。

17、及以下技术节点的金属前介质集成工艺的流程 图。 0024 图 8A 至图 8F 是本发明的一种用于 45 纳米及以下技术节点的金属前介质集成工 艺中器件的剖面示意图。 具体实施方式 0025 以下结合附图给出本发明一种用于 45 纳米及以下技术节点的金属前介质集成工 艺的具体实施方式。 0026 图 7 为本发明的一种用于 45 纳米及以下技术节点的金属前介质集成工艺的流程 图。请参见图 7 所示， 所述用于 45 纳米及以下技术节点的金属前介质层制造方法， 包括以 下步骤 ： S1 ： 提供一半导体衬底， 所述半导体衬底上形成有器件层 ； 如图 8A 所示， 所述半导体衬底 1 上形成有栅极。

18、 11， 在栅极 11 两侧形成有栅极间隙层 （spacer） 12， 半导体衬底 1 中形成有源漏极 （未示出） 。半导体衬底 1 的材质可以为单晶 硅、 多晶硅、 无定形硅、 硅锗化合物或绝缘体上硅 （SOI） 中的一种， 在半导体衬底 1 中可以形 成掺杂区， 例如对于 PMOS 晶体管的半导体衬底中形成硼掺杂的 P 阱区。当然， 所述半导体 衬底 1 中还形成有隔离结构， 用以通过隔离结构进行隔离， 较佳的隔离结构为浅沟槽隔离 （STI） 。 由于本发明的重点为金属前介质层的形成和处理过程， 因此对于其它公知的部分不 作详细描述， 但是本领域技术人员应是知晓的。 0027 S2 ： 在。

19、半导体衬底上依次沉积张应力氮化硅层 （Tensile Si3N4） 和 HARP 膜 ； 如图8B所示， 在半导体衬底1、 栅极11以及栅极间隙层12上依次沉积张应力氮化硅层 2 和 HARP 膜 3。 0028 S3 ： 对 HARP 膜进行等离子体处理 ； 如图 8C 所示， 本发明的关键步骤是， 在沉积 PETEOS 氧化硅层之前， 先进行等离子体处 理 （plasma treatment） 5， 因而可以对所有区域的 HARP 膜产生作用， 从而确保获得稳定且 处于较高拉应力状态的 HARP 膜。 0029 其中， 步骤 S3 可以采用单一的气体进行等离子体处理， 例如， 采用氮气、 。

20、惰性气体 或含氧气体对所述 HARP 膜进行等离子体处理， 所述等离子体处理可以在 PECVD 或 HDPCVD 腔室内进行， 加热器温度在 300500之间， 反应压力在 110Torr 之间， 所述氮气或惰性 气体的流量在 100010000sccm 之间， HFRF（高频射频） 功率在 503000W 之间， 反应时间在 5600 秒之间。 0030 或者， 步骤 S3 也可以分两步进行等离子体处理， 具体包括 ： 先采用氮气或惰 性气体对 HARP 膜进行等离子体处理， 此步骤可以在 PECVD 或 HDPCVD 腔室内进行， 加热 器温度在 300500之间， 反应压力在 110To。

21、rr 之间， 所述氮气或惰性气体的流量在 100010000sccm 之间， HFRF（高频射频）功率在 503000W 之间， 反应时间在 5600 秒之 间 ； 然后， 采用含氧气体对所述 HARP 膜进行等离子体处理， 此步骤同样可以在 PECVD 或 HDPCVD腔室内进行， 所述含氧气体例如为O2或O3， 加热器温度在300500之间， 反应压力 说 明 书 CN 102738006 A 5 4/5 页 6 在 110Torr 之间， 所述 O2 或 O3 的流量在 100010000sccm 之间， HFRF（高频射频） 功率在 503000W 之间， 反应时间在 5600 秒之间。

22、。 0031 S4 ： 在 HARP 膜上沉积 PETEOS 氧化硅 （PETEOS oxide） 层 ； 如图8D所示， 在HARP膜3上沉积PETEOS氧化硅层4， PETEOS氧化硅层4就是以PETEOS 作为反应物生成的SiO2。 其中， 所述步骤S3和步骤S4在不同的腔室内进行， 过程中会打破 真空 ； 或者， 所述步骤 S3 和步骤 S4 在同一腔室内顺序完成， 过程中没有打破真空。 0032 S5 ： 进行化学机械研磨工艺， 直至暴露出所述 HARP 膜的表面 ； 当暴露出所述栅极 11 上方的 HARP 膜的表面时， 即可停止化学机械研磨 （CMP） 工艺。 0033 S6 ：。

23、 再次对所述 HARP 膜进行等离子体处理 ； 如图 8E 所示， 进行金属前介质层的化学机械研磨工艺 （PMD-CMP） 之后， 再次进行等离 子体处理 （plasma treatment） 6， 以获得更加稳定且处于较高拉应力状态的 HARP 膜。 0034 其中， 步骤 S6 可以采用单一的气体进行等离子体处理， 例如， 采用氮气、 惰性气体 或含氧气体对所述 HARP 膜进行等离子体处理， 所述等离子体处理可以在 PECVD 或 HDPCVD 腔室内进行， 加热器温度在 300500之间， 反应压力在 110Torr 之间， 所述氮气或惰性 气体的流量在 100010000sccm 之。

24、间， HFRF（高频射频） 功率在 503000W 之间， 反应时间在 5600 秒之间。 0035 或者， 步骤 S6 也可以分两步进行等离子体处理， 具体包括 ： 先采用氮气或惰 性气体对 HARP 膜进行等离子体处理， 此步骤可以在 PECVD 或 HDPCVD 腔室内进行， 加热 器温度在 300500之间， 反应压力在 110Torr 之间， 所述氮气或惰性气体的流量在 100010000sccm 之间， HFRF（高频射频）功率在 503000W 之间， 反应时间在 5600 秒之 间 ； 然后， 采用含氧气体对所述 HARP 膜进行等离子体处理， 此步骤同样可以在 PECVD 或。

25、 HDPCVD腔室内进行， 所述含氧气体例如为O2或O3， 加热器温度在300500之间， 反应压力 在 110Torr 之间， 所述 O2 或 O3 的流量在 100010000sccm 之间， HFRF（高频射频） 功率在 503000W 之间， 反应时间在 5600 秒之间。 0036 S7 ： 如图 8F 所示， 在 HARP 膜 3 和 PETEOS 氧化硅层 4、 氮化硅层 2 中形成通孔 13 之后， 然后利用氮气 7 的等离子体同时对 HARP 膜 3 从 PETEOS 氧化硅层 4 中外露的部分以 及在通孔 13 中外露的部分进行处理。在金属化 （metallization）。

26、 处理， 例如在通孔 13 中 沉积钨之类的金属之前进行氮气等离子体的处理， 以便接触通孔 （Contact hole） 内暴露于 空气中的 HARP 膜的应力会得到强化。值得一提的是， 此步骤中所采用的等离子体的产生 只能采用惰性气体 N2， 而不能采用 O2/O3 之类的活性气体， 目的在于避免造成金属硅化物 （Silicide） 的氧化以及其接触电阻升高等一系列问题。 在具体实施时， 作为一种选择， 等离 子体的处理过程和可以和 PVD degas 过程集成到一起进行原位处理， 以保持反应腔体里的 真空不变， 从而确保 HARP 膜不会再一次接触含氧的大气。 0037 在 PECVD 腔。

27、室内进行， heater 温度 300-500 度之间， 反应压力 1-10Torr， 氮气流量 1000-20000sccm， HFRF功率范围50-3000W之间， 反应时间5-600秒。 新增加的等离子体处 理工艺可以和金属化 （Metallization） 中的第一步 degas 集成在一起进行， 从而可以确保 HARP film 在被完全密封之前不再暴露于大气中， 确保了应力效应的强化效果。 0038 综上所述， 使用本发明的一种用于 45 纳米及以下技术节点的金属前介质集成工 艺， 确保金属前介质 PMD 后续中的 HARP 膜的内部拉应力增进并稳定， 从而改进 NMOS 器件的 。

28、说 明 书 CN 102738006 A 6 5/5 页 7 性能， 确保获得最优的器件性能。 0039 以上对本发明的具体实施例进行了描述。需要理解的是， 本发明并不局限于上述 特定实施方式， 其中未尽详细描述的方法和处理过程应该理解为用本领域中的普通方式予 以实施 ； 本领域技术人员可以在权利要求的范围内做出各种变形或修改， 这并不影响本发 明的实质内容。 凡在本发明的精神和原则之内所作的任何修改、 等同替换和改进等， 均应包 含在本发明的保护范围之内。 说 明 书 CN 102738006 A 7 1/8 页 8 图 1 图 2 说 明 书 附 图 CN 102738006 A 8 2/。

29、8 页 9 图 3 图 4 说 明 书 附 图 CN 102738006 A 9 3/8 页 10 图 5 说 明 书 附 图 CN 102738006 A 10 4/8 页 11 图 6 说 明 书 附 图 CN 102738006 A 11 5/8 页 12 图 7 说 明 书 附 图 CN 102738006 A 12 6/8 页 13 图 8A 图 8B 说 明 书 附 图 CN 102738006 A 13 7/8 页 14 图 8C 图 8D 说 明 书 附 图 CN 102738006 A 14 8/8 页 15 图 8E 图 8F 说 明 书 附 图 CN 102738006 A 15 。