《一种减少DUALSTRIPLINE走线串扰影响的设计方法.pdf》由会员分享，可在线阅读，更多相关《一种减少DUALSTRIPLINE走线串扰影响的设计方法.pdf（8页完整版）》请在专利查询网上搜索。
1、10申请公布号CN104102787A43申请公布日20141015CN104102787A21申请号201410353562422申请日20140723G06F17/5020060171申请人浪潮电子信息产业股份有限公司地址250101山东省济南市高新区舜雅路1036号72发明人武宁吴福宽74专利代理机构济南信达专利事务所有限公司37100代理人姜明54发明名称一种减少DUALSTRIPLINE走线串扰影响的设计方法57摘要本发明提供一种减少DUALSTRIPLINE走线串扰影响的设计方法，属于减少DUALSTRIPLINE走线串扰影响设计领域，本发明对于信号层相邻的长距离传输平行走线，采用。
2、交错平行方式走线，且保持两差分对中心距为CENTERTOCENTERSPACINGWS1MIL，即可让串扰噪声为零点，从而有些降低相邻信号层之间的噪声影响，有效改进了高速信号质量，提高了产品设计的性价比。51INTCL权利要求书1页说明书3页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书3页附图3页10申请公布号CN104102787ACN104102787A1/1页21一种减少DUALSTRIPLINE走线串扰影响的设计方法，其特征在于对于信号层相邻的长距离传输平行走线，采用交错平行方式走线，且保持两差分对中心距为CENTERTOCENTERSPACINGWS1。
3、MIL。2根据权利要求1所述的方法，其特征在于当上下两层信号线极性相同时，信号串扰噪声为正极性；当信号线极性相反时，信号串扰噪声为负极性，其中当上下两层信号间之间的CENTERTOCENTERSPACINGWS1MIL时，信号串扰噪声最小为0。3根据权利要求2所述的方法，其特征在于随着信号线移动方向不同，零噪声点将有两个。4根据权利要求2或3所述的方法，其特征在于当PCB压合出现管控误差时，两信号层之间的偏移总是向一个方向，使得交错差分线必然会存在交错前后两段串扰噪声幅值相同，极性相反现象，其总串扰噪声相互抵消。权利要求书CN104102787A1/3页3一种减少DUALSTRIPLINE走线。
4、串扰影响的设计方法技术领域0001本发明主要应用于高速信号以DUALSTRIPLINE方式走线，并减少相互之间串扰影响的产品设计中，具体涉及一种减少DUALSTRIPLINE走线串扰影响的设计方法。背景技术0002目前SERVER产品的开发，各厂商都秉承于以最低的开发成本，达到满足产品系统功能要求的设计理念来进行产品开发，从而提升产品在市场上的竞争力。如对于高速走线设计，可采用一款性能略差，但价格适当且能满足信号设计质量的PCB板材，或利用板材混压技术来降低开发成本；对于叠层设计可以采用在满足LAYOUT走线可行性前提下，通过减少板层数的方式来降低成本等。但任何降低成本的改进设计方式，也有他的。
5、不利之处。如对于降低叠层层数设计，将造成内层信号走线以DUALSTRIPLINE方式布线，此种走线中间缺少了GND/PWR屏蔽平面，会增大上下层高速走线之间的串扰影响。0003当高速线以DUALSTRIPLINE方式布线时，其信号上下两层之间未经过GND/PWR平面进行屏蔽，和常规的STRIPLINE模式不同之处，STRIPLINE走线方式是指信号层上下两面参考的都是大面积铜箔平面，而DUALSTRIPLINE走线是指信号层一面参考铜箔平面，一面却和其他信号层相邻。0004对于STRIPLINE走线其优点是信号层上下两面是电源平面，只要同层上走信号，因此，在信号空间满足设计要求下，其信号线之间。
6、的串扰较小。但缺点是此种走线方式会增大叠层层数，如若实现两STRIPLINE信号层走线，需要6层叠构板，从而增大开发成本。而对于DUALSTRIPLINE设计却和STRIPLINE模式相反，即优点是，走线方式能降低叠层层数，如实现两信号层走线，只需四层板即可。而缺点是，信号线不仅要承受同层之间的信号干扰，也要接受相邻层之间信号的噪声影响。0005当高速走线采用DUALSTRIPLINE模式设计，若走线密度较大时，信号走线可能会存在上下层正对情况。此种方式下信号线之间寄生电容，电感最大，因而产生的信号串扰越强，随着信号走线长度越大，信号线之间的串扰幅度噪声也将越大。为降低信号线之间的串扰，对此模。
7、式下信号走线设计，通常按两平行线之间距离拉开或按角度设计走线，减低噪声的走线方式。上述两种走线方式都可以有效降低信号线之间的噪声，但也存在设计不足之处，对于两平行线之间距离拉开的走线方式，两层信号线平行大距离拉开，这样不适合高密度布线设计，没有太多空间可以使用。对于减低噪声的走线方式，若LAYOUT要求上下层走线必须平行向一个方向时，将无法有效使用。发明内容0006针对上下层信号平行走线设计，通过仿真及打板测试验证，提供一种减少DUALSTRIPLINE走线串扰影响的设计方法，此方法不仅能沿用保持信号向同一方向布线，同时可有效的降低信号线之间的噪声串扰。0007本文提出的一种减少DUALSTR。
8、IPLINE走线串扰影响的设计方法主要思想是对说明书CN104102787A2/3页4于信号层相邻的长距离传输平行走线，采用交错平行方式走线，且保持两差分对中心距为CENTERTOCENTERSPACINGWS1MIL，即可让串扰噪声为零点，从而有些降低相邻信号层之间的噪声影响。0008其方法分析原理如下通过对DUALSTRIPLINE走线进行仿真，发现其信号串扰噪声产生原因及噪声极性变化趋势如下当上下两层信号线极性相同，即上下层两信号线PLINETOPLINE，NLINETONLINE时，信号串扰噪声为正极性，当信号线极性相反，即上下层两信号线PLINETONLINE时，信号串扰噪声为负极性。
9、，其中在上下两对差分线由左向右移动，即由原来相同极性PLINETOPLINE向相反极性移动时，中间必然会出现零噪声点，而此零噪声点的位置为上下两层信号线之间的CENTERTOCENTERSPACINGWS1MIL。当上下层两差分对DUALSTRIPLINE平行走线交错布线方式LAYOUT时，其串扰噪声最小。0009随着信号线移动方向不同，零噪声点将有两个，因此，根据信号线移动方向和两零点噪声，对于平行走线的DUALSTRIPLINE信号线，我们也可按照平行交错方式布线。0010为减少上下两层差分对串扰噪声影响，LAYOUT设计可参考平行走线或平行走线交错布线方式布线，但对于平行走线布线方式容易。
10、受PCB工艺影响，而降低噪声抑制能力。即在PCB加工制作两信号层之间通过PP进行压合时，由于工艺管控误差，两差分线CENTERTOCENTER间距往往会稍微偏离WS1MIL的要求，举例如下，若线宽W为6MIL，S空间为5MIL，零噪声点的CENTERTOCENTER距离为WS1MIL65110MIL，若考虑板厂加工压合工艺误差，则实际CENTERTOCENTER距离为9或11MIL，这样按照零噪声差分线间隔距离方式布线话，串扰噪声稍偏离零噪声点，即为正噪声或负噪声，但幅值不会太大。0011若差分线按平行走线交错布线的话，当PCB压合出现管控误差时，两信号层之间的偏移总是向一个方向，因此，交错差。
11、分线必然会存在交错前后两段串扰噪声幅值相同，极性相反现象，其总串扰噪声相互抵消。0012因此，在LAYOUT设计时，我们建议按交错平行方式布线，即按DUALSTRIPLINE平行走线交错布线方式布线，且保持两差分对中心距即CENTERTOCENTERSPACINGWS1MIL，即可让串扰噪声为零点，同时也可有效抑制PCB加工时由于工艺误差引起的噪声增大，有效的提升信号传输质量。0013本发明的有益效果是让串扰噪声为零点，同时也可有效抑制PCB加工时由于工艺误差引起的噪声增大，有效的提升信号传输质量；有效改进了高速信号质量，提高了产品设计的性价比。附图说明0014附图1是信号噪声产生原理示意图。。
12、0015附图2是信号线空间与噪声极性变化关系示意图。0016附图3是零噪声差分线间隔距离图。0017附图4是DUALSTRIPLINE平行走线交错布线方式示意图。0018附图5是偏移与两信号之间串扰噪声关系。说明书CN104102787A3/3页5具体实施方式0019本文提出的一种减少DUALSTRIPLINE走线串扰影响的设计方法主要思想是对于信号层相邻的长距离传输平行走线，采用交错平行方式走线，如图4所示，其保持两差分对CENTERTOCENTERSPACINGWS1MIL，即可让串扰噪声为零点，从而有些降低相邻信号层之间的噪声影响。其方法分析原理如下通过对DUALSTRIPLINE走线进。
13、行仿真，发现其信号串扰噪声产生原因及噪声极性变化趋势如图1和2所示。0020从图1、2可知，当上下两层信号线极性相同，即上下层两信号线PLINETOPLINE，NLINETONLINE时，信号串扰噪声为正极性，当信号线极性相反，即上下层两信号线PLINETONLINE时，信号串扰噪声为负极性，其中在上下两对差分线由左向右移动，即由原来相同极性PLINETOPLINE向相反极性移动时，中间必然会出现零噪声点，而此零噪声点的位置为上下两层信号线之间的CENTERTOCENTERSPACINGWS1MIL，如图3所示。当上下层两差分对按图3方式LAYOUT时，其串扰噪声最小。0021随着信号线移动方。
14、向不同，零噪声点将有两个，因此，根据信号线移动方向和两零点噪声，对于平行走线的DUALSTRIPLINE信号线，我们也可按照图4交错方式布线。0022为减少上下两层差分对串扰噪声影响，LAYOUT设计可参考图3或图4方式布线，但对于图3布线方式容易受PCB工艺影响，而降低噪声抑制能力。即在PCB加工制作两信号层之间通过PP进行压合事，由于工艺管控误差，两差分线CENTERTOCENTER间距往往会稍微偏离WS1MIL的要求，举例如下，若线宽W为6MIL，S空间为5MIL，零噪声点的CENTERTOCENTER距离为WS1MIL65110MIL，若考虑板厂加工压合工艺误差，则实际CENTERTO。
15、CENTER距离为9或11MIL，这样按照图3方式布线话，串扰噪声稍偏离零噪声点，即为正噪声或负噪声，但幅值不会太大。0023若差分线按图4交错方式布线话，当PCB压合出现管控误差时，两信号层之间的偏移总是向一个方向，因此，交错差分线必然会存在交错前后两段串扰噪声幅值相同，极性相反现象，其总串扰噪声相互抵消。如图5所示。0024因此，在LAYOUT设计时，我们建议按交错平行方式布线，即按图4方式布线，且保持两差分对中心距即CENTERTOCENTERSPACINGWS1MIL，即可让串扰噪声为零点，同时也可有效抑制PCB加工时由于工艺误差引起的噪声增大，有效的提升信号传输质量。0025注W为差分线宽，S为差分对内空间。说明书CN104102787A1/3页6图1图2说明书附图CN104102787A2/3页7图3图4说明书附图CN104102787A3/3页8图5说明书附图CN104102787A。