《降低系统软错误的方法.pdf》由会员分享，可在线阅读，更多相关《降低系统软错误的方法.pdf（14页完整版）》请在专利查询网上搜索。
1、10申请公布号CN104063289A43申请公布日20140924CN104063289A21申请号201410270988322申请日20140617G06F11/00200601G06F12/0820060171申请人上海新储集成电路有限公司地址201500上海市金山区亭卫公路6505号2幢8号72发明人景蔚亮陈邦明74专利代理机构上海申新律师事务所31272代理人吴俊54发明名称降低系统软错误的方法57摘要本发明公开了一种降低系统软错误的方法，基于一种最后存储预测技术，将最后一级片上高速缓存中的脏数据在进入空载状态之初就写回至下一级内嵌DRAM高速缓存或者片外内存中，或者将DRAM存储。
2、器中的脏数据在进入空载状态之初就写回至下一级单层单元NAND固态硬盘中，从而进一步降低系统软错误发生率，提高了数据可靠性与系统稳定性。51INTCL权利要求书1页说明书6页附图6页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书6页附图6页10申请公布号CN104063289ACN104063289A1/1页21一种降低系统软错误的方法，应用于包括有处理器和DRAM存储器的系统中，所述处理器设置有若干级片上高速缓存，其特征在于，包括如下步骤步骤S1所述处理器对所述若干级片上高速缓存中存储的数据进行更新，以于最后一级的片上高速缓存中形成若干脏数据块；步骤S2采用最后存储预测技。
3、术，预测每个所述脏数据块所处的状态，并将处于空载状态的脏数据块均存储至所述DRAM存储器。2如权利要求1所述的降低系统软错误的方法，其特征在于，所述DRAM存储器包括片外内存。3如权利要求2所述的降低系统软错误的方法，其特征在于，在所述步骤S2中，采用最后存储预测技术，预测每个所述脏数据块所处的状态，并将处于空载状态的脏数据块均存储至片外内存。4如权利要求2所述的降低系统软错误的方法，其特征在于，所述DRAM存储器还包括内嵌DRAM高速缓存；在所述步骤S2中，采用最后存储预测技术，预测每个所述脏数据块所处的状态，并将处于空载状态的脏数据块均存储至所述内嵌DRAM高速缓存。5如权利要求4所述的降。
4、低系统软错误的方法，其特征在于，所述内嵌DRAM高速缓存和所述处理器的芯片通过25D或者3D封装构成AIP芯片。6如权利要求1所述的降低系统软错误的方法，其特征在于，所述空载状态为所述脏数据块在片上高速缓存中从最后一次被读取至被其他数据块所取代的时间段内所处的状态。7一种降低系统软错误的方法，应用于包括有处理器、DRAM存储器和单层单元NAND固态硬盘的系统，其特征在于，包括如下步骤步骤S1所述处理器对所述DRAM存储器中存储的数据进行更新，以于所述DRAM存储器中形成若干脏数据块；步骤S2采用最后存储预测技术，预测位于所述DRAM存储器中的每个脏数据库所处的状态，并将处于空载状态的脏数据块均。
5、存储至所述单层单元NAND固态硬盘。8如权利要求7所述的降低系统软错误的方法，其特征在于，所述DRAM存储器包括片外内存。9如权利要求7所述的降低系统软错误的方法，其特征在于，所述DRAM存储器还包括内嵌DRAM高速缓存。10如权利要求7所述的降低系统软错误的方法，其特征在于，所述空载状态为所述脏数据块在DRAM存储器中从最后一次被读取至被其他数据块所取代的时间段内所处的状态。权利要求书CN104063289A1/6页3降低系统软错误的方法技术领域0001本发明涉及半导体制造技术领域，尤其涉及一种降低系统软错误的方法。背景技术0002目前，越来越高的软错误发生率SOFTERRORRATE，简称。
6、SER成为现在处理器设计者关心的主要问题之一。由于工艺尺寸的不断降低导致存储单元内存储的电荷越来越少，进而导致片上SRAM例如高速缓存器CACHE，快速查找页表TLB，寄存器文件等越来越容易发生软错误SOFTERROR。所谓的“软错误”是指由构成地球低强度背景辐射的核粒子引起的芯片内部电荷贮存状态的改变，这种改变虽然不会对芯片产生有形损坏，但将产生错误数据并造成设备的临时故障。随着半导体技术的发展，晶体管的尺寸不断变小，使得每个晶体管本身对背景辐射的影响更加敏感；同时芯片复杂性的大幅度提高也意味着芯片上某一部分遭受一个软错误的影响的机率大幅提高。这一趋势在嵌入式SRAM存储器中更为明显，而目前。
7、，在一个典型芯片上SRAM占晶体管总数的50以上，并且这个比例在10年后预计会达到90，此外，随着嵌入SRAM的数量的增加，一个软错误带来的严重后果的危险程度也在增加。因此排除“软错误”对系统的威胁变得日益重要。0003软错误发生率SOFTERRORRATE，简称SER与电源电压相关，电源电压减小，存储单元存储的电荷会降低，因而SER会上升。此外，软错误发生率SER还和面积成正比关系，面积越小，敏感耗尽区的面积也会减小，因而软错误发生率也会降低。如图1所示的是SRAM结构图，可以看出，图中所示位置A处即中子或粒子攻击可能造成软错误的区域存储的电荷在受到外界中子或者粒子攻击就可能会导致电荷状态发。
8、生改变，从而会引起SRAM存储数据的错误。图2所示的是随着工艺节点下降和电源电压下降SRAM软错误发生率的变化趋势，其中，横坐标表示工艺节点，纵坐标为FIT，曲线1表示SRAM软错误率的变化趋势，曲线2表示电源电压的变化趋势，可见，工艺尺寸的下降导致敏感面积下降，SER也会随之降低，其中，90NM工艺时FIT率归一化为1，而在65NM工艺节点之后，阈值电压VDD的下降会进一步导致SER上升。与SRAM类似，DRAM存储单元也可能会发生存储电荷状态改变而产生软错误，例如图3所示，DRAM存储单元可能会受到中子或粒子攻击的区域仅仅为晶体管和电容之间的连接点即图中的B处，在物理版图上是通过硅通孔实现。
9、的。但相比SRAM结构存储单元来说，DRAM存储单元发生软错误的概率SER要低于SRAM存储单元发生软错误的概率，随着工艺尺寸不断降低，DRAM和SRAM的这种发生软错误概率的差异会越来越明显，如图4所示，其中纵坐标为FIT，横坐标为设计规则，单位为NM，线3表示SRAM趋势SRAMTREND，线4表示DRAM趋势DRAMTREND，方块表示DRAM数据DRAMDATA，三角形表示SRAM数据SRAMDATA，1FIT表示存储单元存储的数据每109小时发生一次翻转。因此现在处理器设计中希望以DRAM来取代SRAM，一方面DRAM比SRAM占用的片上面积要小得多，另一方面就是DRAM发生软错误的。
10、概率要低于SRAM发生软错误的概率，进而提高系统的稳定性。0004中国专利公开号103365731A公开了一种降低处理器软错误率的方法和系统。说明书CN104063289A2/6页4包括预测模型构建步骤，使用机器学习的方法构建预测模型，来预测可以低开销地降低处理器软错误率的处理器最佳配置；识别程序片段步骤，在程序运行过程中，将程序分成若干连续的程序片段；统计特征获取步骤，在程序片段初始运行的一小段时间内，获取程序片段的统计特征；最佳配置预测步骤，将获取的统计特征输入预测模型，预测出程序片段相应的处理器最佳配置作为预测结果；调节步骤，根据预测结果，调节处理器部件配置，从而在保持或者提高性能功耗比。
11、的情况下，降低处理器的软错误率。该发明通过动态调节处理器部件配置，实现低开销地降低处理器软错误率的目的。0005上述专利虽然公开了降低处理器软错误率的方法和系统，但与本发明为降低系统软错误而采取的技术方案并不相同。发明内容0006针对上述存在的问题，本发明公开一种降低系统软错误的方法，以克服现有技术中越来越高的软错误率，导致系统产生错误数据并造成设备的临时故障的问题。0007为了实现上述目的，本申请记载了一种降低系统软错误的方法，应用于包括有处理器和DRAM存储器的系统中，所述处理器设置有若干级片上高速缓存，其特征在于，包括如下步骤0008步骤S1所述处理器对所述若干级片上高速缓存中存储的数据。
12、进行更新，以于最后一级的片上高速缓存中形成若干脏数据块；0009步骤S2采用最后存储预测技术，预测每个所述脏数据块所处的状态，并将处于空载状态的脏数据块均存储至所述DRAM存储器。0010上述的降低系统软错误的方法，其中，所述DRAM存储器包括片外内存。0011上述的降低系统软错误的方法，其中，在所述步骤S2中，采用最后存储预测技术，预测每个所述脏数据块所处的状态，并将处于空载状态的脏数据块均存储至片外内存。0012上述的降低系统软错误的方法，其中，所述DRAM存储器还包括内嵌DRAM高速缓存；0013在所述步骤S2中，采用最后存储预测技术，预测每个所述脏数据块所处的状态，并将处于空载状态的脏。
13、数据块均存储至所述内嵌DRAM高速缓存。0014上述的降低系统软错误的方法，其中，所述内嵌DRAM高速缓存和所述处理器的芯片通过25D或者3D封装构成AIP芯片。0015上述的降低系统软错误的方法，其中，所述空载状态为所述脏数据块在片上高速缓存中从最后一次被读取至被其他数据块所取代的时间段内所处的状态。0016本申请还记载了一种降低系统软错误的方法，应用于包括有处理器、DRAM存储器和单层单元NAND固态硬盘的系统，包括如下步骤0017步骤S1所述处理器对所述DRAM存储器中存储的数据进行更新，以于所述DRAM存储器中形成若干脏数据块；0018步骤S2采用最后存储预测技术，预测位于所述DRAM。
14、存储器中的每个脏数据库所处的状态，并将处于空载状态的脏数据块均存储至所述单层单元NAND固态硬盘。0019上述的降低系统软错误的方法，其中，所述DRAM存储器包括片外内存。0020上述的降低系统软错误的方法，其中，所述DRAM存储器还包括内嵌DRAM高速缓说明书CN104063289A3/6页5存。0021上述的降低系统软错误的方法，其中，所述空载状态为所述脏数据块在DRAM存储器中从最后一次被读取至被其他数据块所取代的时间段内所处的状态。0022上述发明具有如下优点或者有益效果0023本发明公开的一种降低系统软错误的方法，基于一种最后存储预测技术，将最后一级片上高速缓存中的脏数据在进入空载状。
15、态空载时间段之初就写回至下一级内嵌DRAM高速缓存EMBEDDEDDRAM，简称EDRAM或者片外内存中，或者将DRAM存储器中的脏数据块在进入空载状态空载时间段之初就写回至下一级单层单元NAND固态硬盘中，从而进一步降低系统软错误发生率，提高了数据可靠性与系统稳定性。0024具体附图说明0025通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。0026图1是本发明背景技术SRAM存储单元中发生软错误示意图；0027图2是本发明背景技术中SRAM软错误发生率随。
16、工艺尺寸和电源电压变化趋势图；0028图3是本发明背景技术中DRAM存储单元中发生软错误示意图；0029图4是本发明背景技术中DRAM和SRAM发生软错误概率对比示意图；0030图5是本发明实施例中SRAM高速缓存中的数据时间表示意图；0031图6是本发明实施例中系统存储器结构示意图；0032图7是本发明实施例中处理器芯片结构示意图；0033图8是本发明实施例一中降低系统软错误的方法的流程示意图；0034图9是本发明实施例二中降低系统软错误的方法的流程示意图。具体实施方式0035下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。0036本发明提出基于一种最后存储预测LA。
17、STSTOREPREDICTOR技术来降低系统软错误的方法。这是由于，暂存在片上高速缓存的某一数据块的时间表TIMEFRAME是由填充FILL操作将该数据块从内存中搬至片上高速缓存开始，直到CACHE替换算法将该数据块从高速缓存中替换出来结束。这个时间表可以划分为两个部分，数据块的使用时间段LIVETIME和数据块的空载时间段DEADTIME，如图5所示，数据块的使用时间段是从第一次加载数据块到相应的片上高速缓存结构中，直到该数据块最后一次被读取；数据块的空载时间段是从片上高速缓存中该数据块最后一次被读取直到该数据块最终被其他数据块替代。根据系统读取数据的空间局部性和时间局部性，片上高速缓存中。
18、的数据在使用时间内很可能会被处理器读取很多次，而在空载时间内很少被读取直到该数据块被其他数据块替换掉，数据块处于空载时间段内所处的状态即空载状态，数据块处于使用时间段内所处的状态即使用状态。0037此外，根据在大范围工作负载和高速缓存机制的相关调查结果显示，在任何时刻说明书CN104063289A4/6页6片上高速缓存时间表中数据块的空载时间段高达80，对于需要写回的脏数据块DIRTYBLOCK也同样如此。所谓脏数据块是指片上高速缓存中的数据块被处理器CPU更新了，当这些脏数据块被其他数据块替换时，需将这些脏数据块写回内存中。这些脏数据块长时间内都处于空闲时间，在这段时间内片上高速缓存中的脏数。
19、据块就很容易受到外界粒子攻击而产生软错误，而在执行存储操作到最终写回至下一层存储器DRAM存储器中之间，该脏数据块是此时系统整个存储器架构中片上高速缓存，内存，非易失性存储器，固态硬盘等唯一有效的数据，一旦发生软错误就可能会导致系统的不稳定性。采用最后存储预测技术就是为了解决高速缓存内的脏数据块在空载时间段内容易发生软错误的问题，因为在整个空载时间段内，对脏数据块没有存储操作，因此完全没有必要等到片上高速缓存执行替换操作时才将脏数据块写回下一级存储器中，并且脏数据块上的脏数据处于空载状态很容易遭受到外界粒子影响而发生软错误。通过预测脏数据块的最后一次存储操作，进而在脏数据块使用时间结束后就直接。
20、将脏数据块中的数据写回至下一层存储器中，降低了脏数据块上的脏数据发生软错误的几率。0038实施例一0039本实施例涉及一种降低系统软错误的方法，应用于包括有处理器和DRAM存储器的系统中，该处理器设置有若干级片上高速缓存，包括如下步骤0040步骤一上述处理器对若干级片上高速缓存中存储的数据进行更新，以于最后一级的片上高速缓存中形成若干脏数据块即需存储到DRAM存储器的若干脏数据块；0041步骤二采用最后存储预测技术，预测每个脏数据块所处的状态，并将处于空载状态的脏数据块均存储至DRAM存储器。0042优选的，将处于空载状态之初的脏数据块存储至DRAM存储器中。0043若上述DRAM存储器包括片。
21、外内存，此时，DRAM存储器不包括内嵌DRAM高速缓存，则在步骤二中，采用最后存储预测技术，预测每个脏数据块所处的状态，并将处于空载状态的脏数据块均存储至片外内存。0044若上述DRAM存储器包括片外内存和内嵌DRAM高速缓存，则在步骤二中，采用最后存储预测技术，预测每个脏数据块所处的状态，并将处于空载状态的脏数据块均存储至内嵌DRAM高速缓存。0045具体的，本实施例基于最后存储预测技术提出一种降低系统软错误的方法。假设系统的存储器结构如图6所示，其中在片上系统中，11为一级片上高速缓存，12为二级片上高速缓存，直至1N为片上N级高速缓存，也是最后一级片上高速缓存，它们共同构成了N级片上高速。
22、缓存。同时，AIPASICINPACKAGE系统的硅基板INTERPOSER还可能集成了内嵌DRAMEDRAM高速缓存2。例如，图7所示的处理器芯片结构，处理器CPU芯片与内嵌DRAM高速缓存EMBEDDEDDRAM通过25D或者3D封装技术从而形成了一个AIP系统芯片，降低了处理器芯片的面积和成本。在片外，存储器系统还包括内存DRAM3，即片外DRAM，也可能会包括单层单元NAND固态硬盘4。0046在本实施例中，上述空载状态为脏数据块在片上高速缓存中从最后一次被读取至被其他数据块所取代的时间段内所处的状态，具体的说，空载状态为脏数据块在片上高速缓存中该脏数据块最后一次被读取至该脏数据块最终。
23、被其他数据块所取代时间段内所处的状态，换句话说，脏数据块处于空载状态即为该脏数据块处于空载时间段内；使用状态是说明书CN104063289A5/6页7该脏数据块处于从第一次加载该数据块到相应的片上高速缓存中，至该脏数据块最后一次被读取的时间段内所处的状态，换句话说，脏数据块处于使用状态即为该脏数据块处于使用时间段内。0047在本实施例中，如图8所示。首先采用最后存储预测技术对最后一级的片上高速缓存上的每个脏数据块进行预测，以预测该脏数据块是否处于空载状态，如果预测位于最后一级片上高速缓存上的脏数据块部分或全部处于空载状态内，则判断上述系统中是否具有内嵌DRAM高速缓存，若是，则将最后一级的片上。
24、高速缓存上的处于空载状态的脏数据块直接存储至上述内嵌DRAM高速缓存中，如果系统中没有内嵌DRAM高速缓存，那么将最后一级片上高速缓存上的处于空载状态的脏数据块存储至片外内存中。如果脏数据块并非处于空载状态内，即处于使用状态内，那么将不进行存储操作，继续采用最后存储预测技术预测位于最后一级高速缓存上的每个脏数据块是处于空载状态还是处于状态。通过本发明这种方法，一方面处于最后一级片上高速缓存中的脏数据块无需长时间的处于空载状态从而避免了空载状态内片上存储单元发生软错误，另一方面，因为DRAM存储器发生软错误的概率要低于片上高速缓存SRAM，因此将位于最后一级高速缓存上的脏数据块写到内嵌的DRAM。
25、高速缓存或者片外的DRAM内存中能更进一步降低了数据发生软错误的概率，提高了数据可靠性与系统稳定性。0048实施例二0049本实施例涉及一种降低系统软错误的方法，应用于包括有处理器、DRAM存储器和单层单元NAND固态硬盘的系统，包括如下步骤0050步骤一，处理器对DRAM存储器中存储的数据进行更新，以于DRAM存储器中形成若干脏数据块需存储到硬盘的若干脏数据块。0051步骤二，采用最后存储预测技术，预测位于DRAM存储器中的每个脏数据库所处的时间段，并将处于空载状态的脏数据块均存储至单层单元NAND固态硬盘。0052优选的，将处于空载状态之初的脏数据块存储至单层单元NAND固态硬盘中。005。
26、3优选的，上述DRAM存储器仅包括片外内存，也就是说，DRAM存储器不包括内嵌DRAM高速缓存。0054优选的，上述DRAM存储器还包括内嵌DRAM高速缓存。0055且内嵌DRAM高速缓存和处理器的芯片通过25D或者3D封装构成AIP芯片。0056在本实施例中，上述空载状态为脏数据块在DRAM存储器中从最后一次被读取至被其他数据块所取代的时间段内所处的状态，具体的说，空载状态为脏数据块在DRAM存储器中该脏数据块最后一次被读取至该脏数据块最终被其他数据块所取代时间段内所处的状态，换句话说，脏数据块处于空载状态即为该脏数据块处于空载时间段内；使用状态是该脏数据块处于从第一次加载该数据块到DRAM。
27、存储器中，至该脏数据块最后一次被读取的时间段内所处的状态，换句话说，脏数据块处于使用状态即为该脏数据块处于使用时间段内。0057具体的，单层单元NAND固态硬盘中存储单元发生软错误的概率要低于DRAM存储单元，因为DRAM存储单元由电容存储的电荷决定存储状态“0”和“1”，而单层单元NAND固态硬盘采用浮栅晶体管的浮栅存储状态“0”和“1”，因为浮栅位于绝缘层当中，与DRAM存储单元的电容漏电相比，单层单元NAND固态硬盘的软错误发生率要低于DRAM存储器。因此，说明书CN104063289A6/6页8对于DRAM存储器中的脏数据块，可采取最后存储预测技术进行预测，从而降低DRAM存储器发生软。
28、错误的概率，如图9所示。首先对DRAM存储器上的脏数据块进行最后存储预测，如果预测部分或者全部脏数据块处于空载状态，那么将DRAM存储器上的该处于空载状态的脏数据块直接写回/存储至下一级存储器单层单元NAND固态硬盘中。如果脏数据块并非处于空载状态，即处于使用状态，那么将不进行写回/存储操作。0058通过本实施例这种方法，一方面位于DRAM存储器中的脏数据无需长时间的处于空载状态从而降低了在空载时间段内DRAM存储单元发生软错误的概率，另一方面，因为单层单元NAND存储单元发生软错误的概率要低于DRAM存储单元，因此将DRAM存储器中的脏数据块写到单层单元NAND固态硬盘中能更进一步降低数据发。
29、生软错误的概率，提高了的数据可靠性与系统稳定性。0059由上述两个实施例可知，本发明公开的降低系统软错误的方法，基于一种最后存储预测技术，将最后一级片上高速缓存中的脏数据块在进入空载时间段之初就写回至内嵌DRAM高速缓存或者片外内存中，或者将DRAM存储器中的脏数据在进入空载状态空载时间段之初就写回至下一级单层单元NAND固态硬盘中，从而进一步降低系统软错误发生率，提高了数据可靠性与系统稳定性。0060本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。0061以上对本发明的较佳实施例进行了描述。
30、。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。说明书CN104063289A1/6页9图1图2说明书附图CN104063289A2/6页10图3图4说明书附图CN104063289A103/6页11图5图6说明书附图CN104063289A114/6页12图7说明书附图CN104063289A125/6页13图8说明书附图CN104063289A136/6页14图9说明书附图CN104063289A14。