能带隙参考电路技术领域
本发明涉及一种参考电路；特别涉及一种能带隙参考电路。
背景技术
能带隙(bandgap)参考电路用于产生准确的输出电压。能带隙参考电路
所产生的输出电压不会受制造工艺、供应电源和温度变化的影响。因此，能
带隙参考电路可广泛使用于各种的模拟电路和数字电路中，这些电路在操作
时需要准确的参考电压。
图1例示一常见的能带隙参考电路100。参照图1，该能带隙参考电路
100包含PMOS晶体管M1、M2和M3，一运算放大器OP，电阻R1和R2
以及双极性晶体管(bipolartransistor)Q1、Q2和Q3。当忽略基极电流时，该能
带隙参考电路100的输出电压VOUT可以表示为:
VOUT＝VEB3+VT×lnN×R2/R1(1)
其中，VEB3为双极性晶体管Q3的发射极-基极间电压差，VT为室温时
的热电压(thermalvoltage)，N为双极性晶体管Q2的电流密度和双极性晶体管
Q1的电流密度的比例。
如方程式(1)所示，在调整电阻R2和R1的阻值比例后，该能带隙参考电
路100可以提供具有零温度系数的稳定输出电压VOUT。该电压VOUT的电
压电平约为1.25V，接近于硅能带隙(energygap)的电子伏(electronvolt)，亦即，
硅能带隙参考电压。
发明内容
本发明的目的之一在于提供一种能带隙参考电路，以提供具有温度相依
的斜率电流和具有零温度系数的输出电压。
依据本发明一实施例，该能带隙参考电路包含有一第一电流源、一第二
电流源、一第三电流源、一运算放大器、一第一双极性晶体管、一分压电路、
一第二双极性晶体管、一第三双极性晶体管及一第一电阻。该运算放大器电
气连接至该第一至第三电流源。该第一双极性晶体管具有电气连接至该第一
电流源的一发射极，和具有电气连接至一接地电压的一基极和一集电极。该
分压电路电气连接于该第一双极性晶体管的该发射极和该基极之间，该分压
电路提供比例于该第一双极性晶体管的发射极-基极间电压差的一第一电压
和一第二电压。该第二双极性晶体管具有用以接收该第一电压的一基极，具
有电气连接至该第二电流源的一发射极，具有电气连接至该接地电压的一集
电极。该第三双极性晶体管具有用以接收该第二电压的一基极，和具有电气
连接至该接地电压的一集电极。该第一电阻电气连接于该第三电流源和该第
三双极性晶体管的一发射极之间。
附图说明
图1例示一常见的能带隙参考电路。
图2显示结合本发明一实施例的能带隙参考电路的电路图。
图3显示结合本发明另一实施例的能带隙参考电路的电路图。
图4显示结合本发明又一实施例的能带隙参考电路的电路图。
附图符号说明
100能带隙参考电路
200,200’,200”能带隙参考电路
22,22’电流源单元
24分压电路
M1,M2,M3,M4PMOS晶体管
OP运算放大器
Q1,Q2,Q3,Q4双极性晶体管
R1,R2,R3,R4电阻
R5
具体实施方式
图2显示结合本发明一实施例的能带隙参考电路200的电路图。如图2
所示，该能带隙参考电路200包含一电流源单元22，一分压电路24，一运算
放大器OP，一电阻R1和多个双极性晶体管Q1、Q2和Q3。在本实施例中，
该电流源单元22是由三个PMOS晶体管M1、M2和M3所组成。这些晶体
管M1、M2和M3电性连接至一供应电源VDD以提供电流I1、I2和I3。由
于PMOS晶体管M1、M2和M3的栅极彼此相连，流过PMOS晶体管M1,M2,
和M3的电流会正比于晶体管的宽长比(W/Lratio)。
在本实施例中，电流源单元22中的PMOS晶体管M1、M2和M3的尺
寸比例设定为2:1:1。因此，电流I1、I2和I3的电流值比例为2:1:1。
如图2所示，该双极性晶体管Q1具有电气连接至该PMOS晶体管M1
的漏极的一发射极，和具有电气连接至一接地端的一基极和一集电极。该双
极性晶体管Q2具有电气连接至该PMOS晶体管M2的漏极的一发射极，具
有电气连接至来自该分压电路24的一电压VB3的一基极，和具有电气连接
至一接地端的一集电极。该双极性晶体管Q3具有电气连接至来自该分压电
路24的一电压VB1的一基极，和具有电气连接至一接地端的一集电极。该
电阻R1电气连接于该PMOS晶体管M3的一漏极和该双极性晶体管Q3的一
发射极之间。
如图2所示，该运算放大器OP具有电气连接至该PMOS晶体管M3的
该漏极的一正输入端，具有电气连接至该PMOS晶体管M2的该漏极的一负
输入端，和具有电气连接至该PMOS晶体管M1,M2和M3的栅极的一输出端。
该放大器OP和该PMOS晶体管M2和M3构成一负反馈回路，使得输入端
电压VD1和VD3实质上相同。因此，电压VD1和VD3可表示为:
VD1＝VD3＝VB3+VEB2＝VB1+VEB3+I3×R1(2)
其中，VEB2为该双极性晶体管Q2的发射极-基极间电压差，VEB3为双
极性晶体管Q3的发射极-基极间电压差。
如图2所示，该分压电路24电气连接至该双极性晶体管Q1的该发射极。
在本实施例中，该分压电路24是由三个串联连接的电阻R3,R4,和R5所组成。
因此，该分压电路24提供的电压VB1和VB3比例于该双极性晶体管Q1的
发射极-基极间电压差。因此，电压VB1和VB3可以表示为:
VB3＝VEB1×R5/(R3+R4+R5)(3)
VB1＝VEB1×(R4+R5)/(R3+R4+R5)(4)
其中，VEB1为该双极性晶体管Q1的发射极-基极间电压差。
据此，方程式(2)可重新整理为:
I3×R1＝VEB2-VEB3+VB3-VB1
＝VT×lnN-VEB1×R4/(R3+R4+R5)(5)
其中，VT为室温时的热电压(thermalvoltage)，N为双极性晶体管Q2的
电流密度和双极性晶体管Q1的电流密度的比例。在本实施例中，流过该双
极性晶体管Q1的电流，流过该双极性晶体管Q2的电流，和流过该双极性晶
体管Q3的电流会调整为实质上相同。
因此，流过该电阻R1的电流I3可表示为:
I3＝VT×lnN/R1-VEB1×R4/(R1×(R3+R4+R5))(6)
由于热电压VT具有值为0.085mV/℃的正温度系数，而该双极性晶体管
Q1的发射极-基极间电压差具有值为-2mV/℃的负温度系数，故电流I3具有
温度相依的斜率。由于一次项-VEB1×(R4/R3+R4+R5))，该电流I3的温度相
依斜率与现有技术相比随温度的变化会增加较快。
如方程式(6)所示，电流I3的净温度系数可藉由选择电阻R1,R3,R4,和R5
的阻值和双极性晶体管Q2的电流密度和双极性晶体管Q1的电流密度的比例
N来调整。此外，如图3所示，该双极性晶体管Q2的该基极可电气连接至来
自该分压电路24的该电压VB1，而该晶体管Q3的该基极可电气连接至该分
压电路24的该电压VB3。在此架构中该电流I3的净温度系数会较图2中的
电路结构来的小。
为了提供具有零温度系数的稳定输出电压，该能带隙参考电路200”还包
含一电阻R2和一双极性晶体管Q4，如图4所示。参考图4，该电流源单元
22’是由PMOS晶体管M1,M2,M3和M4所组成，这些晶体管的栅极是由放
大器OP的输出端所驱动。在本实施例中，该PMOS晶体管M4和该PMOS
晶体管M3具有相同的尺寸。因此，流过电阻R2的电流I4会与电流I3相同，
且可表示为:
I4＝I3＝VT×lnN/R1-VEB1×R4/(R1×(R3+R4+R5))(7)
依上述电路结构，电压VREF可表示为:
VREF＝VEB4+I4×R2(8)
其中，VEB4为该双极性晶体管Q4的发射极-基极间电压差。
将方程式(7)代入方程式(8)中可得:
VREF＝VEB4+VT×lnN×R2/R1-VEB1×R2×R4/(R1×(R3+R4+R5))(9)
因此，适当的选择电阻R1,R2,R3,R4,和R5的阻值，该能带隙参考电路
200”可获得具有零温度系数和对温度的低敏感度的输出电压。
此外，与现有技术相比，图4的该能带隙参考电路200”可工作在较低的
供应电源电压电平。回到方程式(1):
VOUT＝VEB3+VT×lnN×R2/R1(1)
从方程式(1)可发现为获得零温度系数，公知的能带隙参考电路的输出电
压电平会限制在1.25V。然而，参照方程式(9)，本发明所公开的能带隙参考
电路的输出电压电平可减少一比例于VEB1的一电压。在一示例中，如果比
例N选择为32，电阻R1,R2,R3,R4,和R5的阻值分别选择为39KΩ,225KΩ,
114KΩ,4KΩ和84KΩ,，则本发明所公开的能带隙参考电路的输出电压电平可
低至1.11V左右。因此，在本发明中能带隙参考电路的供应电源电压电平可
低至1.35V。
此外，本发明所公开的能带隙参考电路可有效地减少由于运算放大器的
输入偏移所产生的直流偏移量(DCoffset)VOS。考量图1中的运算放大器OP
的输入偏移VOS，方程式(1)将重写为:
VOUT＝VEB3+VT×lnN×R2/R1+VOS×R2/R1(10)
因此，图1中的运算放大器OP的输入偏移VOS会放大R2/R1的比例。
参考图2，考量运算放大器OP的输入偏移VOS，方程式(9)将重写为:
VREF＝VEB4+VT×lnN×R2/R1-VEB1×R2×R4/(R1×(R3+R4+R5))
+VOS×R2/R1(11)
由于加入一次项-VEB1×R2×R4/(R1×(R3+R4+R5))至方程式(11)中，藉
以获得零温度系数的电压VREF。因此，在本发明中运算放大器OP的输入偏
移VOS的放大因子相较现有技术可减少。
本发明的技术内容及技术特点已公开如上，然而本领域技术人员仍可能
基于本发明的教示及公开而作种种不背离本发明精神的替换及修改。因此，
本发明的保护范围应不限于实施例所公开的内容，而应包括各种不背离本发
明的替换及修改，并为本发明的权利要求书所涵盖。