快速傅利叶转换方法及其转换装置 本发明提供一种快速傅利叶转换方法及其转换装置特别是一种适应于管线控制法的快速傅利叶转换方法及其转换装置，其为一种利用复用分时的方法，可使一个运算单元做重复运算，以节省空间。
以往，快速傅利叶转换FFT(Fast Fourier Transform)及反向快速傅利叶转换IFFT(Invert Fast Fourier Transform)多应用于将声音及视信等的信号调制及解调的转换处理，其中，快速傅利叶转换是用以将时域信号转换成频域信号；反向快速傅利叶转换则是将频域信号转换成时域信号。
如图1所示，其表示应用于管线式(pipeline)控制法的FFT/IFFT结构，若输入的时域信号/频域信号为2N点，则需要N级运算才可完成并输出频域信号/时域信号，因此，当在进行运算时，当前一级经运算后将运算结果输出，输出的信号即进入下一级运算，因此，每一级只需负责前一级的运算结果即可。
如图2所示，每一级运算的电路1是由一个运算单元10、一个存储单元11及一个控制单元12组成，运算单元10具有两组输入端100、101，可分别接收输入的信号，经过运算单元10内设的运算器(图中未示)进行单级的FFT/IFFT运算。存储单元11，分别与运算单元10及控制单元12电连接，可用以储存输入的输入字元，并记录输入的字元数。控制单元12则可根据存储单元11记录的字元数以便输出控制指令至运算单元10中。
以8点的FFT/IFFT运算为例，由上述可知，需要3级运算，请对应参考图3，其为第一级的运算时钟示意图，当一组信号输入第一级运算单元的第一及第二两个输入端时，由第一输入端依序输入的信号依序为1a～1h等8个字元，第二输入端所输入地8个字元则分别为2a～2h。这些字元信号是以一周期输入一字元的速度进行，当输入至第四周期时，第一及第二输入端的字元分别为1d及2d，存储单元记录其输入的字元数为第4，此时控制单元12即输出控制指令至存储单元11中，并将储存在存储单元11中的1a、2a取出进入运算单元10中进行运算，下一周期将运算的结果由第一及第二输出端依序输出至下一级的运算单元(第二级的运算单元)中，因此，将第五周期由第一及第二输出端所输出的运算结果字元定义为3a及4a，并在第一输出端接着输出3b～3h个位元，第二输出端则依序输出4b～4h等8个位元，这些输出信号也是以一周期输入一个字元的速度进行。
因此，即使进入第二、三级的运算，这些时域信号所输入的字元仍是以一周期输入一字元的速度进行，不同的只是在每一级因运算需要其存储单元所记录的字元数不同使得输出的延迟时间不同而已，如第二级运算所记录的字元数为2，第三级运算则为1。因此，即使运算单元本身的运作速度远高于输入总线的速度，仍需迁就输入总线的速度，而运算速度降低，使运算单元运算效率大打折扣，且若输入信号的位元数(点数)若为2N点，即需要N级运算，因此，在硬件的电路布局上则需要N组运算单元、存储单元及控制单元才能完成，就集成电路设计来说，以往的结构非常占用面积。
本发明的主要目的在于提供一种可节省硬件布局空间的快速傅利叶转换的方法及其转换装置。
为达到上述目的，本发明采取如下技术措施：
本发明的方法包括下列步骤：
步骤1：提供一运算单元，运算单元的运算速度为输入信号速度的N倍，并将此运算单元的输出端电连接至输入端，使其输出信号可反馈至输入端；
步骤2：当存储单元记录反馈的次数小于第N-1次时，控制单元即控制此运算单元的输出端将输出的信号反馈至输入端；
步骤3：当存储单元记录反馈的次数为第N-1次时，控制单元即控制此运算单元的输出端将输出信号停止反馈并输出，并控制输入端由前级取得输入而不接受反馈的信号，并重置记录的反馈次数为零。
实现上述步骤的FFT/IFFT电路，包括有：一个运算单元，其运作速度为输入信号速度的N倍，具有输入端及输出端，且在该输入及输出端处各设有一个复用装置，并将输出端的复用装置的一个输出端电连接至输入端的复用装置的输入端，使输出信号可反馈至原运算单元的输入端。一个存储单元，其电连接至运算单元，以便储存输入的字元、记录输入的字元数以及反馈的次数。一个控制单元，其分别电连接至运算单元及存储单元，并根据存储单元所记录的反馈次数输出出控制信号。
本发明的快速傅利叶转换装置，包括：
一个运算单元，其运作速度为输入信号速度的N倍，具有输入端及输出端，该输入及输出端处各设有一个复用装置，输出端的复用装置的一输出端电连接至输入端的复用装置的输入端，使输出信号可反馈至原运算单元的输入端；
一个存储单元，电连接至运算单元，以便可储存输入的字元、记录输入的字元数及反馈的次数；
一个控制单元分别电连接至运算单元及存储单元，根据存储单元所记录的字元数及反馈次数输出控制信号；
当存储单元记录反馈的次数小于N-1次时，控制单元输出一第一控制信号至输出端的复用装置上，以便控制运算单元的输出端将输出的信号反馈至输入端，当存储单元记录反馈的次数为第N-1次时，控制单元输出一第二控制信号至输出端的复用装置上，以便控制运算单元的输出端将输出的信号停止反馈并输出。
其中，所述存储单元包括：一个数据暂存器、一个字元计数器及 一个相位暂存器，并分别电连接至所述运算单元，字元计数器用以记录所储存的字元数目并转换成数据暂存器所欲存取的对应地址，数据暂存器用以储存输入的字元，相位暂存器记录反馈的次数以便用以输出控制信号。
其中，所述数据暂存器分成N组存储区块，以便用以储存该级输入的字元数据。下面结合附图及实施例对本发明进行详细说明，附图中：
图1：以往适应于管线控制法FFT/IFFT的硬件结构示意图。
图2：以往适应于FFT/IFFT的运算结构的单级电路框图。
图3：以往8点的FFT/IFFT运算中的时钟示意图。
图4：本发明FFT/IFFT的转换方法实施例的流程示意图。
图5：本发明实施例中其FFT/IFFT转换电路的电路框图。
图6：本发明实施例中其数据暂存器设有3组存储区块的示意图。
图7：本发明实施例中的部分时钟示意图。
表1：本发明实施例中利用位元反序的示意图表。
如图4所示，本发明适应于管线控制的快速傅利叶转换方法包括下列步骤：
步骤1：提供一个运算单元，此运算单元的运算速度为输入信号速度的N倍，在本实施例中，此运算单元的运算速度为输入信号速度的3倍，此运算单元的输出端电连接至输入端，使其输出信号可反馈至输入端。
步骤2：当控制单元内的存储单元记录反馈的次数小于第N-1次时，在本实施例中，此时存储单元所记录的反馈次数小于第2次时(即第0、1次)，代表此时所进行的运算仍在第2级内，当有字元信号要输出时，控制单元即控制此运算单元的输出端将输出的信号反馈至输入端。
步骤3：当存储单元记录反馈的次数为第N-1次时，以本实施例来说，当发现存储单元记录的反馈次数为2时，代表此时运算单元在进行第3级的运算，控制单元即控制此运算单元的输出端将输出信号停止反馈并输出。
当存储单元中的相位暂存器记录的反馈次数为第0次时，代表此时运算单元正在进行第一级运算，此时控制单元先将存储单元中的字元计数器的记录值做位元反序，再将反序后的位元向右移动一位元后再于最前一位元补0，以便得到将要存入数据暂存器中的第一存储区块的地址，如表1所示，由表中可知，在本实施例中，当在第一级运算时，先将000、001、010、011四个地址设在第一存储区块，供第一级运算用，因此，运用上述位元反序方法，在第一级运算时输入的第0至第7字元，都可经过位元反序方法转换存至数据暂存器的第一存储区块的地址中(000-011)。
当存储单元中的相位暂存器记录的反馈次数为第1至第N-1次时，先将前一级的地址向右移动一位元后，再于最前一位元补1，以便得到第2至第N存储区块的地址，
如表1所示，由表中可知，在本实施例中，当在第二级运算时，由于因运算需要，需储存二个字元，因此先将4(100)、5(101)设在第二存储区块，供第二级运算用，因此，运用此方法，第二级运算时输入的第0至第7字元，都可经过位元反序方法转换存至数据暂存器的第二存储区块的地址中(100-101)。而在第三级运算时，由于因运算需要，需储存一个字元，因此，将数据暂存器中的110的地址设在第三存储区块，供第三级运算储存字元用，因此，运用此方法，当每一字元进入时经由转换都可存入地址为110的第三存储区块中。
利用上述步骤，如图5及图6所示，此FFT/IFFT转换装置包括有一个运算单元3、一个存储单元4及一个控制单元5。在本实施例中，运算单元3的运算速度为输入信号速度的N倍(N＝3)，并具有两个输入端30、31及两个输出端32、33，在每一个输入端30、31处设有一个复用装置(在本实施例中为二进一出的复用器34)，在输出端32、33处各设有一个复用装置(在本实施例中为一进二出的复用器35)，并将此运算单元3输出端的复用器35的一个输出端350电连接至输入端的复用器34的一个输入端340，使其输出信号可反馈至输入端。
存储单元4电连接至运算单元3，在本实施例中，存储单元4包括有一个数据暂存器40、一个字元计数器41及一个相位暂存器42，并分别电连接至运算单元3；其中，数据暂存器40用以储存输入的字元，并分成N组存储区块(在本实施例中为3组，分别为第一存储区块400、第二存储区块401及第三存储区块402)，在本实施例中，因输入信号有两组，因此数据暂存器40共可储存14个字元(每一组可储存7个字元)，因此，该000～011四个地址是设为第一存储区块400，以便用以储存第一级运算的输入字元，每一个地址000～011皆可供储存两组输入端30、31所分别输入的一个字元。该100～101此二个地址设为第二存储区块401，且每一个地址100～101可供储存两组输入端30、31所分别输入的一个字元，以便用以储存第二级运算的输入字元。110地址设为第三存储区块402，此地址110也可供储存两组输入端30、31所分别输入的一个字元，以便用以储存第三级运算的输入字元。字元计数器41用以记录输入的字数，并利用上述的位元反序方法转换成所欲存入其数据暂存器40的地址；该相位暂存器42则用以记录反馈的次数。控制单元5分别电连接至运算单元3及存储单元4的字元计数器41及相位暂存器42，用以根据字元计数器41所记录的位元数以及相位暂存器42所记录的反馈次数以输出控制信号。
因此，在本实施例中，当在进行运算时需要缓冲储存时，字元计数器41会根据输入的字元数，利用前述位元反序的方法转换成所欲存入的地址，并将转换后的地址传至控制单元5，控制单元5则会将每一个字元存入第一存储区块400中的对应地址中。因为当运算单元3在进行第一级运算时，此时存储单元4中的相位暂存器42所记录反馈的次数为第0次，控制单元5即依相位暂存器11的状态输出一个第一控制信号至输出端32、33的复用装置35上，在本实施例中，第一控制信号为一个低电位的逻辑信号0。当输出端32、33的复用器35接收到此一逻辑信号0时，即控制将输出的信号由复用器35的输出端350输出，并反馈至复用器34的输入端340，当输入端340接收到输入信号，即通知相位暂存器42将相位由0→1，而此时输入端30、31即接收该等信号，并进行下一级(第二级)的运算。
当运算单元3在进行第二级运算时，当在进行运算时需要缓冲储存时，字元计数器41会根据输入的字元数利用前述位元反序的方法转换成所欲存入的地址，并将转换后的地址传至控制单元5，控制单元5则会将每一个字元存入第二存储区块401中的对应地址中。因为此时存储单元4中的相位暂存器42所记录反馈的次数为第1次，当在第二级运算进行时，控制单元5即输出一个第一控制信号至输出端32、33的复用装置35上，在本实施例中，第一控制信号是一个低电位的逻辑信号0。当输出端32、33的复用器35接收到此一低位准的逻辑信号0时，即控制将输出的信号由复用器35的输出端350输出并反馈至复用器34的输入端340上，当输入端340接收到输入的信号，即通知相位暂存器42将相位由1→2，而此时输入端30、31即接收该等信号并进行下一级(第三级)的运算。
当运算单元3在进行第三级运算时，当在进行运算时需要缓冲储存时，字元计数器41会根据输入的字元数利用前述位元反序的方法转换成所欲存入的地址，并将转换后的地址传至控制单元5，该控制单元5则会将每一字元存入第二存储区块401中的对应地址中。当第三级运算进行时，此时存储单元4中的相位暂存器42记录反馈的次数为第2次，控制单元5即输出一第二控制信号至输出端32、33的复用装置35上，在本实施例中，此第二控制信号为一高电位的逻辑信号1。当输出端32、33的复用器35接收到此逻辑信号1时，即将输出的信号控制由另一输出端351输出，因此第三级运算的结果即输出而不会反馈了。
借由上述构造，如图7所示，由时钟示意图可知，由于运算单元的运作速度为输入字元速度的3倍，每一周期由复用器34的另一输入端341所输入的字元后，运算单元在输入字元时钟的1/3周期时即处理完毕，因此剩下2/3周期可处理另两级的字元信号。以输入字元时钟其第5周期为例，当初始时输入端30及31输入至运算单元3中的字元为1e及2e，此运算单元3即在运算单元时钟的第13周期中即将此字元处理完毕。此时，在同一时间时(第13周期)输出端33、34也将3a及4a输出并反馈至输入端30、31，并在运算单元时钟的第14周期将字元3a、4a输入至运算单元。
与现有技术相比，本发明具有如下效果：
利用本发明的方法及其装置，利用多时分工的方法，利用以往单级的FFT/IFFT结构的面积即可完成多级的运算，使系统可充分的利用，大大减少了电路布局的面积。表1：