具有2端口数据极性翻转器的液晶显示器及其驱动方法 本申请要求享有2001年6月7日和2001年10月17日提出的第P2001-31795和第P2001-64059号韩国申请的利益，它们在此引入以做参考。
【发明领域】
本发明涉及一种液晶显示器，尤其涉及一种具有2端口数据极性翻转器的液晶显示器及其驱动方法。虽然本发明的适用范围广泛，但是它尤其适于降低电流损耗，并且改善电磁干扰(EMI)特性。
相关技术
通常，液晶显示器(LCD)根据视频信号控制每一个液晶盒的透射率，由此显示图象。包括每一个液晶盒开关装置的有源矩阵LCD适于显示动态图象。有源矩阵LCD将薄膜晶体管(TFT)用作开关装置。
由于这种有源矩阵LCD成为比传统阴极射线管(CRT)更小的装置，所以它已广泛用于个人计算机或笔记本计算机、办公自动化设备如复印机以及便携式设备如蜂窝电话和寻呼机的监视器。
如图1所示，LCD的驱动装置包括：系统驱动器1，用来将一模拟信号转换成数字视频数据；数据驱动器3，用来将该视频数据加到液晶板6的数据线DL上；选通驱动器5，用来按顺序驱动液晶板6的选通线GL；定时控制器2，用来控制数据驱动器3和选通驱动器5；和伽马电压发生器4，用来将一伽马电压加到数据驱动器3上。
更具体地说，在液晶板6中，在两玻璃衬底之间注有液晶，选通线GL和数据线DL以相互垂直的方式形成于下玻璃衬底上。在选通线GL和数据线DL之间的每一个交叉点处，设置用来把从数据线DL输入的图象有选择地加到液晶盒Clc上的薄膜晶体管(TFT)。为此，TFT有一接至选通线GL的漏极端和接至数据线DL的源极端。TFT的漏极端接至液晶盒Clc的一个象素电极。
系统驱动器1将一模拟输入图象信号转换为一适于液晶板6的数字图象信号，并且检测包括在该图象信号中地同步信号。一低压差分信号(LVDS)接口和一TTL接口主要用于系统驱动器1的数据和控制信号传输。另一方面，可以将这些接口功能连同定时控制器2一起集成在单独一个芯片中。在LVDS接口中，将各种数据压缩到单独一条线中并且输入给定时控制器。根据一电流感应出的电场形成于有数据传输于其中的每一条线处。该电场的发射引起电磁干扰(EMI)现象，其中传输给相邻线的信号负载有噪声，由此干扰了正常的操作。由于有该EMI现象，降低了数据信号的电压。
为了克服这种EMI现象，现已提出一种传输差分信号的方案。这里，差分信号代表具有如图2所示的同样幅值与相反相位关系的信号。当同时传输正向信号S+与负向信号S-的线彼此相邻时，由每一个相邻线所产生的电场因其相互作用而消失。更具体地说，当正向信号S+从低电平翻转到高电平时，负向信号S-从高电平翻转到低电平。此时，在两条线中流过的电流方向相反。所以，根据右手(Fleming)定律，在相反方向上产生的电场被抵消。电场的抵消使电场发射最小。因此，具有源电压的数据信号可以应用到定时控制器上。
定时控制器2把从系统驱动器1中接收到的红(R)、绿(G)和蓝(B)数据信号应用到数据驱动器3上。而且，定时控制器2产生一个点控时钟(dotclock)Dclk和一个选通开始脉冲GSP，该脉冲采用从系统驱动器1输入的行/帧同步信号H和V以及数据使能信号DE，由此控制数据驱动器3和选通驱动器5的时序。该点控时钟Dclk施加给数据驱动器3，而选通开始脉冲GSP施加给选通驱动器5。
选通驱动器5包括：移位寄存器，它用来响应从定时控制器2输入的选通开始脉冲GSP，用以按顺序产生一扫描脉冲；电平转移电路(level shifter)，它用来将扫描脉冲的电压移至适于驱动液晶盒的电压电平。响应于从选通驱动器5输入的扫描脉冲，数据线DL上的视频数据通过TFT施加到液晶盒Clc的象素电极上。
点控时钟Dclk连同来自控制器2的R、G和B数据信号一起输入至数据驱动器3。数据驱动器3以与点控时钟Dclk同步的方式锁存R、G和B数字视频数据，然后根据伽马电压Vγ校正锁存的数据。之后，数据驱动器3把通过伽马电压Vγ校正的数据转换为模拟数据，并且逐条线将其供给数据线DL。
伽马电压发生器4产生一伽马电压Vγ，它与基于一液晶显示板电光特性的灰度级值的数据相对应。该伽马电压Vγ是借助伽马电压发生器4分成与一灰度级一致的电压。这样，由伽马电压发生器4产生的伽马电压Vγ具有与可表示范围内选出的灰度级值一致的不同电压幅值。
图3是图1所示定时控制器2的详细方框图。
参见图3，定时控制器2利用来自系统驱动器1的低压差分信号LVDS、帧与行同步信号H与V和数据使能信号DE，产生用来驱动LCD的理想信号。
LVDS通过数据校准器(data aligner)12将R、G和B数据信号供给数据驱动器3。帧与行同步信号V与H通过定时控制信号发生器将定时控制信号供给数据驱动器3和选通驱动器5。
这些定时信号中数据驱动器3所需的控制信号包括电源采样时钟SSC、电源输出使能信号SOE和电源启动脉冲SSP等等。另一方面，选通驱动器5所需的控制信号包括选通移位时钟GSC、选通输出使能信号GOE和选通启动脉冲GSP等等。
行与帧同步信号H与V通过一极性控制信号发生器16将一极性控制信号供给数据驱动器3和选通驱动器5。
这样一个LCD通过定时控制器2把来自系统驱动器1的数据信号和控制信号供给数据驱动器3和选通驱动器5。
图4A是传统定时控制器2内REV发送器的详细方框图。
参见图4A，REV发送器(transmitter)包括：数据转换检验器(datatransition checker)30，它用来检验数据的转换；REV信号加法器32，它用来检测信号的数目，其中改变根据数据转换的数据极性以确定一输出电平；REV信号输出端34，它用来接收来自数据转换检验器30和REV信号加法器32的信号以产生翻转输出数据的信号。
更具体地说，数据转换检验器30由两个触发器36和38以及一个异或门(exclusive logical sum gate)XOR 40组成。数据转换检验器30将当前数据触发器36与前一个数据触发器38进行比较，以检验是否将数据转换为逻辑高电平‘1’或逻辑低电平‘0’，反之亦然。如果存在数据的转换，那么数据转换部分30输出一个逻辑高电平‘1’。相反，如果没有数据的转换，那么数据转换部分30输出一个逻辑低电平‘0’。这种情况下，依次比较这些数据而不考虑数据的状态，即，偶数数据EVEN或奇数数据ODD。
REV信号加法器32借助加法器42和44，相对于每三十六个R、G和B偶数和奇数数据把具有通过数据转换部分30的数据转换的所有数据数目加起来。此时，主检验器46确定逻辑高电平‘1’的数目是否大于十八，即R、G和B数据总数的一半。如果主检验器46确定逻辑高电平‘1’的数目大于三十六位的一半——十八，该数目是随数据转换的一个输出，那么输出具有逻辑高电平‘1’的REV。相反，如果确定逻辑高电平‘1’的数目小于十八，那么输出具有逻辑低电平‘0’的REV。
REV信号输出端34利用2×1多路转换器48和50输出一信号，当REV信号加法器32的输出REV为‘1’时，该信号翻转输出数据。换句话说，为了在数据转换的数目大于一半时减少数据转换量，REV信号输出端34发送一个用来翻转输出信号的数据极性翻转信号，用以只通过{36-(大于18的数据转换量)}执行输出信号的转换。因此，将一个REV信号输入至数据驱动器3，该REV信号用来使未转换的输入数据在一逻辑低电平下得到识别，同时使翻转的输入数据在一逻辑高电平下得到识别。
图4B是数据驱动器3内REV接收器的示意性方框图。
参见图4B，REV接收器35包括2×1多路转换器48’和50’。这些多路转换器48’和50’的每个输入端都连接成便于在没有转换的情况下输入通过图4A中REV信号输出端34的多路转换器48和50输出的信号。其另一个输入端如此连接，即，便于在一翻转的状态下输入来自图4A中REV信号输出端34的信号。通过高电平信号(‘1’)或低电平信号(‘0’)，从REV信号加法器的主检验器46中将输入至多路转换器48和50的REV信号选为正常的信号或翻转的信号。然后将这些信号输入构成数据驱动器3的锁存电路中，由此翻转R、G和B数据的极性。
图5示意性地说明了一种传统REV的驱动方法。
参见图5，将当前时钟数据与前面的时钟数据关于三十六位偶数数据EVEN和奇数数据ODD进行比较，以便减少数据转换的数目。换句话说，将第一个时钟数据CLK1与第二个时钟数据CLK2进行比较以确定是否存在数据转换。
这种驱动方法是在36位数据从定时控制器2输入给液晶组件前后，采用单一端口比较转换，并且在数据多于18位的情况下使用一个用来翻转数据的信号。相反，如果数据少于18位，则发出一个现有的数据。但是，该传统的驱动方法有一缺点，即，由于REV信号是响应于许多数据转换而选择的，所以必然增大了电流损耗。因此，会产生大量电磁波。
【发明内容】
因此，本发明涉及一种具有2端口数据极性翻转器的液晶显示器及其驱动方法，它们基本上避免了因已有技术的局限和缺点所带来的一个或很多问题。
本发明的另一个目的在于提供一种具有2端口数据极性翻转器的液晶显示器及其驱动方法，其中在定时控制器驱动系统中采用2端口REV信号，用以将数据转换的数目减少到一半，从而降低电流损耗，同时改善了电磁干扰(EMI)特性。
本发明的其他特征和优点将在以下的说明中给出，根据该说明，这些特征和优点将很明显，或者可以通过本发明的实践得以学会。本发明的这些目的和其他优点可通过这里的说明和权利要求书以及附图中所特别指出的结构来实现和得到。
为了实现根据本发明该目的的这些和其他优点，如所具体实现和广泛描述的那样，一种液晶显示器包括：液晶极性翻转驱动器，它确定液晶的极性是否翻转，并且根据确定的结果翻转液晶的极性；第一数据极性翻转驱动器，它确定第一数据转换是否发生在第一数据中，并且根据确定的结果翻转第一数据的极性；第二数据极性翻转驱动器，它确定第二数据转换是否发生，并且根据确定的结果翻转第二数据的极性。
在该液晶显示器中，第一数据极性翻转驱动器包括：第一数据转换部分，它确定第一数据转换是否发生在第一数据中并且输出第一信号；第一数据极性翻转信号加法器，它计算数据极性根据第一数据转换改变的第一信号数目，并且确定输出电平为高还是为低；和，第一数据极性翻转信号输出部分，它从第一数据转换部分和第一数据极性翻转信号加法器中接收第一信号和所确定的输出电平，并且输出用来翻转输出数据的翻转信号。
第二数据极性翻转驱动器包括：第二数据转换部分，它确定第二数据转换是否发生在第二数据中并且输出第二信号；第二数据极性翻转信号加法器，它计算数据极性根据第二数据转换改变的第二信号数目，并且确定输出电平为高还是为低；第二数据极性翻转信号输出部分，它从第二数据转换部分和第二数据极性翻转信号加法器中接收第二信号和所确定的输出电平，并且输出用来翻转输出数据的翻转信号。
第一数据转换部分包括第一和第二触发器以及一个异或门，该部分比较当前数据和前面的数据以根据比较的结果确定是否发生第一数据转换。
第二数据转换部分包括第一和第二触发器以及一个异或门，该部分比较当前数据和前面的数据以根据比较的结果确定是否发生第二数据转换。
第一数据极性翻转信号加法器包括：加法器，它把来自第一数据转换部分的具有数据转换的数据数目加起来；主检验器，它确定所加的数据数目是否大于第一参考值。
第二数据极性翻转信号加法器包括：加法器，它把来自第二数据转换部分的具有数据转换的数据数目加起来；主检验器，它确定所加的数据数目是否大于第二参考值。
第一数据极性翻转信号输出部分包括一多路转换器，该多路转换器从第一数据极性翻转信号加法器接收第一极性翻转信号，用以翻转输出数据。
第二数据极性翻转信号输出部分包括一多路转换器，该多路转换器从第二数据极性翻转信号加法器接收第二极性翻转信号，用以翻转输出数据。
在该液晶显示装置中，第一和第二数据分别是奇数数据和偶数数据。
在本发明的另一个方面中，具有第一和第二数据极性翻转驱动器的液晶显示器的驱动方法包括：用第一和第二数据除输入数据；分别将第一和第二数据输入至第一和第二数据极性翻转驱动器；分别确定第一和第二数据中第一和第二数据转换的数目；根据确定的结果翻转第一和第二数据的极性。
在该方法中，翻转第一和第二数据的极性包括：比较当前第一数据和前面的奇数数据，以确定是否存在第一和第二数据转换；把具有第一和第二数据转换的第一和第二数据的数目相加；如果所加的数据数目大于输入数据位总数的一半，则翻转第一和第二数据；如果所加的数据数目小于或等于输入数据位总数的一半，则在不翻转的情况下输出输入数据。
在该方法中，第一和第二数据分别是奇数数据和偶数数据。输入数据位的总数为18，第一和第二数据位的数目为9。
应理解的是，前面总的描述和以下的详细描述都是示例性和解释性的，它们意欲提供如所要求那样的本发明的进一步解释。
附图简述
所包括用来提供对本发明进一步理解并且构成本申请一部分的附图示出了本发明的实施例，它们连同说明书一起用来解释本发明的原理。
这些附图中：
图1是示出一种传统液晶显示器结构的方框图；
图2是一波形图，它示出关于施加到图1中薄膜晶体管上选通高电压和公共电压中时序的变化；
图3是图1中定时控制器的详细方框图；
图4A是图1中定时控制器的传统REV发送器的详细方框图；
图4B是与图4A中REV发送器相对应的传统数据驱动器的REV接收器的详细方框图；
图5示意性地示出一种传统的REV驱动方法；
图6是示出根据本发明的一种液晶显示器结构的方框图；
图7是图6中定时控制器的详细方框图；
图8A是根据本发明第一实施例定时控制器的REV发送器的详细方框图；
图8B是与图8A中REV发送器相对应的数据驱动器REV接收器的详细方框图；
图9示意性地示出根据本发明的REV驱动方法；
图10示出用于EMI试验的“H”图案；
图11示出切断REV信号时的数据输出状态；
图12是示出采用传统的1端口REV信号时数据输出状态的表格；
图13是示出根据本发明采用2端口REV信号时数据输出状态的表格；
图14A是根据本发明第二实施例定时控制器的REV发送器的详细方框图；
图14B是与图14A中REV发送器相对应的数据驱动器REV接收器的详细方框图。
发明详述
现在详细描述本发明的图示实施例，其实例示于附图中。无论何种情况下，所有附图中将采用相同的参考标记指代相同或相似的部分。
图6示出一种根据本发明的液晶显示器(LCD)。
参见图6，一种LCD的驱动装置包括：系统驱动器51，用来将一模拟信号转换成一数字视频信号；数据驱动器53，用来将该数字视频信号加到液晶板56的数据线DL上；选通驱动器55，用来依次驱动液晶板56的选通线GL；定时控制器52，用来控制数据驱动器53和选通驱动器55；伽马电压发生器54，用来将一伽马电压施加到数据驱动器53上。
更具体地说，在液晶板56中，两玻璃衬底之间注入液晶，选通线GL和数据线DL以相互垂直的方式形成于下玻璃衬底上。在选通线GL与数据线DL之间的每一个交叉点处，设置一薄膜晶体管(TFT)，它用来有选择地吧从数据线DL输入的图像应用到一液晶盒Clc上。为此，TFT有一接至选通线GL的漏极端和一接至数据线DL的源极端。TFT的漏极端接至液晶盒Clc的象素电极。
系统驱动器51将一模拟输入图像信号转换成适于液晶板56的数字图像信号，并且检测包括在该图像信号中的一个同步信号。低压差分信号(LVDS)接口和TTL接口主要用于系统驱动器1的数据和控制信号传输。另一方面，这些接口功能连同定时控制器2一起，可以集成在单独一个芯片中。在LVDS接口中，可以将各种数据压缩到单独一条线上并且输入给定时控制器52。
定时控制器52把从系统驱动器51中接收到的红(R)、绿(G)和蓝(B)数据信号供给到数据驱动器53上。而且，定时控制器52产生一个点控时钟Dclk和一个选通开始脉冲GSP，该脉冲采用从系统驱动器51输入的行/帧同步信号H和V以及数据使能信号DE，由此控制数据驱动器53和选通驱动器55的时序。该点控时钟Dclk用到数据驱动器53上，而选通开始脉冲GSP应用到选通驱动器55。
选通驱动器55包括：移位寄存器，它用来响应从定时控制器52输入的选通开始脉冲GSP，用以按顺序产生一扫描脉冲；电平转移电路，它用来将扫描脉冲的电压移至适于驱动液晶盒的电压电平。响应于从选通驱动器55输入的扫描脉冲，数据线DL上的视频数据通过TFT施加到液晶盒Clc的象素电极上。
点控时钟Dclk连同来自定时控制器52的R、G和B数据信号一起输入至数据驱动器53。数据驱动器53以与点控时钟Dclk同步的方式锁存R、G和B数字视频数据，然后根据伽马电压Vγ校正锁存的数据。之后，数据驱动器53把通过伽马电压Vγ校正的数据转换为模拟数据，并且逐条线将其供给数据线DL。
伽马电压发生器54产生一伽马电压Vγ，它与基于一液晶显示板电光特性的灰度级值的数据相对应。该伽马电压Vγ是借助伽马电压发生器54分成与一灰度级一致的电压。这样，由伽马电压发生器54产生的伽马电压Vγ具有与可表示范围内选出的灰度级值一致的不同电压幅值。
图7是图6中定时控制器52的详细方框图。
参见图7，定时控制器52产生用来驱动LCD的理想信号，它们采用来自系统驱动器1的低压差分信号LVDS以及帧与行同步信号H与V。
该LVDS通过数据校准器62将R、G和B数据信号供给数据驱动器53。帧与行同步信号V与H通过定时控制信号发生器64将定时控制信号供给数据驱动器53和选通驱动器55(二者皆示于图6中)。
定时信号中数据驱动器53所需的控制信号包括电源采样时钟SSC、电源输出使能信号SOE和电源启动脉冲SSP等等。另一方面，选通驱动器55所需的控制信号包括选通移位时钟GSC、选通输出使能信号GOE和选通启动脉冲GSP等等。
行与帧同步信号H与V通过一极性控制信号发生器66将一极性控制信号供给数据驱动器53和选通驱动器55。极性控制信号包括POL、REV1和REV2等等。这种情况下，REV1是用来确定偶数数据的极性是否要因当前数据与前面数据的数据转换而受到翻转的信号，而REV2是用来确定奇数数据的极性是否要因当前数据和前面数据的数据转换而受到翻转的信号。
这样一个LCD通过定时控制器52把来自系统驱动器51的数据信号和控制信号用到数据驱动器53和选通驱动器55上。
图8A是根据本发明第一实施例定时控制器52的REV发送器的详细方框图。
图8A中，REV发送器包括：REV1驱动器70，用来检测奇数数据的数据转换以输出一极性控制信号；REV2驱动器80，用来检测偶数数据的数据转换以输出一极性控制信号。
REV1驱动器70包括：第一数据转换部分72，用来检测奇数数据的数据转换；REV1信号加法器74，用来检测其中根据数据转换的数据极性受到改变的信号数目，以确定输出电平；REV1信号输出端76，用来接收来自第一数据转换部分72和REV1信号加法器74的信号，以产生用来翻转输出数据的信号。
第一数据转换部分72由两个触发器71和73以及一个异或门(XOR)75组成。第一数据转换部分72把输入给当前数据触发器71的数据与输入给前面数据触发器73的数据作比较，并且检测这些数据是否变至逻辑高电平“1”或逻辑低电平“0”。如果在这些数据中存在转换，则第一数据转换部分72输出逻辑高电平“1”。相反，如果不存在转换，则第一数据转换部分72输出逻辑低电平“0”。这种情况下，按顺序比较数据而不考虑其是偶数数据EVEN还是奇数数据ODD。
REV1信号加法器74借助相对于18个R、G和B奇数数据的加法器77，将通过第一数据转换部分72的数据转换的所有数目加起来。此时，检验存在数据转换时作为输出的逻辑高电平‘1’的数目是否大于9，即R、G和B奇数数据总数的一半。如果逻辑高电平‘1’的数目大于9，那么输出具有逻辑高电平‘1’的REV1。相反，如果逻辑高电平‘1’的数目小于9，那么输出具有逻辑低电平‘0’的REV1。
REV1信号输出端76利用2×1多路转换器79输出一信号，当REV1信号加法器74的输出REV1为‘1’时，该信号翻转输出数据。换句话说，为了在数据转换的数目大于数据总数的一半(即，9)时减少数据转换量，REV1信号输出端76只通过{18-(大于9的数据转换量)}翻转一个输出信号，该输出信号用于输出信号的数据转换。因此，将一个REV1信号输入至数据驱动器53，该REV1信号识别逻辑低电平下未转换的输入数据，同时识别逻辑高电平下翻转的输入数据。
REV2驱动器80包括：第二数据转换部分82，用来检测偶数数据的数据转换；REV2信号加法器84，用来检测其中根据数据转换的数据极性受到改变的信号数目，以确定输出电平；REV2信号输出端86，用来接收来自第二数据转换部分82和REV2信号加法器84的信号，以产生用来翻转输出数据的信号。
第二数据转换部分82由两个触发器81和83以及一个异或门(XOR)85组成。第二数据转换部分82把输入给当前数据触发器81的数据与输入给前面数据触发器83的数据作比较，并且检测这些数据是否变至逻辑高电平“1”或逻辑低电平“0”。如果在这些数据中存在转换，则第二数据转换部分82输出逻辑高电平“1”而如果不存在转换，则第二数据转换部分82输出逻辑低电平“0”。这种情况下，按顺序比较数据而不考虑数据的状态，即，该数据是偶数数据EVEN还是奇数数据ODD。
REV2信号加法器84借助相对于18个R、G和B偶数数据的加法器87，将通过第二数据转换部分82的数据转换的所有数目加起来。此时，检验存在数据转换时作为输出的逻辑高电平‘1’的数目是否大于9，即R、G和B偶数数据总数的一半。如果逻辑高电平‘1’的数目大于9，那么输出具有逻辑高电平‘1’的REV2。相反，如果逻辑高电平‘1’的数目小于9，那么输出具有逻辑低电平‘0’的REV2。
REV2信号输出端86利用2×1多路转换器89输出一信号，当REV2信号加法器84的输出REV2为‘1’时，该信号翻转输出数据。换句话说，为了在数据转换的数目大于数据总数的一半(即，9)时减少数据转换量，REV2信号输出端86只通过{18-(大于9的数据转换量)}翻转一个输出信号，该输出信号用于输出信号的数据转换。因此，一个REV2信号将未改变的数据识别为逻辑低电平下的输入数据，并且该REV2信号输入给数据驱动器53。相反，该REV2将翻转的数据识别为逻辑高电平下的输入数据送至数据驱动器53。
图8B是与图8A中REV发送器相对应数据驱动器53的REV接收器的示意性方框图。
参见图8B，REV接收器90和92包括2×1多路转换器79’和89’。多路转换器79’和89’的一个输入端如此连接，即，在没有转换的情况下输入从图8A中REV信号输出部分76和86的多路转换器79和89中输出的信号；而其另一个输入端如此连接，即，以一翻转的状态输入来自REV信号输出部分76和86的信号。通过来自REV信号加法器74和84的主检验器78和88的高电平信号(‘1’)或低电平信号(‘0’)，将输入给多路转换器79和89的REV信号选为正常信号或者翻转信号。然后将这些信号输入至构成数据驱动器53的锁存电路，由此翻转R、G和B数据的极性。
图9示意性地示出了根据本发明的REV驱动方法。
参见图9，本发明中的REV驱动方法将数据分为偶数数据EVEN和奇数数据ODD，并且将其相互比较。这里，“A”代表第一个奇数时钟数据与第二个奇数时钟数据的比较，“B”代表第一个偶数时钟数据与第二个偶数时钟数据的比较。因此，通过图8A中的REV1和REV2对数据的18位进行相互比较，由此减少了检验数据转换的可能性。该效果由“H”显示状态和图10至13中所示EMI图案的输出形状来说明。
图10代表用于一EMI试验的“H”图案。
参见图10，设置有一“H”图案的区域由以下区域组成：第一个双线形状区域(I)，此处所有的水平液晶盒显示一灰色形状；第二个三线形状区域(II)，此处一灰色图案和一白色图案在两个液晶盒的周期内交替出现；第三个单线形状区域(III)，此处一白色条形位于“H”图案的中央。以上形状中的最差形状是第三形状。以下基于第三形状描述上述效果。
图11至13是表格，它们示出基于图10中第三形状的每个液晶盒上的数据转换。
图11是代表切断REV信号时数据输出状态的表格，其中灰色图案是‘1’而白色图案是‘0’。
如果将数据分为偶数数据和奇数数据并且依次输入这Dn液晶盒，那么会如图11中所示得到一个数据输出。具有约16MHz频率的输出波形利用数据转换形状形成。
图12示出利用1端口REV信号的数据输出形状。
如图12所示，数据转换的数目与图11中切断REV信号的情况相比有所减少。这样，利用图12的数据转换得到具有低于图1116MHz的4MHz频率的输出波形。
图13示出利用根据本发明2端口REV信号的数据输出形状。
图13中，借助如图8中所示REV发生器将数据分为偶数数据和奇数数据，并且对每一个数据的转换相互比较。如图13中所示，输出数据表示没有数据转换。图13中的输出数据形状表示为一直流(DC)输出波形。因此，降低了EMI特性和电流损耗。
图14A是根据本发明第二实施例的图6中定时控制器52的REV发送器的详细方框图。这表示把输入至定时控制器的数据分为N组并且输入所分的数据之后的数据进行翻转。这里，整个数据位已经分为两组。
参见图14A，REV发送器包括：REV1驱动器100，用来检测分为两位的第一输出数据的数据转换以输出一极性控制信号；REV2驱动器110，用来检测第二输出数据的数据转换以输出一极性控制信号。
更具体地说，REV1驱动器100包括：第一数据转换部分102，用来检测第一输出数据的数据转换；REV1信号加法器104，用来检测其中根据数据转换的数据极性改变的信号数目，并且确定一输出电平；REV1信号输出端106，用来接收来自第一数据转换部分102和REV1信号加法器104的信号以产生转换输出数据的一个信号。
第一数据转换部分102包括两个触发器101和103以及一个异或门(XOR)105。第一数据转换部分102把输入至当前数据触发器101的数据与输入至前面数据触发器103的数据作比较，以检验变为逻辑高电平‘1’或逻辑低电平‘0’的数据。如果存在数据转换，则第一数据转换部分102输出一逻辑高电平‘1’。相反，如果不存在数据转换，则第一数据转换部分102输出一逻辑低电平‘0’。这种情况下，依次比较这些数据而不考虑数据的状态，即，不考虑数据是第一数据还是第二数据。
REV1信号加法器104借助相对于18个R、G和B数据的第一输出数据的加法器107，将通过第一数据转换部分102的数据转换的所有数目加起来。此时，检验存在数据转换时作为输出的逻辑高电平‘1’的数目是否大于9，即R、G和B数据总数的一半。如果逻辑高电平‘1’的数目大于9，那么输出具有逻辑高电平‘1’的REV1信号。相反，如果逻辑高电平‘1’的数目小于9，那么输出具有逻辑低电平‘0’的REV1信号。
REV1信号输出端106利用2×1多路转换器109在REV1信号加法器104的输出REV1为‘1’时将一用来翻转输出数据的信号输出给数据驱动器53。换句话说，为了在数据转换的数目大于数据总数的一半(即，9)时减少数据转换量，REV1信号输出端106只通过{18-(大于9的数据转换量)}翻转一个输出信号，该输出信号用于输出信号的转换。因此，把将未转换的数据识别为逻辑低电平下的输入数据的REV1信号输入至数据驱动器53。相反，把将翻转的数据识别为逻辑高电平下输入数据的REV1信号输入至数据驱动器53。
下面，REV2驱动器110包括：第二数据转换部分112，用来检测第二输出数据的数据转换；REV2信号加法器114，用来检测其中根据数据转换的数据极性受到改变的信号数目，由此确定输出电平；REV2信号输出端116，用来接收来自第二数据转换部分112和REV2信号加法器114的信号，以产生用来翻转输出数据的信号。
第二数据转换部分112包括两个触发器111和113以及一个异或门(XOR)115。第二数据转换部分112把输入给当前数据触发器111的数据与输入给前面数据触发器113的数据作比较，以检测变至逻辑高电平“1”或逻辑低电平“0”的数据。如果数据存在转换，则第二数据转换部分112输出逻辑高电平“1”。相反，如果不存在转换，则第二数据转换部分112输出逻辑低电平“0”。这种情况下，按顺序比较数据而不考虑数据的状态，即，该数据是第一数据还是第二数据。
REV2信号加法器114借助相对于每18个第二输出数据R、G和B数据的加法器117，将通过第二数据转换部分112的数据转换的所有数目加起来。此时，检验存在数据转换时作为输出的逻辑高电平‘1’的数目是否大于9，即R、G和B数据总数的一半。如果逻辑高电平‘1’的数目大于9，那么输出具有逻辑高电平‘1’的REV2。相反，如果逻辑高电平‘1’的数目小于9，那么输出具有逻辑低电平‘0’的REV2。
REV2信号输出端116利用2×1多路转换器109输出一信号，当REV2信号加法器74的输出REV2为‘1’时，该信号翻转输出数据。换句话说，为了在数据转换的数目大于数据总数的一半(即，9)时减少数据转换量，REV2信号输出端106只通过{18-(大于9的数据转换量)}翻转一个输出信号，该输出信号用于输出信号的转换的一个REV2信号输入至数据驱动器53。因此，把将未改变的数据识别为逻辑低电平下的输入数据。相反，将翻转的数据识别为逻辑高电平下的输入数据的REV2信号输入至数据驱动器53。
图14B是与图14A中REV发送器相对应数据驱动器53的REV接收器的示意性方框图。
参见图14B，REV接收器120和122包括2×1多路转换器109’和119’。多路转换器109’和119’的一个输入端如此连接，即，在没有转换的情况下输入通过图14A中REV信号输出端106和116的多路转换器109和119输出的信号。而其另一个输入端如此连接，即，以一翻转的状态输入来自图14A中REV信号输出端106和116的信号。通过来自REV信号加法器104和114的主检验器108和118的高电平信号(‘1’)或低电平信号(‘0’)，将输入给多路转换器109’和119’的REV信号选为未改变信号或者翻转信号，然后将这些信号输入至构成数据驱动器53的锁存电路，由此翻转R、G和B数据的极性。
如上所述，本发明中采用了用来检验偶数和奇数数据的数据转换并且翻转数据的2端口REV信号。这样，在一高分辨率模式下降低了电流损耗和EMI。另一方面，可以在将数据分为N组之后翻转数据，以检验N组数据的每个数据转换。这些数据主要分为两组。
对本领域中那些技术人员来说很明显的是，在不脱离本发明的实质和范围的情况下，可以在本发明的具有2端口数据极性翻转器的液晶显示器及其驱动方法中作各种修改和变换。这样，应当理解这些修改和变换都在本发明所附的权利要求书及其等同物的范围之内，则本申请意欲使本发明覆盖这些修改和变换。