半导体存储器件及其操作方法.pdf

《半导体存储器件及其操作方法.pdf》由会员分享，可在线阅读，更多相关《半导体存储器件及其操作方法.pdf（17页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103578538 A (43)申请公布日 2014.02.12 CN 103578538 A (21)申请号 201210460697.1 (22)申请日 2012.11.15 10-2012-0086902 2012.08.08 KR G11C 16/06(2006.01) G11C 16/02(2006.01) (71)申请人 爱思开海力士有限公司 地址 韩国京畿道 (72)发明人 朴成勋 车载元 (74)专利代理机构 北京弘权知识产权代理事务 所 ( 普通合伙 ) 11363 代理人 石卓琼 俞波 (54) 发明名称 半导体存储器件及其操作方法 (57) 摘要。

2、 本发明公开了一种半导体存储器件及其操作 方法， 所述半导体存储器件包括 ： 存储器单元阵 列， 所述存储器单元阵列包括多个存储块， 每个存 储块包括多个页， 其中， 所述多个页中的每个包括 指示数据是否储存在相应页中的至少一个标志单 元 ； 以及外围电路， 所述外围电路被配置成响应 于擦除请求来从选中的存储块的标志单元中读取 数据， 并且基于标志单元的数据而省略对选中的 存储块的擦除操作。 (30)优先权数据 (51)Int.Cl. 权利要求书 2 页 说明书 7 页 附图 7 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书7页 附图7页 (10)申请。

3、公布号 CN 103578538 A CN 103578538 A 1/2 页 2 1. 一种半导体存储器件， 包括 ： 存储器单元阵列， 所述存储器单元阵列包括多个存储块， 每个存储块包括多个页， 其 中， 所述多个页中的每个页包括指示数据是否储存在相应页中的至少一个标志单元 ； 以及 外围电路， 所述外围电路被配置成响应于擦除请求来从选中的存储块的标志单元中读 取数据， 并且基于所述标志单元的数据而省略对所述选中的存储块的擦除操作。 2. 如权利要求 1 所述的半导体存储器件， 其中， 所述外围电路被配置成当所述选中的 存储块的标志单元处于擦除状态时省略所述擦除操作。 3. 如权利要求 1。

4、 所述的半导体存储器件， 其中， 所述外围电路被配置成当所述选中的 存储块的所述标志单元中的至少一个处于编程状态时执行擦除操作。 4. 如权利要求 1 所述的半导体存储器件， 其中， 所述外围电路被配置成将相同的电压 供应给与所述选中的存储块的标志单元耦接的字线， 以读取所述标志单元的数据。 5. 如权利要求 1 所述的半导体存储器件， 其中， 所述外围电路被配置成当在接收到所 述擦除请求之前对所述多个页中的每个页执行编程操作时， 对所述至少一个标志单元编 程。 6. 如权利要求 1 所述的半导体存储器件， 其中， 当对所述选中的存储块执行擦除操作 时， 擦除所述标志单元的数据。 7. 如权利。

5、要求 1 所述的半导体存储器件， 其中 ： 所述多个页包括多个偶数页和多个奇数页， 以及 所述多个页还包括指示数据是否储存在所述多个偶数页中的第一标志单元、 和指示数 据是否储存在所述多个奇数页中的第二标志单元。 8. 如权利要求 7 所述的半导体存储器件， 其中， 所述外围电路被配置成从所述选中的 存储块的第一标志单元中读取数据， 并从所述选中的存储块的第二标志单元中读取数据， 以及基于读取的数据省略擦除操作。 9. 一种擦除半导体存储器件的方法， 所述方法包括以下步骤 ： 响应于擦除请求， 从与选中的存储块的多个页相对应的标志单元中读取数据 ； 以及 基于读取的数据， 省略对所述选中的存储。

6、块的擦除操作， 其中， 所述标志单元中的每个指示数据是否储存在所述多个页中。 10. 如权利要求 9 所述的方法， 其中， 省略所述擦除操作的步骤包括 ： 当所述标志单元 处于擦除状态时省略所述擦除操作。 11. 如权利要求 9 所述的方法， 还包括 ： 当所述标志单元的至少一个处于编程状态时执 行擦除操作。 12. 如权利要求 9 所述的方法， 还包括当对相应的页执行编程操作时对所述标志单元 中的每个编程。 13. 一种半导体存储器件， 包括 ： 存储器单元阵列， 所述存储器单元阵列包括多个存储块， 每个存储块包括多个页， 其 中， 所述多个页中的每个包括指示数据是否储存在相应页中的至少一个。

7、标志单元 ； 以及 外围电路， 所述外围电路被配置成响应于擦除请求而从选中的存储块的标志单元中读 取数据， 并且基于读取的数据， 利用比正常擦除操作的第二擦除脉冲低的第一擦除脉冲， 对 选中的存储块执行软擦除操作。 权 利 要 求 书 CN 103578538 A 2 2/2 页 3 14. 如权利要求 13 所述的半导体存储器件， 其中， 所述外围电路被配置成当所述选中 的存储块的标志单元处于擦除状态时执行软擦除操作。 15. 如权利要求 13 所述的半导体存储器件， 其中， 所述外围电路被配置成当所述选中 的存储块的标志单元中的至少一个处于编程状态时， 对所述选中的存储块执行正常擦除操 作。

8、。 权 利 要 求 书 CN 103578538 A 3 1/7 页 4 半导体存储器件及其操作方法 0001 相关申请的交叉引用 0002 本申请要求 2012 年 8 月 8 日提交的申请号为 10-2012-0086902 的韩国专利申请 的优先权， 其全部内容通过引用合并于此。 技术领域 0003 本发明的各种实施例总体而言涉及一种半导体器件及其操作方法。 背景技术 0004 半导体存储器件是一种包括诸如硅 （Si） 、 锗 （Ge） 、 砷化镓 （GaAs）以及磷化铟 （InP） 的半导体材料的存储器件， 并且主要被分成易失性和非易失性类型。 0005 易失性存储器件是一种当电源中断。

9、时储存在其中的数据会丢失的存储器件。 不同 类型的易失性存储器包括静态 RAM（SRAM） 、 动态 RAM（DRAM） 以及同步 DRAM（SDARM） 。非 易失性存储器件是一种当电源中断时仍保留储存在其中的数据的存储器件。不同类型的 非易失性存储器件包括 ROM（只读存储器） 、 可编程 ROM（PROM） 、 电可编程 ROM（EPROM） 、 电 可擦除和可编程 ROM（EEPROM） 、 快闪存储器、 相变 RAM（PRAM） 、 磁性 RAM（MRAM） 、 阻变 RAM （RRAM） 以及铁电 RAM（FRAM） 。快闪存储器主要被分成 NOR 和 NAND 类型。 0006 。

10、当执行编程操作和擦除操作时， 诸如快闪存储器的半导体存储器件的存储器单元 被用供应高电压。半导体存储器件的存储器单元随着编程 / 擦除周期增加而逐渐地恶化， 这时即使储存的数据保留下来未改变， 存储器单元的阈值电压也会上升。这会降低半导体 存储器件的可靠性。 发明内容 0007 本发明的各种实施例旨在减少半导体存储器件的恶化。 0008 根据本发明的一个实施例， 一种半导体存储器件包括 ： 存储器单元阵列， 所述存储 器单元阵列包括多个存储块， 每个存储块包括多个页， 其中， 所述多个页每个都包括指示数 据是否储存在相应页中的至少一个标志单元 ； 以及外围电路， 所述外围电路被配置成响应 于擦。

11、除请求而从选中的存储块的标志单元中读取数据， 并且基于标志单元的数据省略对于 选中的存储块的擦除操作。 0009 外围电路可以被配置成当选中的存储块的标志单元处于擦除状态时省略擦除操 作。 0010 外围电路可以被配置成当选中的存储块中的标志单元中的至少一个处于编程状 态时执行擦除操作。 0011 外围电路可以被配置成当在接收到擦除请求之前对所述多个页中的每个执行编 程操作时， 对所述至少一个标志单元编程。 0012 所述多个页可以包括多个偶数页和奇数页， 并且还可以包括指示数据是否储存在 所述多个偶数页中的第一标志单元、 和指示数据是否储存在所述多个奇数页中的第二标志 说 明 书 CN 10。

12、3578538 A 4 2/7 页 5 单元。 0013 外围电路可以被配置成从选中的存储块中的第一标志单元和从选中的存储块的 第二标志单元读取数据， 并且基于读取的数据省略擦除操作。 0014 在另一个实施例中， 一种擦除半导体存储器件的方法包括以下步骤 ： 响应于擦除 请求从与选中的存储块的多个页相对应的标志单元中读取数据 ； 以及基于读取的数据省略 对选中的存储块的擦除操作。每个标志单元指示数据是否储存在所述多个页中。 0015 根据本发明的另一个实施例， 一种半导体存储器件包括 ： 存储器单元阵列， 所述 存储器单元阵列包括多个存储块， 每个存储块包括多个页， 其中， 所述多个页中的每。

13、个包括 指示数据是否储存在相应的页中的至少一个标志单元 ； 以及外围电路， 所述外围电路被配 置成响应于擦除请求， 而从选中的存储块中的标志单元中读取数据， 并且基于读取的数据， 利用比正常擦除操作的第二擦除脉冲低的第一擦除脉冲， 来对选中的存储块执行软擦除操 作。 0016 外围电路可以被配置成当选中的存储块的标志单元处于擦除状态时执行软擦除 操作。 0017 外围电路可以被配置成当选中的存储块的标志单元中的至少一个处于编程状态 时对选中的存储块执行正常擦除操作。 附图说明 0018 图 1 是示出根据本发明的一个实施例的半导体存储器件的框图 ； 0019 图 2 是示出图 1 中所示的多个。

14、存储块中的一个的电路图 ； 0020 图 3 是概念地示出第一存储块的框图 ； 0021 图 4 是说明编程根据本发明的一个实施例的半导体存储器件的编程方法的流程 图 ； 0022 图5是示出在图1所示的存储器单元阵列内的存储器单元的阈值电压的分布的示 图 ； 0023 图 6 是说明根据本发明的一个实施例的擦除方法的流程图 ； 0024 图 7 是示出当从选中的存储块的标志单元中读取数据时， 供应给选中的存储块的 电压的表 ； 0025 图 8 是说明根据本发明的另一个实施例的擦除方法的流程图 ； 0026 图 9 是示出图 1 中的存储块的另一个实施例的电路图 ； 0027 图 10 是概。

15、念地示出图 9 的存储块的框图 ； 0028 图 11 是说明根据本发明的另一个实施例的擦除方法的流程图 ； 以及 0029 图 12 是更详细地说明图 11 的步骤 S530 的表。 具体实施方式 0030 在下文中， 将参照附图详细地描述本发明的各种实施例。提供附图是为了使本领 域技术人员理解本发明的实施例的范围。 0031 在本说明书中， 一个元件与另一个元件 “耦接 （或连接） ” 可以表示一个元件与另一 个元件 “直接耦接 （或连接） ” 或经由第三元件与另一个元件 “电耦接 （或连接） ” 。此外， 当一 说 明 书 CN 103578538 A 5 3/7 页 6 部分 “包括 。

16、（或包含） ” 另一部分时， 所述一部分还可以包括其它部分， 除非另有说明。 0032 图 1 是示出根据本发明的一个实施例的半导体存储器件 100 的框图， 图 2 是示出 图 1 中所示的多个存储块 BLK1BLKz 的一个存储块 （例如， BLK1） 的电路图， 以及图 3 是概 念地示出第一存储块 BLK1 的框图。 0033 参见图 1， 半导体存储器件 100 包括存储器单元阵列 110 和外围电路 120， 所述外 围电路被配置成驱动存储器单元阵列 110。 0034 存储器单元阵列 110 经由行线 RL 与地址译码器 121 耦接， 所述行线 RL 包括漏极 选择线、 字线以。

17、及源极选择线， 并且存储器单元阵列110经由位线BL与读取/写入电路122 耦接。多个存储块 BLK1BLKz 中的每个包括多个存储器单元。设置在行方向上的存储器单 元与字线耦接， 而设置在列方向上的存储器单元与位线 BL 耦接。 0035 参见图 2， 第一存储块 BLK1 经由第一至第 m 位线 BL1BLm 与读取 / 写入电路 122 耦接， 并且也经由公共源极线 CSL 和行线 RL（参见图 1） 与地址译码器 121 耦接。 0036 第一存储块 BLK1 包括分别与第一至第 m 位线 BL1BLm 耦接的第一至第 m 单元存 储串 CS1CSm。每个单元存储串包括与源极选择线 S。

18、SL 耦接的源极选择晶体管 SST、 分别与 第一至第n字线WL1WLn耦接的第一至第n存储器单元M1Mn、 以及与漏极选择线DSL耦接 的漏极选择晶体管 DST。单元存储串的源极选择晶体管 SST 的源极端子与公共源极线 CSL 耦接， 而单元存储串的漏极选择晶体管 DST 的漏极端子与第一至第 m 位线 BL1BLm 耦接。 0037 根据本发明的一个实施例， 将第一存储块 BLK1 分成主区 MA 和标志区 FA， 其中， 主 区 MA 包括第一至第 m-1 单元存储串 CS1CSm-1， 而标志区 FA 包括第 m 单元存储串 CSm。在 图2中， 标志区FA示为包括一个单元存储串CS。

19、m， 但是这仅是说明性的， 标志区FA可以包括 多个单元存储串。 0038 将诸如从外部接收的数据 DATA（参见图 1） 的数据储存在主区 MA 的存储器单元 （在下文中称为主存储器单元） 中。将指示数据 DATA 是否已经储存在主存储器单元中的数 据储存在标志区 FA 的存储器单元中 （在下文中称为标志存储器单元） 。 0039 第二至第 z 存储块 BLK2BLKz 每个都可以配置成与参照图 2 描述的第一存储块 BLK1 一样。 0040 参见图 3， 与一个字线耦接的存储器单元形成一个物理页。与第一字线 WL1、 第二 字线 WL2、 第三字线 WL3 以及第 n 字线 WLn 耦接。

20、的存储器单元分别形成第一物理页 P1、 第二 物理页 P2、 第三物理页 P3 以及第 n 物理页 Pn。 0041 每个物理页包括与一个字线耦接的主存储器单元， 和指示数据是否储存在主存储 器单元中的一个或更多个标志单元。第一物理页 P1、 第二物理页 P2、 第三物理页 P3 以及第 n 物理页 Pn 包括第一主存储器单元 MC1 和第一标志单元 FC1、 第二主存储器单元 MC2 和第 二标志单元FC2、 第三主存储器单元MC3和第三标志单元FC3以及第n主存储器单元MCn和 第 n 标志单元 FCn。 0042 再次参见图 1， 外围电路 120 包括地址译码器 121、 读取 / 写。

21、入电路 122 以及控制 逻辑 123。 0043 地址译码器 121 经由行线 RL 与存储器单元阵列 110 耦接。地址译码器 121 被配 置成在控制逻辑 123 的控制下操作， 并从外部或从半导体存储器件 100 的 I/O 缓冲器 （未示 出） 接收地址 ADDR。 说 明 书 CN 103578538 A 6 4/7 页 7 0044 地址译码器121被配置成将接收到的地址ADDR之中的块地址译码， 由此响应于译 码的块地址而选择一个存储块。 0045 地址译码器121可以将接收到的地址ADDR之中的行地址译码， 由此响应于译码的 行地址而选择字线中的一个。 0046 地址译码器1。

22、21可以将接收到的地址ADDR之中的列地址译码， 并且将译码的列地 址 Yi 发送到读取 / 写入电路 122。 0047 在读取和编程操作中， 地址 ADDR 可以包括块地址、 行地址以及列地址。地址译码 器 121 可以响应于地址 ADDR 而选择一个存储块和一个字线， 并将译码的列地址 Yi 提供给 读取 / 写入电路 122。 0048 在擦除操作中， 地址ADDR可以包括块地址。 地址译码器121可以响应于地址ADDR 而选择一个存储块。 0049 地址译码器 121 可以包括块译码器、 行译码器、 列译码器以及地址缓冲器。 0050 读取 / 写入电路 122 经由位线 BL 与存。

23、储器单元阵列 110 耦接， 并且被配置成在控 制逻辑 123 的控制下操作。 0051 在编程操作和读取操作中， 读取 / 写入电路 122 与外部或半导体存储器件 100 的 I/O 缓冲器 （未示出） 交换数据 DATA。具体地， 在编程操作中， 读取 / 写入电路 122 接收数 据 DATA， 并且将接收到的数据 DATA 传送到位线 BL 之中由译码的列地址 Yi 指示的位线。将 传送的数据 DATA 编程到与选中的字线耦接的存储器单元。在读取操作中， 读取 / 写入电路 122经由位线BL之中的由译码的列地址Yi指示的位线， 从与选中的字线耦接的存储器单元 中读取数据， 并且将读。

24、取的数据 DATA 输出。在擦除操作中， 可以将位线 BL 浮置。 0052 读取 / 写入电路 130 可以包括页缓冲器或页寄存器以及列选择器。 0053 控制逻辑 123 与地址译码器 121 和读取 / 写入电路 122 耦接， 接收来自外部或半 导体存储器件 100 的 I/O 缓冲器 （未示出） 的控制信号 CTRL， 并且被配置成响应于控制信号 CTRL 而控制半导体存储器件 100 的整体操作。 0054 根据本实施例， 控制逻辑 123 控制地址译码器 121 和读取 / 写入电路 122， 使得响 应于请求擦除操作的控制信号 CTRL 而从选中的存储块的标志单元中读取数据。控。

25、制逻辑 123 可以经由读取 / 写入电路 122 而接收读取数据。控制逻辑 123 可以被配置成根据读取 的数据或当选中的存储块的标志单元的全部数据处于擦除操作时， 省略对选中的存储块的 擦除操作。如果如上所述选择性地省略擦除操作的执行， 则存储器单元阵列 110 恶化较少。 因而， 当选择性地省略擦除操作时， 可以改善半导体存储器件 100 的操作速率和半导体存 储器件 100 的外部的控制器的操作速率。 0055 尽管在图 1 中未示出， 但是半导体存储器件 100 还可以包括 I/O 缓冲器 （未示出） ， 所述 I/O 缓冲器可以从外部接收控制信号 CTRL 和地址 ADDR， 并且。

26、将地址 ADDR 和控制信号 CTRL 分别传送到地址译码器 121 和控制逻辑 123。I/O 缓冲器可以被配置成将外部数据 DATA 传送到读取 / 写入电路 122， 并且将读取 / 写入电路 122 的数据 DATA 传送到外部。 0056 在以上实施例中， 半导体存储器件 100 可以是快闪存储器件。 0057 图 4 是说明根据本发明的一个实施例的半导体存储器件 100 的编程方法的流程 图。 0058 参见图 1 和图 4， 在步骤 S110 接收编程操作的请求。可以将指示编程操作的控制 说 明 书 CN 103578538 A 7 5/7 页 8 信号 CTRL、 地址 ADD。

27、R 以及要编程的数据 DATA 输入到外围电路 120。 0059 在步骤 S120 中， 当对选中的物理页执行编程操作时， 也对选中的物理页中包括的 标志单元编程。响应于请求， 外围电路 120 可以将数据 DATA 编程到与地址 ADDR 相对应的 物理页的主存储器单元中。外围电路 120 将数据 DATA 编程到与地址 ADDR 相对应的物理页 的标志单元中。 0060 因此， 当对每个物理页编程时， 在物理页中所包括的标志单元具有编程状态。 0061 图 5 是示出在图 1 所示的存储器单元阵列 110 内的存储器单元的阈值电压的分布 的示图。 0062 参见图 5， 如果每个存储器单。

28、元被定义为单电平单元 （SLC） ， 则存储器单元可以具 有擦除状态 E 和第一编程状态 P1。当对选中的物理页编程时， 可以响应于要编程的数据 DATA（参见图 1） 而将选中的物理页中所包括的每个存储器单元编程为具有擦除状态 E 或 第一编程状态 P1。将选中的物理页的标志单元编程为具有第一编程状态 P1， 并且如果在选 中的物理页中包括多个标志单元， 则可以将全部标志单元编程为具有第一编程状态 P1。 0063 如果每个存储器单元被定义为多电平单元 （MLC） ， 则存储器单元可以具有擦除状 态 E 和第二至第四编程状态 P2P4。当对选中的物理页编程时， 可以响应于要编程的数据 DAT。

29、A， 而将选中的物理页中所包括的每个存储器单元编程为具有擦除状态 E 和第二至第四 编程状态 P2P4 中的一种。也可以将选中的物理页的标志单元编程为具有与例如第二至第 四编程状态 P2P4 中的一种相对应的阈值电压。 0064 在下文中， 出于描述方便的目的， 假设存储器单元阵列 110 的每个存储器单元是 SLC， 但是应当注意的是本发明不限制于此。 0065 图 6 是说明根据本发明的一个实施例的擦除方法的流程图， 并且图 7 是示出当从 选中的存储块的标志单元中读取数据时， 供应给选中的存储块的电压的表。 0066 参见图 1 和图 6， 在步骤 S310 中， 外围电路 120 响应。

30、于指示擦除操作的控制信号 CTRL， 而从选中的存储块的标志单元中读取数据。 0067 当读取数据时， 可以对位线 BLm 预充电， 并且可以将与选中的存储块耦接的行线 RL 的电压偏置。参见图 2 和图 7， 可以向公共源极线 CSL 供应诸如 0V 的参考电压， 可以向 选中的存储块的源极选择线 SSL 和漏极选择线 DSL 供应诸如 4.5V 的选择电压 Vsel， 以及 可以向第一至第 n 字线 WL1WLn 供应字线电压 Vwl。字线电压 Vwl 可以是处于擦除状态 E （参见图 5） 与编程状态 P1 之间的电压， 例如 0V。 0068 根据偏压条件， 当全部的标志单元处于擦除状。

31、态E时， 可以将预充电在位线BLm中 的电荷经由单元存储串 CSm 放电到公共源极线 CSL。当标志单元中的至少一个处于编程状 态 P1 时， 位线 BLm 的电荷不会被放电。读取 / 写入电路 122 感测位线 BLm 的电压， 并且将 与感测的电压相对应的数据储存在内部锁存器中， 与感测的电压相对应的数据可以被传送 到控制逻辑123。 控制逻辑123基于所接收的数据， 来判断全部的标志单元是否都处于擦除 状态 E， 或者判断标志单元中的至少一个是否处于编程状态 P1。 0069 可以采用各种方式来改变一种从标志单元中读取数据的方法。 可以从与第一至第 n 字线 WL1WLn 耦接的标志单元。

32、中顺序读取数据。 0070 再次参见图1和图6， 在步骤S320中， 或者在步骤S330中执行擦除操作， 或者根据 标志单元中的一个或更多个是否处于编程状态而完全省略擦除操作。 说 明 书 CN 103578538 A 8 6/7 页 9 0071 通过提供擦除脉冲到与选中的存储块相对应的体区 （bulk region） ， 并且重复执 行验证操作以判断选中的存储块的存储器单元是否具有每个都比特定电压低的各个阈值 电压， 来执行擦除操作。如果验证过程通过， 则可以进一步执行软编程操作。 0072 由于对每个存储块执行擦除操作， 所以储存在选中的存储块的主存储器单元和标 志存储器单元中的数据都被。

33、擦除。 0073 图 8 是说明根据本发明的另一个实施例的擦除方法的流程图。 0074 参见图8， 在步骤S410中， 对选中的存储块的标志单元执行读取操作。 在步骤S420 中判断标志单元中的至少一个是否处于编程状态。 如果判断出标志单元中的至少一个具有 编程状态， 则执行步骤 S430。否则执行步骤 S440。 0075 步骤 S430 包括正常擦除操作， 而步骤 S440 包括软擦除操作。如同参照图 6 所描 述的擦除操作， 正常擦除操作通过以下步骤来执行 ： 将擦除脉冲供应到与选中的存储块相 对应的体区 （bulk region） ； 执行验证操作以确定选中的存储块的存储器单元是否具有。

34、每 个比特定电压低的各个阈值电压 ； 以及根据验证的结果， 通过供应增加的擦除脉冲来重复 验证操作。软擦除操作如同正常擦除操作， 不同之处在于利用比正常擦除操作中所使用的 擦除脉冲低的擦除脉冲。 0076 软擦除操作中所使用的擦除脉冲的启动电压可以比正常擦除操作中所使用的擦 除脉冲的启动电压低。此外， 软擦除操作中所使用的擦除脉冲的增量比正常擦除操作中所 使用的擦除脉冲的增量小。 0077 将低的擦除脉冲供应到选中的存储块的体区 （bulk region） 转化成选中的存储块 的较少的恶化， 由此引起对存储器单元阵列 110 的较少的恶化。 0078 图 9 是示出图 1 的存储块的另一个实施。

35、例的电路图。 0079 参见图 9， 第一存储块 BLK1 包括第一至第 X 偶数单元存储串 CSe1CSeX 和第一至 第 X 奇数单元存储串 CSo1CsoX。第一至第 X 偶数单元存储串 CSe1CSeX 分别与第一至第 X 偶数位线 BLe1BleX 耦接， 并且第一至第 X 奇数单元存储串 CSo1CsoX 分别与第一至第 X 奇数位线 BLo1BloX 耦接。 0080 第 Y（Y 是等于或小于 X 的自然数） 偶数位线 BLeY 和第 Y 奇数位线 BLoY 形成位线 对。尽管在图 9 中未示出， 但是位线对与一个页缓冲器耦接。 0081 第一存储块 BLK1 分成主区 MA 和。

36、标志区 FA。根据本发明， 标志区 FA 包括 ： 第 X 偶 数单元存储串 CSeX， 所述第 X 偶数单元存储串 CSeX 指示数据是否已经储存在主区 MA 的偶 数单元存储串 CSe1CSeX-1 中 ； 以及第 X 奇数单元存储串 CSoX， 所述第 X 奇数单元存储串 CSoX 指示数据是否已经储存在主区 MA 的奇数单元存储串 CSo1CSoX-1 中。 0082 可以如同参照图 8 描述的第一存储块 BLK1来配置图 1 的第一至第 z 存储块 BLK1BLKz 中的每个。 0083 图 10 是概念地示出图 9 的第一存储块 BLK1 的框图。 0084 参见图 10， 一个物。

37、理页包括与一个字线相对应的偶数页、 奇数页、 偶数标志单元以 及奇数标志单元。偶数页 （例如， EP1） 在主区 MA 的偶数单元存储串 CSe1CSeX-1 中包括与 一个字线 （例如， WL1） 耦接的主存储器单元， 而奇数页 （例如， OP1） 在主区 MA 的奇数单元存 储串 CSo1CSoX-1 中包括与一个字线 （例如， WL1） 耦接的主存储器单元。偶数标志单元 （例 如， EFC1） 与标志区 FA 的第 X 偶数单元存储串 CSeX 相对应， 而奇数标志单元 （例如， OFC1） 说 明 书 CN 103578538 A 9 7/7 页 10 与标志区 FA 的第 X 奇数单。

38、元存储串 CSoX 相对应。 0085 当对偶数页 （例如， EP1） 编程时， 对相应的物理页的偶数标志单元 （例如， EFC1） 编 程， 并且当对奇数页 （例如， OP1） 编程时， 对相应的物理页的奇数标志单元 （例如， OFC1） 编 程。 0086 因此， 当偶数标志单元具有擦除状态时， 意味着不将数据储存在相应的偶数页中， 同样地， 当奇数标志单元具有擦除状态时， 意味着不将数据储存在相应的奇数页中。 0087 图 11 是说明根据本发明的另一个实施例的擦除方法的流程图。 0088 参见图 1 和图 11， 在步骤 510， 从选中的存储块的偶数标志单元中读取数据。可以 如同参照。

39、图 7 描述的方法来执行读取偶数标志单元中的数据的方法。 0089 在步骤 S520， 从选中的存储块的奇数标志单元中读取数据。可以如同参照图 7 描 述的方法来执行读取奇数标志单元中的数据的方法。 0090 图 11 示出首先对偶数标志单元执行读取操作， 然后对奇数标志单元执行读取操 作， 但是可以改变读取操作的顺序。 0091 在步骤 S530 中， 判断偶数标志单元和奇数标志单元中的至少一个是否具有编程 状态。如果判断出偶数标志单元和奇数标志单元中的至少一个具有编程状态， 则在步骤 S540 中执行擦除操作。另外， 判断出偶数标志单元和奇数标志单元中的至少一个不具有编 程状态， 在这种情。

40、况下可以省略擦除操作。 0092 图 12 是说明图 11 的步骤 S530 的判断标准的表。 0093 参见图 12， 如果偶数标志单元和奇数标志单元处于编程状态， 或如果偶数标志单 元处于擦除状态而奇数标志单元处于编程状态， 或如果偶数标志单元处于编程状态而奇数 标志单元处于擦除状态， 则可以执行擦除操作。如果偶数标志单元和奇数标志单元处于擦 除状态， 则可以省略擦除操作。 0094 因此， 如果基于储存在偶数标志单元中的数据和储存在奇数标志单元中的数据， 而判断出数据既未储存在主区 MA 的偶数单元存储串 CSe1CSeX-1 中也未储存在奇数单元 存储串 CSo1CSoX-1（参见图 。

41、9） 中， 则可以省略擦除操作。 0095 根据本发明， 根据选中的存储块的标志单元可以省略擦除操作， 或者利用低擦除 脉冲执行擦除操作。因此， 存储器单元阵列 110 较少的恶化。 说 明 书 CN 103578538 A 10 1/7 页 11 图 1 说 明 书 附 图 CN 103578538 A 11 2/7 页 12 图 2 图 3 说 明 书 附 图 CN 103578538 A 12 3/7 页 13 图 4 图 5 说 明 书 附 图 CN 103578538 A 13 4/7 页 14 图 6 图 7 说 明 书 附 图 CN 103578538 A 14 5/7 页 15 图 8 说 明 书 附 图 CN 103578538 A 15 6/7 页 16 图 9 图 10 说 明 书 附 图 CN 103578538 A 16 7/7 页 17 图 11 图 12 说 明 书 附 图 CN 103578538 A 17 。