用于快速补偿显示器中的像素的编程的系统和方法.pdf

本发明提供了一种以缩短的编程时间对电路进行编程的电路。所述电路包括储存器件(比如，电容器)，所述储存器件用于储存显示信息，并且确保例如驱动晶体管等驱动器件根据所述显示信息驱动发光器件。为了增加编程时间，可对像素电路预充电或可施加偏置电流以对数据线和/或所述驱动器件进行充电和/或放电。本发明的各个方面都可使所述偏置电流通过所述储存器件而部分排放，以使得当所述数据线放电时，可使施加至所述驱动器件的那部分偏置电流保持为小电流。而且，本发明还提供以分段形式设置的显示器架构和操作方案，各个分段包括多个像素电路。

权利要求书
1.  一种像素电路，其包括：
驱动晶体管，其用于在发光周期中将驱动电流传送通过发光器件，所述驱动电流根据编程信息而被传送；
电容器，其串联耦接在所述驱动晶体管的栅极端子和用于传送补偿信号的线之间；以及
开关晶体管，其耦接在所述驱动晶体管的栅极端子和所述驱动晶体管的除了所述栅极端子之外的端子之间，
其中，所述电容器和所述驱动晶体管经由所述开关晶体管耦接，以使得当所述开关晶体管导通时，补偿电流被传送通过所述驱动晶体管、所述开关晶体管并流经储存电容器，同时所述驱动晶体管的栅极端子根据所述补偿电流进行调整。

2.  根据权利要求1所述的像素电路，其中，所述用于传送补偿信号的线是用于提供具有基本上恒定时间导数的变化电压的线，以使得在所述电容器上生成的补偿电流具有基本上恒定的值。

3.  根据权利要求1所述的像素电路，其进一步包括：
第二开关晶体管，其串联连接在所述驱动晶体管的所述栅极端子和所述电容器之间，以使得所述驱动晶体管的栅极端子选择性地连接至所述电容器，以及
第二电容器，其耦接至所述驱动晶体管的栅极端子，在所述发光周期之前的编程周期中根据所述编程信息而对所述第二电容器进行充电，从而使所述驱动晶体管根据所述第二电容器上的电荷传送所述驱动电流。

4.  根据权利要求3所述的像素电路，其中，所述开关晶体管通过所述第二开关晶体管耦接至所述驱动晶体管的栅极端子，所述开关晶体管直接连接至所述电容器。

5.  根据权利要求4所述的像素电路，其中，所述像素电路进一步配置为经由所述开关晶体管对所述电容器上的电压进行放电，从而重置所述电容器，同时所述第二开关晶体管关断，从而使所述驱动晶体管的栅极端子在所述重置期间与所述电容器隔开。

6.  根据权利要求5所述的像素电路，其中，所述第二开关晶体管在所述重置期间耦接至与所述发光器件相关联的电容，通过将所述电容器放电至与所述发光器件相关联的电容而对所述电容器进行放电。

7.  根据权利要求3所述的像素电路，其进一步包括第三开关晶体管，所述第三开关晶体管与所述开关晶体管串联连接且根据也操作所述开关晶体管的选择线而操作，以使得所述开关晶体管通过所述第三开关晶体管耦接至所述驱动晶体管的栅极端子，从而通过所述开关晶体管和所述第三开关晶体管而使所述驱动晶体管的栅极端子与通过所述发光器件的电流路径隔开。

8.  根据权利要求3所述的像素电路，其中，所述用于传送补偿信号的线是用于在所述编程周期中根据所述编程信息提供编程电压的数据线，并且，所述第二开关晶体管通过第二选择线而操作，所述开关晶体管通过第一选择线而操作，以使得所述开关晶体管和所述第二开关晶体管都导通，同时所述补偿电流被传送通过所述驱动晶体管，并且使得所述第二开关晶体管导通而所述开关晶体管关断，同时所述编程电压被施加至所述数据线，以基于所述编程电压设定所述驱动晶体管的栅极端子的电压。

9.  根据权利要求8所述的像素电路，其进一步包括发光晶体管，所述发光晶体管根据发光选择线操作，所述发光选择线用于使所述驱动晶体管在所述发光周期中选择性地耦接至所述发光器件，所述发光晶体管配置为在所述编程周期中或当所述驱动晶体管的栅极端子根据所述补偿电流进行调整时防止所述发光器件发光。

10.  根据权利要求1所述的像素电流，其中，所述电容器是用于在所述发光周期之前的编程周期中根据编程信息而被充电的储存电容器，从而所述驱动晶体管根据所述储存电容器上的电荷传送所述驱动电流。

11.  根据权利要求1所述的像素电路，其中，校准电流通过所述电容器排放至用于抽取参考电流的电流源，所述参考电流包括所述补偿电流和数据线放电电流。

12.  根据权利要求1所述的像素电路，其中，所述用于传送补偿信号的线是数据线，所述数据线用于提供：
编程电压，其用于根据所述编程信息对所述电容器充电；以及
参考电流，其用于同时排放所述补偿电流通过所述电容器并对所述数据线放电。

13.  根据权利要求12所述的像素电路，其中，所述数据线进一步配置为在所述发光周期中施加参考电压，从而使所述电容器以所述参考电压为基准。

14.  根据权利要求1所述的像素电路，其中，所述用于传送补偿信号的线配置为向所述电容器提供参考电流，所述驱动晶体管的不与所述开关晶体管连接的端子连接至配置为同时提供编程电压以及所述参考电流的数据线，以使得所述编程电压通过所述驱动晶体管和所述开关晶体管而传送至所述电容器，同时所述参考电流被传送通过所述驱动晶体管和所述开关晶体管且流经所述电容器。

15.  根据权利要求1所述的像素电路，其进一步包括发光晶体管，所述发光晶体管根据发光选择线而操作，以使得所述驱动晶体管在所述发光周期中选择性地耦接至所述发光器件，所述发光晶体管配置为在编程周期中防止所述发光器件发光。

16.  根据权利要求1所述的像素电路，其中，所述电容器的第一端 子、所述开关晶体管的第一端子和所述驱动晶体管的栅极端子在节点处连接，在预充电周期中，同时当所述开关晶体管导通时，利用电源线电压和所述驱动晶体管的阈值电压之间的差值给出的电压对所述节点进行充电。

17.  根据权利要求1所述的像素电路，其中，所述发光器件为有机发光二极管，并且所述驱动晶体管为p型薄膜晶体管。

18.  一种用于驱动显示器的系统，所述系统包括：
像素电路，其包括：
驱动晶体管，其用于在发光周期中根据编程信息驱动发光器件发光；
电容器，其串联耦接在所述驱动晶体管的栅极端子和用于传送补偿信号的线之间；以及
开关晶体管，其耦接在所述驱动晶体管的栅极端子和所述驱动晶体管的除了所述栅极端子之外的端子之间，
数据驱动器，其用于在编程周期中经由数据线向所述像素电路施加编程电压，所述数据线耦接至所述像素电路，所述编程电压根据所述编程信息而被提供；以及
电流源或电压斜坡发生器，其用于在所述数据线上或耦接至所述像素电路的其它线上生成参考电流或具有基本上恒定变化速率的电压，从而传送补偿电流通过所述驱动晶体管和所述开关晶体管且流经储存电容器，同时所述驱动晶体管的栅极端子根据所述补偿电流进行调整。

19.  根据权利要求18所述的系统，其中，所述数据线的电容与所述电容器组合形成分流器，以使得施加至所述数据线的参考电流分割为传送通过所述电容器的补偿电流和用于对所述数据线的电容放电的放电电流。

20.  根据权利要18所述的系统，其中，所述像素电路进一步包括：
第二开关晶体管，其串联连接在所述驱动晶体管的栅极端子和所述 电容器之间，以使得所述驱动晶体管的栅极端子选择性地连接至所述电容器，从而使所述驱动晶体管的栅极端子与所述用于传送补偿信号的线电容耦合，以及
第二电容器，其耦接至所述驱动晶体管的栅极端子，在所述发光周期之前的编程周期中根据所述编程信息而对所述第二电容器进行充电，从而使所述驱动晶体管根据所述第二电容器上的电荷传送所述驱动电流。

21.  根据权利要求20所述的系统，其中，所述开关晶体管通过所述第二开关晶体管耦接至所述驱动晶体管的栅极端子，所述开关晶体管直接连接至所述电容器。

22.  根据权利要求21所述的系统，其中，所述像素电路进一步配置为通过经由所述开关晶体管对所述电容器上的电压进行放电，从而重置所述电容器，同时所述第二开关晶体管关断，从而使所述驱动晶体管的栅极端子在所述重置期间与所述电容器隔开。

23.  根据权利要求22所述的系统，其中，所述第二开关晶体管在所述重置期间耦接至与所述发光器件相关联的电容，通过将所述电容器放电至与所述发光器件相关联的电容而对所述电容器进行放电。

24.  根据权利要求20所述的系统，其进一步包括第三开关晶体管，所述第三开关晶体管与所述开关晶体管串联连接且根据也操作所述开关晶体管的选择线而操作，以使得所述开关晶体管通过所述第三开关晶体管耦接至所述驱动晶体管的栅极端子，从而通过所述开关晶体管和所述第三开关晶体管而使所述驱动晶体管的栅极端子与通过所述发光器件的电流路径隔开。

25.  根据权利要求18所述的系统，其中，所述用于传送补偿信号的线是用于在编程周期中根据所述编程信息提供编程电压的数据线，并且，所述第二开关晶体管通过第二选择线而操作，所述开关晶体管通过第一 选择线而操作，以使得所述开关晶体管和所述第二开关晶体管都导通，同时所述补偿电流被传送通过所述驱动晶体管，并且使得所述第二开关晶体管导通而所述开关晶体管关断，同时所述编程电压被施加至所述数据线，以基于所述编程电压设定所述驱动晶体管的栅极端子的电压。

26.  根据权利要求18所述的系统，其中，所述数据驱动器包括循环数模转换器，所述电压斜坡发生器包括斜坡值信号源，所述斜坡值信号源选择性地连接至所述循环数模转换器，以经由所述循环数模转换器在所述数据线上生成斜坡电压。

27.  根据权利要求18所述的系统，其中，所述数据驱动器包括电阻式数模转换器，所述电压斜坡发生器经由一个以上开关选择性地连接至所述数据线，同时所述补偿电流被传送通过所述驱动晶体管。

28.  根据权利要求18所述的系统，其进一步包括地址驱动器，所述地址驱动器用于控制耦接至所述开关晶体管的选择线，所述开关晶体管根据所述选择线而操作以在所述编程周期中选择性地导通所述开关晶体管。

29.  根据权利要求18所述的系统，其进一步包括参考电压发生器，所述参考电压发生器用于在所述发光周期中在所述数据线上提供参考电压，从而使储存电容器以所述参考电压为基准。

30.  根据权利要求18所述的系统，其中，所述像素电路进一步包括发光控制晶体管，所述发光控制晶体管用于在所述发光周期中使所述驱动晶体管选择性地耦接至所述发光器件，所述发光控制晶体管根据发光选择线而操作，以使得在除了所述发光周期之外的其它周期中防止漏电流驱动所述发光器件。

31.  一种显示系统，其包括布置为显示阵列中的行和列的多个像素电路，每个所述像素电路包括：
驱动晶体管，其用于在发光周期中根据编程信息驱动发光器件发光；
储存电容器，其耦接至所述驱动晶体管的栅极端子且设置为在编程周期中根据所述编程信息而被充电；
第一开关晶体管，其根据第一选择线而操作且连接在所述驱动晶体管的栅极端子和所述驱动晶体管的除了所述栅极端子之外的端子之间；
第二开关晶体管，其根据第二选择线而操作且连接至所述驱动晶体管的栅极端子；
其中，各个所述驱动晶体管的所述栅极端子通过所述第二开关晶体管而连接至串联连接在所述第二开关晶体管和数
据线之间的编程电容器，
数据驱动器，其用于在编程周期中经由各条数据线将编程电压施加至所述多个像素电路，所述编程电压根据每个所述像素电路的所述编程信息而被提供；以及
电流源或电压斜坡发生器，其用于在所述数据线或耦接至所述多个像素电路至少其中之一的其它线上生成参考电流或具有基本上恒定变化速率的电压，从而传送补偿电流通过所述驱动晶体管和所述开关晶体管且流经所述储存电容器，同时所述驱动晶体管的栅极端子根据所述补偿电流进行调整。

32.  根据权利要求31所述的显示系统，其中，所述显示阵列分为多个分段，所述多个分段中的每一分段都包括多个所述像素电路，并且，在所述多个分段的每一分段中，所述编程电容器由连接至公共数据线的一个以上像素电路共享。

33.  根据权利要求32所述的显示系统，其中，各个分段中的像素电路中的所述第一开关晶体管根据公共的分段控制线而操作，以分别同时操作所述多个分段中每一分段中的像素电路中的所述第一开关晶体管。

34.  根据权利要求33所述的显示系统，其中，操作各个分段的所述 分段控制线，以经由各个所述第一开关晶体管同时传送所述补偿电流通过分段中的所述像素电路，从而使所述分段中的各个驱动晶体管在补偿周期中根据所述补偿电流进行调整。

35.  根据权利要求31所述的显示系统，其中，各个像素电路进一步包括发光控制晶体管，所述发光控制晶体管根据发光控制线操作以选择性地使所述驱动晶体管连接至所述发光器件，所述发光控制线被操作用于防止所述发光器件当所述补偿电流被传送通过所述驱动晶体管时发光。

36.  根据权利要求31所述的显示系统，其中，各个像素电路配置为使所述第一开关晶体管通过所述第二开关晶体管耦接至所述驱动晶体管的栅极端子，所述第一开关晶体管直接连接至所述编程电容器。

37.  根据权利要求36所述的显示系统，其中，各个像素电路进一步配置为通过经由所述第一开关晶体管对所述编程电容器上的电压进行放电而重置所述编程电容器，同时所述第二开关晶体管关断以使所述驱动晶体管的栅极端子在所述重置期间与所述编程电容器隔开。

38.  根据权利要求37所述的显示系统，其中，各个所述像素电路配置为使得所述第二开关晶体管在所述重置期间耦接至与所述发光器件相关联的电容，通过将所述编程电容器放电至与所述发光器件相关联的电容而对所述电容器进行放电。

39.  根据权利要求31所述的显示系统，其中，各个像素电路进一步包括第三开关晶体管，所述第三开关晶体管与所述第一开关晶体管串联连接且根据所述第一选择线而操作，以使得所述第一开关晶体管通过所述第三开关晶体管耦接至所述驱动晶体管的栅极端子，从而通过所述开关晶体管和所述第三开关晶体管使所述驱动晶体管的栅极端子与通过所述发光器件的电流路径隔开。

40.  根据权利要求31所述的显示系统，其中，所述发光器件为有机发光二极管，所述驱动晶体管为p型薄膜晶体管。

41.  一种驱动显示器的方法，所述显示器包括：
像素电路，其包括：
驱动晶体管，其用于根据编程信息传送驱动电流通过发光器件；
电容器，其根据所述编程信息而被充电，所述电容器具有耦接至第一导线的第一端子和耦接至所述驱动晶体管的栅极端子的第二端子；以及
开关晶体管，其耦接在所述驱动晶体管的栅极端子和所述驱动晶体管的除了所述栅极端子之外的端子之间，
其中，所述方法包括：
当选择所述开关晶体管时，在编程周期中利用编程电压对所述电容器的第一或第二端子进行充电；
在所述编程周期中施加参考电流至所述第一导线，以使得补偿电流经过所述电容器排放且流过所述开关晶体管和所述驱动晶体管。

42.  根据权利要求41所述的方法，其中，所述补偿电流调整所述驱动晶体管的栅源电压以校准所述像素电路，从而应对所述像素电路的退化。

43.  根据权利要求41所述的方法，其进一步包括：在所述编程周期之后的发光周期中将所述第一导线设定至参考电压值，以使得使所述储存电容器以所述参考电压为基准。

44.  根据权利要求41所述的方法，其进一步包括：
在所述编程周期所包含的预充电周期中，利用编程电压对所述第一导线进行预充电；以及
在所述编程周期所包含的补偿周期中，在所述第一导线上提供具有基本上恒定变化速率的电压，由于所述参考电流的施加，所述第一导线 上的电压是不断变化的，同时排放放电电流，从而同时使所述第一导线的寄生电容放电并在所述电容器上提供所述补偿电流。

45.  一种显示系统，其包括：
像素电路，其包括：
驱动晶体管，其用于在发光周期中驱动发光器件，以及
电容器，以恰当电压对所述电容器进行充电，以使所述驱动晶体管根据编程信息驱动所述发光器件；
数据驱动器，其用于在编程周期中经由数据线向所述像素电路施加编程电压，所述数据线耦接至所述像素电路，所述编程电压根据所述编程信息而被提供；以及
电流源，其用于在所述编程周期中向偏置线施加参考电流，从而通过所述驱动晶体管并且经过所述电容器排放补偿电流，同时使所述数据线进行放电。

46.  根据权利要求45所述的显示系统，其中，所述像素电路进一步包括发光控制晶体管，所述发光控制晶体管配置为选择性地使电流流过所述发光器件，其中，所述数据线耦接至所述驱动晶体管的第一端子，所述驱动晶体管的第二端子经由所述发光控制晶体管耦接至所述发光器件，所述像素电路进一步包括开关晶体管，所述开关晶体管用于提供使所述补偿电流流过所述驱动晶体管并流经所述电容器的电流路径。

47.  根据权利要求45所述的显示系统，其中，所述电容器和所述数据线的电容设置为分割所述参考电流，以使得所述参考电流的第一部分用于使与所述数据线相关联的电容放电，而所述参考电流的第二部分用于通过提供所述补偿电流而校准所述像素电路。

48.  根据权利要求47所述的显示系统，其中，所述参考电流根据所述数据线的电容和所述电容器的电容而分割。

49.  一种操作具有像素电路的显示器的方法，所述像素电路用于驱 动发光器件，所述方法包括：
在预充电周期中通过导通开关晶体管而对所述像素电路进行预充电，以使得由电源线电压和驱动晶体管的阈值电压之间的差值给出的电压被充电在所述像素电路的耦接至电容器和所述驱动晶体管的栅极端子的节点上；
在补偿周期中，使补偿电流传送通过所述驱动晶体管和所述开关晶体管且流经所述电容器，使得所述驱动晶体管调整所述节点处的电压从而使所述补偿电流被传送，以及
在发光周期中，施加参考电压至所述电容器的除了储存电容器的耦接至所述节点之外的端子的端子，在所述发光周期中，所述像素电路根据编程信息而被驱动发光。

50.  根据权利要求49所述的方法，其中，所述补偿电流调整所述驱动晶体管的栅源电压以校准所述像素电路，从而应对所述像素电路的退化。

51.  根据权利要求49所述的方法，其进一步包括：在所述预充电周期中将所述电容器的除了所述电容器的耦接至所述节点之外的端子的端子设定至编程电压。

52.  一种操作显示器的方法，所述显示器具有多个像素电路，所述像素电路用于驱动发光器件，所述方法包括：
利用显示信息对第一多个像素电路进行编程；
在第一发光间隔期间，根据已编程的所述显示信息驱动所述第一多个像素电路发光；
在空闲间隔期间停止驱动所述第一多个像素电路；以及
在对所述第一多个像素电路再编程之前，并且在所述停止步骤之后，在第二发光间隔期间根据已编程的所述显示信息驱动所述第一多个像素电路发光。

53.  根据权利要求52所述的方法，其中，对所述第一多个像素电路 的编程包括：在连接至所述第一多个像素电路的多个数据线上施加多个编程电压，并且所述驱动包括将所述多条数据线设定至参考电压，以使得在所述第一多个像素电路中的每一个中的储存电容器在所述发光间隔期间都以所述参考电压为基准。

54.  根据权利要求52所述的方法，其进一步包括：在所述空闲间隔期间利用第二显示信息对第二多个像素电路进行编程。

55.  根据权利要求54所述的方法，其中，所述第一多个像素电路为所述显示器的偶数行的像素电路，而所述第二多个像素电路为所述显示器的奇数行的像素电路。

56.  根据权利要求54所述的方法，其进一步包括：在所述第二发光间隔期间，根据第二已编程显示信息驱动所述第二多个像素电路发光。

57.  根据权利要求56所述的方法，其进一步包括：
在第二空闲间隔期间，当以更新的显示信息对所述第一多个像素电路进行编程时，停止驱动所述第二多个像素电路；以及
在第三显示间隔期间，根据所述更新的显示信息驱动所述第一多个像素电路，并根据所述第二显示信息驱动所述第二多个像素电路。

58.  根据权利要求52所述的方法，其中，在多个驱动间隔期间反复进行所述驱动，所述多个驱动间隔各自的时长基本上等于所述空闲间隔的时长，所述多个驱动间隔分别被空闲间隔隔开。

59.  根据权利要求52所述的方法，其进一步包括：在多个驱动间隔期间重复驱动所述第一多个像素电路，各个所述多个驱动间隔根据编程的显示信息驱动所述第一多个像素电路发光，各个所述多个驱动间隔发生在随后的编程间隔之前，所述随后的编程间隔对所述第一多个像素电路进行编程以根据随后的显示数据发光。

60.  根据权利要求52所述的方法，其中，连续的驱动操作的速率超过了输入的视频流的帧速率。

61.  一种显示系统，其包括：
多个像素电路，所述多个像素电路布置形成显示面板，所述多个像素电路各自连接至多个选择线和数据线中的相应的一个，所述像素电路包括：
发光器件，其通过经由驱动晶体管传送的电流而根据编程信息被驱动，
储存电容器，其连接在所述驱动晶体管的栅极端子和数据线之间，以及
开关晶体管，其通过选择线而被操作且连接在所述储存电容器和所述驱动晶体管的除了所述栅极端子之外的端子之间，以使得当所述开关晶体管导通时所述储存电容器根据所述数据线上的电压而被充电；
地址驱动器，其用于在所述显示面板中操作所述选择线，以控制所述多个像素电路的每一个中的所述开关晶体管从而接收编程信息；
数据驱动器，其用于将参考电压和编程电压施加在所述显示面板中的所述数据线上，以当所述多个像素电路被选择用于接受编程时对所述多个像素电路进行编程，以及使所述多个像素电路中的所述储存电容器以所述参考电压为基准，同时驱动所述像素电路以发光；以及
控制器，其用于操作所述地址驱动器和所述驱动器以根据输入的视频流控制所述多个像素电路的编程和发光，所述控制器配置为使得：
在第一编程间隔期间，利用显示信息对所述第一多个像素电路进行编程；
在第一发光间隔期间，根据己编程的所述显示信息驱动所述第一多个像素电路发光；
在空闲间隔期间，所述第一多个像素电路停止发光；以及
在再编程之前，在第二发光间隔期间，根据已编程的所述显示信息驱动所述第一多个像素电路发光。

62.  根据权利要求61所述的显示系统，其中，所述控制器进一步配置为使得：在所述第一多个像素电路的空闲间隔期间，以第二显示信息对第二多个像素电路进行编程。

63.  根据权利要求62所述的显示系统，其中，所述第一多个像素电路为所述显示面板的偶数行的像素电路，而所述第二多个像素电路为所述显示面板的奇数行的像素电路。

64.  根据权利要求61所述的显示系统，其中，连续的驱动操作的速率超过了输入的视频流的帧速率。

65.  根据权利要求61所述的显示系统，其中，所述多个像素电路中的所述发光器件包括有机发光二极管。

66.  一种包括像素阵列的显示系统，所述像素阵列包括多个像素和多条数据线，所述数据线用于将电压编程信息传送至所述多个像素中的一个以上像素，所述显示系统进一步包括：
源驱动器，其用于经由一个以上数据输出端子向所述数据线提供所述电压编程信息；
多路分配器，其用于使所述多条数据线的子集耦接至所述源驱动器的所述一个以上数据输出端子之一，所述子集包括多个所述多条数据线；以及
控制器，其配置为在所述子集被选择用于编程之前操作所述源驱动器，以利用各个电压编程信息对所述数据线的子集的寄生电容进行充电，以使得像素一旦被选择，所述被选择的且经由所述数据线的子集被编程的像素就根据所述电压编程信息被编程，所述电压编程信息被充电在所述数据线的子集的各条的寄生电容上。

67.  根据权利要求66所述的显示系统，其中，所述控制器进一步配置为操作所述源驱动器，以使得在通过所述多路分配器耦接所述多条数据线的子集中的最后一条数据线时开始选择所述子集。

68.  根据权利要求66所述的显示系统，其中，所述控制器进一步配置为操作所述源驱动器，以使得在通过所述多路分配器耦接所述多条数据线的子集中的最后一条数据线的整个时长之后才开始选择所述子集。

69.  根据权利要求66所述的显示系统，其中，所述多个像素电路中的所述发光器件包括有机发光二极管。

70.  一种驱动包括像素阵列的显示系统的方法，所述像素阵列包括多个像素和用于传送电压编程信息至所述多个像素中的一个以上像素的多条数据线，所述显示系统包括源驱动器，所述源驱动器用于经由一个以上数据输出端子向所述数据线提供所述电压编程信息，所述方法包括：
经由多路分配器将所述多条数据线的子集依次耦接至所述源驱动器的一个以上数据输出端子之一，从而对所述多条数据线的子集的各个寄生电容充电，所述子集包括多个所述多条数据线；以及
经由地址驱动器选择耦接至所述多条数据线的子集的像素以进行编程，从而根据储存在所述多条数据线的子集的各个寄生电容上的电荷而对所述像素进行编程。

71.  根据权利要求70所述的方法，其中，在通过所述多路分配器耦接所述多条数据线的子集中的最后一条数据线期间开始所述选择。

72.  根据权利要求70所述的方法，其中，在通过所述多路分配器耦接所述多条数据线的子集中的最后一条数据线的整个时长之后开始所述选择。

说明书用于快速补偿显示器中的像素的编程的系统和方法
技术领域
本发明一般地涉及对显示器进行驱动、校准和编程的电路和方法，具体涉及有源矩阵有机发光二极管显示器等显示器。
背景技术
显示器可由发光器件的阵列形成，各个发光器件由具有晶体管的单个电路(例如，像素电路)控制，所述晶体管用于选择性地控制所述电路以利用显示信息被编程并根据所述显示信息发光。在基板上制造的薄膜晶体管(“TFT”)可并入这种显示器中。在多晶硅上制造的TFT会在整个显示面板上随着时间表现出不一致的现象。因此，一些显示器就使用补偿技术来实现在多晶硅TFT面板上的图像的一致性。
当最大程度地追求速度、像素间距(“像素密度”)和一致性时，被补偿的像素电路通常会具有缺点，这就需要进行设计折中，以在编程速度、像素间距和一致性之间平衡相互矛盾的要求。例如，与各个像素电路相关联的其它线路和晶体管可具有其它补偿，这些其它补偿会产生更大的一致性，但遗憾的是也会降低像素间距。在另一示例中，可通过使用相对较高的偏置电流和初始电荷对各个像素电路进行偏置或预充电，从而增加编程速度，然而，使用较低的偏置电流和初始电荷可以提升一致性。因此，显示器的设计者不得不在编程速度、像素间距和一致性这些相互矛盾的需求之间做出折中。
配置为显示动态影像视频的显示器通常以正被显示的视频输入的各个帧的常规频率来刷新该显示器。并入有源矩阵的显示器可使单个像素电路在编程阶段被编程有显示信息，然后在发光阶段根据该显示信息发光。因此，显示器操作的占空比反映了编程阶段和发光阶段的相对时长。此外，显示器操作的频率反映了显示器的刷新速率。显示器的刷新速率也可受视频流的帧速率的影响。在这种显示器中，在像素电路接收编程信息的编程阶段期间，显示器会变暗。因此，在某些显示器中，显示器 就以显示器的刷新速率反复地变暗和变亮。显示器的观看者不期望地会察觉到显示器根据刷新速率的频率而闪烁。
发明内容
本发明的各个方面提供了用于使用分流器以分割施加至数据线的参考电流的系统和方法，所述分流器由像素电路中的储存电容器和与耦接至所述像素电路的数据线相关联的电容形成。所分割后的电流在驱动间隔之前同时校准所述像素电路并使所述数据线放电。优选地，所述参考电流中用于对所述数据线放电的那部分电流比用于校准所述像素电路的那部分电流要大。所述参考电流根据所述储存电容器的相对电容和所述数据线的电容而分割。在所述数据线的电容比所述储存器的电容大很多的实施方式时，所述数据线被以大电流迅速放电，而通过所述像素电路中的驱动晶体管的电流仍然很小。像这样对所述电流进行分割会确保所述数据线被快速放电以使所述像素电路可快速地被编程，同时使得通过所述驱动晶体管的电流保持为小电流，以防止增强的稳定时间不利地影响所述显示器的一致性。
本发明的各个方面也有利地通过数据编程线而非通过单独的线施加参考电流(“偏置电流”)。使用同一条线实现多个目的会使像素密度增加，从而通过减小像素尺寸而增加了显示分辨率。
提供了用于实施的特定像素电路配置，但是认为，本发明适用于电流编程像素电路、具有n型或p型晶体管的像素电路以及具有多种可能配置的像素电路，所述具有多种可能配置的像素电路使储存电容器对施加至数据线的参考电流进行分割，从而在校准所述像素电路的同时对所述数据线放电。其它适合的配置所包括的储存电容器的一个端子耦接至数据线，所述储存电容器的另一端子耦接至驱动晶体管的电流路径。
本发明的各个方面进一步提供了驱动显示器的方法，该方法用于通过增加显示器的刷新速率而降低或甚至消除所述显示器中的闪烁感。对于视频流，可多次显示所述视频流中的各个帧，以增加所述显示器的刷新速率使其超过所述视频流的帧速率，从而减小以所述视频的帧速率所出现的闪烁感。本申请的各方面提供了用于在重叠配置中提高刷新速率 的实施方式，其中显示器的不同部分在不同的刷新事件期间被依次更新，但是都只持续了单个帧时间。所述不同的部分可为所述显示器的奇数行或偶数行，或者为所述显示器的一半或三分之一(例如，上半部分和下半部分、左半部分和右半部分等等)。
对于本领域的技术人员而言，鉴于参照附图对各种实施例和/或方面进行的详细说明，本发明的上述和其它方面及其实施例将是显而易见的，下面将对附图进行简要说明。
附图说明
通过阅读下面的详细说明并参照附图，本发明的上述和其它优点将会变得显而易见。
图1是示例性显示系统的示意图，该示例性显示系统包括地址驱动器、数据驱动器、控制器、记忆存储器和显示面板。
图2A是包含监测线的显示器的示例像素电路配置的方块图。
图2B是包括显示器的像素电路的电路图，其标记图示了在像素电路的编程阶段的电流路径。
图2C是图2A所示电路的电路图，其标记图示了在像素电路的发光阶段的电流路径。
图2D是图示图2B和2C所示像素电路的编程和发光操作的时序图。
图2E是图2B和2C中像素电路的可替换时序图，该时序图包括电压预充电周期。
图2F是图2B和2C中像素电路的另一可替换时序图，该时序图包括电流预充电周期。
图3A示出了在低灰阶(grayscale)编程值下驱动电流误差相对于迁移率变化的模拟结果图。
图3B示出了在高灰阶编程值下驱动电流误差相对于迁移率变化的模拟结果图。
图4A是显示器的另一示例像素电路的方块图。
图4B是包括显示器的像素电路的电路图，其标记图示了在像素电路的预充电阶段的电流路径。
图4C是图4B所示电路的电路图，其标记图示了在像素电路的编程阶段的电流路径。
图4D是图4B所示电路的电路图，其标记图示了在像素电路的发光阶段的电流路径。
图4E是图示图4B-4D所示像素的预充电、补偿和发光周期的时序图。
图4F是在图4C中示意性示出的补偿阶段期间数据线上的电压变化的时序图。
图5图示了在适于提供增强的稳定时间的示例配置中示出两个像素电路的显示器的一部分的电路图。
图6图示了在也适于提供增强的稳定时间的示例配置中示出另外两个像素电路的显示器的一部分的电路图。
图7图示了在也适于提供增强的稳定时间的示例配置中示出另外两个像素电路的显示器的一部分的电路图。
图8A是配置为同时提供预充电周期和补偿周期的像素电路的电路图。
图8B示出了同时的预充电周期和补偿周期的操作的时序图。
图9A图示了配置为经由编程电容器对像素电路进行编程的像素电路的其它配置，该编程电容器经由第一选择晶体管连接至驱动晶体管的栅极端子。
图9B是与图9A所示像素电路类似配置的可替换像素电路，但该像素电路具有与第二开关晶体管串联连接的其它开关晶体管。
图10是图9A的像素电路或图9B的像素电路的示例性操作的时序图。
图11示出了显示面板的一部分的电路图，其中，多个像素电路设置 为共享公共编程电容器。
图12A是图11所示“第k”分段的示例性操作的时序图。
图12B是图11所示“第k”分段的另一示例性操作的时序图。
图13A是驱动分段显示器的单个帧的时序图。
图13B是对应图13A所示时序图的流程图。
图14A和14B提供了如图9A和9B所示像素电路在给定器件参数的变化的条件下像素电流的百分比误差的实验结果。
图15A是示出了栅极驱动器的一部分的电路图，该部分包括控制线(“CNTi”)以调整各个分段的第一选择线。
图15B是最先的两个栅极输出的示意图，该最先的两个栅极输出用于为最先的两个分段提供第一选择线。
图16是通过地址驱动器操作的显示阵列的时序图，该地址驱动器使用控制线生成第一选择线信号。
图17A是源驱动器的方块图，该源驱动器具有集成的电压斜坡发生器以驱动显示面板中的各条数据线。
图17B是另一源驱动器的方块图，该另一源驱动器为显示面板中的各条数据线提供斜坡电压且包括循环数模转换器。
图18A是包括多路分配器以与源驱动器的单个输出端子共享多条数据线的显示系统。
图18B示出了图18A所示显示阵列的时序图，其图示了在将像素设定为新数据值时的问题。
图18C示出了图18A所示显示系统的操作的时序图，其在选择行以进行编程之前对数据线电容进行预充电。
图19A图示了以50％的占空比显示单个帧的编程和发光序列。
图19B图示了以50％的占空比显示单个帧的示例性编程和发光序列，其适用于减小与显示器相关的闪烁。
图20A图示了类似于图19B以50％的占空比显示单个帧的另一示例 性编程和发光序列，但是图20A的帧时间是是图19B所示帧时间的两倍。
图20B图示了类似于图19B以50％的占空比显示单个帧的再一示例性编程和发光序列，但是图20A的帧时间是是图19B所示帧时间的三倍。
图21A图示了显示单个帧的另一示例性编程和发光序列，其在不同的编程阶段期间单独地对显示器的各个部分进行编程。
图21B图示了显示单个帧的另一示例性编程和发光序列，其在不同的编程阶段期间单独地对显示器的各个交错部分进行编程。
图21C图示了显示单个帧的示例编程和发光序列，在其中，图21B所示的序列之后还有其它发光和空闲阶段，或者图21B所示序列被其它编程和空闲阶段中断。
图21D图示了显示单个帧的又一示例编程和发光序列，其中，显示器的各个部分根据行号被划分为四个交错的组，且各个部分被单独编程。
图22A是用于将显示面板的交替行连接至不同数据线的电路布局的方块图。
图22B是用于将显示面板的交错像素连接至不同数据线的电路布局的方块图。
图23A是具有不同部分的显示面板的时序图，这些不同的部分在不同的间隔中被编程且共享数据线。
图23B是具有不同部分的显示面板的时序图，这些不同的部分在不同的间隔中被编程但不共享数据线。
图24图示了根据本发明实施例的双向电流源。
图25图示了具有图24所示双向电流源的显示系统的示例。
图26图示了具有图24所示双向电流源的显示系统的另一示例。
图27图示了具有图24所示双向电流源的显示系统的另一示例。
图28图示了具有图24所示双向电流源的显示系统的另一示例。
图29A图示了适用于图28所示显示系统的电流偏置电压编程的像素电路的示例。
图29B图示了图29A中像素电路的时序图的示例。
图30A图示了图29A中像素电路的模拟结果。
图30B图示了图29A中像素电路的其它模拟结果。
尽管本发明可有多种变换和替代形式，已通过示例的形式在图中示出了一些具体实施例和实施方式，并将在本文对这些具体实施例和实施方式进行详细说明。然而，应理解，本发明并不限于所公开的具体形式。相反，本发明旨在涵盖所有落入所附权利要求限定的本发明精神和范围内的所有变换、等同物和替代物。
具体实施方式
已通过示例的形式对一个以上当前优选的实施例进行了说明。对于本领域的技术人员而言显而易见的是，在不背离权利要求书中限定的本发明保护范围的条件下可作出多种变化和修改。
本发明实施例中描述的显示系统可通过不同的制造技术制造，这些制造技术例如包括但不限于非晶硅、多晶硅、金属氧化物、传统CMOS、有机、纳米/微晶半导体或其组合。显示系统包括具有晶体管、电容器和发光器件的像素。晶体管可通过多种材料系统技术实现，这些材料系统技术包括非晶硅、微晶/纳米晶硅、多晶硅、有机/聚合材料和相关纳米复合材料、半导体氧化物或其组合。电容器可具有不同的结构，包括金属-绝缘体-金属和金属-绝缘体-半导体。发光器件例如为但不限于OLED。显示系统可为但不限于AMOLED显示系统。
在本说明书中，“像素电路”和“像素”可交换使用。各个晶体管可具有栅极端子和两个其它端子(第一和第二端子)。在本说明书中，晶体管的端子之一或者“第一端子”(另一个端子或者“第二端子”)可对应于但不限于漏极端子(源极端子)或源极端子(漏极端子)。
图1是示例性显示系统50的示意图。显示系统50包括地址驱动器8、数据驱动器4、控制器2、记忆存储器6和显示面板20。显示面板20包括布置成行和列的像素10的阵列。每一个像素10都可单独编程以发出具有单独可编程亮度值的光。控制器2接收指示在显示面板20上所显示 的信息的数字数据(比如，视频流)。控制器2发送信号32至数据驱动器4，并安排信号34至地址驱动器8以驱动显示面板20中的像素10显示所指示的信息。因此，与显示面板20相关联的多个像素10构成显示阵列(“显示屏”)，该显示阵列适用于根据控制器2接收的输入数字数据动态地显示信息。例如，显示屏可显示来自控制器2接收的视频数据流的视频信息。供给电压14可提供恒定的电源电压，或者其可以是由来自控制器2的信号38控制的可调电压源。显示系统50也可包含电流源或电流吸收器(例如，图2B中的电流源134或图4C中的电流源234)的功能，电流源或电流吸收器(current source or sink)向显示面板20中的像素10提供偏置电流，从而减小像素104的编程时间。
为了便于说明，图1中的显示系统50在显示面板20中仅图示了四个像素10。可以理解的是，显示系统50也可设置有包括如像素10等类似像素的阵列的显示屏，该显示屏并不限于特定行数和列数的像素。例如，显示系统50可设置有具有多个像素行和像素列的显示屏，这样的显示屏在移动装置、监测装置和/或投影装置的显示器中是常用的。
像素10由驱动电路(“像素电路”)操作，该驱动电路一般包括驱动晶体管和发光器件。下文中的像素10可指像素电路。发光器件可选地为有机发光二极管，但本发明的实施方式适用于具有其它电致发光器件的像素电路，该电致发光器件包括电流驱动发光器件。像素10中的驱动晶体管可包括薄膜晶体管(“TFT”)，该薄膜晶体管可选地为n型或p型非晶硅TFT或多晶硅TFT。然而，本发明的实施方式并不限于具有特定极性或材料的晶体管的像素电路或者仅仅具有TFT的像素电路。像素电路10也可包括储存电容器，该储存电容器用于储存编程信息并使像素电路10在被寻址后驱动发光器件。因此，显示面板20可为有源矩阵显示阵列。
如图1所示，如在显示面板20左上角的像素所图示的像素10耦接至选择线24i、电源线26i和27i、数据线22j以及监测线28j。第一电源线26i可提供电压VDD，第二电源线27i可提供电压VSS。像素电路10可位于第一电源线和第二电源线之间，以使驱动电流在像素电路的发光周期期间在两条电源线26i和27i之间流动。显示面板20左上角的像素 10可对应于显示面板20中“第i”行和“第j”列上的像素。类似地，显示面板20右上角的像素10表示“第i”行和“第m”列；左下角的像素10表示“第n”行和“第j”列；以及右下角的像素10表示“第n”行和“第m”列。每一个像素10都耦接至合适的选择线(例如，选择线24i和24n)、电源线(例如，电源线26i、26n和27i、27n)、数据线(例如，数据线22j和22m)以及监测线(例如，监测线28j和28m)。要注意的是，本发明的的各个方面适用于具有其它连接的像素，比如适用于连接至其它选择线(包括全局选择线)的连接，本发明的各个方面还适用于具有较少连接的像素，比如适用于没有连接至监测线的像素。
参照显示面板20中示出的左上角的像素10，选择线24i由地址驱动器8提供，并且可例如用于通过致动开关或晶体管而启动像素10的编程操作，以使数据线22j对像素10进行编程。数据线22j将来自数据驱动器4的编程信息传送至像素10。例如，数据线22j可用于施加编程电压或编程电流至像素10，以对像素10进行编程使其发出期望的亮度。由数据驱动器4经由数据线22j供给的编程电压(或编程电流)是适合使像素10根据控制器2接收的数字数据而发出具有期望亮度的光的电压(或电流)。编程电压(或编程电流)可在像素10的编程操作期间施加于像素10以对像素10中的储存装置(比如储存电容器)充电，从而使像素10在编程操作之后的发光操作期间发出具有期望亮度的光。例如，像素10中的储存装置可在编程操作期间进行充电，以使得在发光操作期间施加电压至驱动晶体管的一个以上栅极或源极端子，从而使驱动晶体管根据储存在储存装置中的电压而传送电流通过发光器件。
通常，在像素10中，在像素10的发光操作期间通过驱动晶体管传送通过发光器件的驱动电流是由第一电源线26i提供、并排放至第二电源线27i的电流。第一电源线26i和第二电源线27i耦接至电压源14。第一电源线26i可提供正供给电压(例如，在电路设计中通常被称为“Vdd”的电压)，而第二电源线27i可提供负供给电压(例如，在电路设计中通常被称为“Vss”的电压)。本发明的实施方式可以设置为：一个或另一个电源线(例如，电源线26i和27i)固定为地电压或其它参考电压。本发明的实施方式也适用于如下系统，即其中的电压源14可以设置为可 调地控制在一条或两条电源线(例如，电源线26i和27i)上提供的电压大小。电压源14的输出电压可根据来自控制器2的控制信号38动态地调整。本发明的实施方式也适用于如下系统，即其中的一条或两条电压供应线26i和27i由显示面板20中的一行以上像素共享。
显示系统50也包括监测系统12。再次参照显示面板20中左上角的像素10，监测线28将像素10连接至监测系统12。监测系统12可与数据驱动器4集于一体，也可为分开的独立系统。而且，监测系统12可在像素10的监测操作期间通过监测数据线22j的电流和/或电压而可选地设置，监测线28j可完全省略。此外，显示系统50可设置为没有监测系统12或监测线28j。监测线28j使监测系统12测量与像素10相关联的电流和/或电压，从而提取指示像素10退化的信息。例如，监测系统12可通过监测线28j提取流过像素10内驱动晶体管的电流，从而基于测量出的电流和在测量期间施加至驱动晶体管的电压来确定驱动晶体管的阈值电压或该阈值电压的漂移。而且，通过监测线28j和28m提取的电压可指示由像素10的电流一电压特征的变化或者由于像素10内发光器件的操作电压的漂移而导致的各个像素10的退化。
监测系统12也可提取发光器件的操作电压(例如，当发光器件操作发光时跨过发光器件的压降)。监测系统12接着可将信号32连通至控制器2和/或存储器6，以使显示系统50将提取出的退化信息储存在存储器6中。在随后的像素10的编程和/或发光操作期间，控制器2经由存储信号36从存储器6中获取退化信息，接着在随后的像素10的编程和/发光操作期间补偿提取出的退化信息。例如，一旦将退化信息提取出，那么就可适当调整在随后的编程操作期间传送至像素10的编程信息，以使得像素10不受像素10退化的影响而发出期望亮度的光。例如，像素10内的驱动晶体管的阈值电压的增加可通过适当增加施加至像素10的编程电压来补偿。
如将在下文中进一步说明的，本发明的实施方式适用于不包括用于显示面板20各列的单独监测线的系统，比如，监测反馈经由用于其它目的的线(例如，数据线23j)来提供的情况，或者在不需要使用外部补偿系统而在各个像素10内完成补偿的情况，或者这两种情况的组合。
图2A是用于包含监测线28j的显示系统50的示例性像素电路配置110的方块图。如上所述，由多晶硅制造的TFT会在整个显示面板(例如，显示面板20)上随着时间(例如，显示器的操作寿命期)出现不一致的现象。本文中提供了用于在多晶硅TFT面板以及其它TFT材料(例如，非晶硅等)中实现图像一致性的补偿技术。
在某些显示系统中，补偿技术的一般功能在于将一致的参考电流施加至像素电路。参考电流用于在TFT驱动器件上生成栅源电压。该电压是阈值、迁移率、面板上的其它参数、时间及温度变化的函数。生成的电压储存在储存元件中，然后用作校准因数向像素提供编程。在各个帧中的像素的编程期间，根据储存在储存元件中的所述校准因数对编程数据进行修改。结果，就可实现对TFT驱动器件中的参数变化的实时补偿，但是，各次编程操作之前必须进行补偿操作以首先生成校准因数并将其储存在储存元件中。当最大限度地追求编程速度、像素密度和一致性时，像这样被补偿的像素电路就有一些缺点，因此显示器设计者就需要作出设计选择。本发明中提供了改进后的技术和驱动方案，以应对需要这种设计权衡的补偿方法的挑战。
图2A中的像素电路110的特征是具有专用监测线28j和监测开关120，以向从面板20的垂直像素列(例如，“第j”列中的像素)中选择出的像素施加参考电流。在编程周期中，电压供应线26i上的电压(“VDD”)通过电压源14向下切换至电压VDDL，以避免来自发光器件114(“OLED”)的干扰。例如，通过将VDDI，设定至足以关断OLED114的大小，就可在OLED114没有发光的条件下进行编程操作。
图2A示出了像素电路110的方块图，该像素电路可实施作为图1所示显示系统50的像素10。像素电路110包括：可为驱动晶体管的驱动器件112、可为储存电容器的储存元件116、可为开关晶体管的接入开关118以及监测开关122。根据储存在储存电容器116上且施加至驱动晶体管112的栅极和/或源极端子的编程电压，驱动晶体管112将驱动电流传送至发光器件114(“OLED”)。通过经由开关晶体管118选择性地将储存电容器116的一个/或两个端子连接至数据线22j，就在储存电容器116上生成了编程电压。开关晶体管118根据选择线24i和/或发光线25 而被操作，选择线24i和/或发光线25可为由像素阵列20中一行以上像素共享的全局选择线。
图2B是包括图2A中方块图表示的像素电路110的示例性实施方式的电路图。图2B中的电路图标记有箭头150以图示在编程周期160中通过像素电路110的电流路径。类似地，图2C中的电路图标记有箭头154以图示在发光周期164中通过像素电路110的电流路径。图2B和图2C的电路图所图示的在各自图示的操作周期中被关断的晶体管被图示有虚线标记以指示其已关断。图2D示出了图示编程周期150和发光周期160的时序图。因此，下面将结合图2D中的时序图对图2B和2C中图示的像素电路110进行说明。
如图2B中的箭头150所示，参考电流(“IREF”)直接流过驱动器件112(“驱动晶体管”)，该驱动器件例如可为多晶硅TFT。施加了参考电流IREF后，便在驱动晶体管112的栅极端子上生成了电压，该电压由以下等式1给出：VGo=VDDL-Vth-IrefK---(1)]]>
其中，K为驱动TFT112的电流因数，该电流因数为迁移率(μ)、单位栅氧化层(Cox)和器件的纵横比(W/L)的函数，如等式2所示：
K=12μCoxWL---(2)]]>
驱动晶体管112的栅极端子上的电压(即，栅极电压)也对储存元件116(“储存电容器Cs”)一侧上的电压进行设定。如图2B所示，栅极节点112g直接连接至驱动晶体管112的栅极端子和储存电容器116的一个端子，该栅极节点标记为VGo。同时，在编程周期150期间，储存电容器116的另一侧(“第二端子”)设定为所需的数据电压VD，该数据电压代表待编程的灰阶亮度水平。数据电压VD通过源驱动器4的输出通道经由数据线22i而被编程。在编程周期150结束时，储存在储存电容器116上的电压由等式3给出：
VC＝VD-VGo   (3)
一旦编程周期150完成，便通过将选择线24i设定至高电平而使选 择晶体管118和监测开关晶体管120失效。接着经历的是其它时段152，在其它时段152期间，在像素面板20中的其它行(例如，由选择线24n选定的“第n”行)被编程。一旦所有的行都被编程后，就开始发光周期154。此外或可替换地，发光周期154也可在各个单独行被编程后就开始，而不用等到其它行在时段152中被编程。在发光阶段154期间，数据线22j与源驱动器6隔开且连接至参考电压VRFF。如图2B和2C所示，隔离数据线22j可通过经由编程开关130将数据线22j耦接至源驱动器6来实现，编程开关130根据编程线138上传送的编程信号(“Prog”)而操作。接着，参考电压VRFF可经过开关晶体管132供给至数据线22j，开关晶体管132根据在发光控制线25上传送的发光信号(“EM”)而操作。发光控制线25以及编程线138之一或者二者可设置为全局信号，以同时控制整个显示面板20上的数据线22j的连接或部分连接。一旦将数据线22j耦接至参考电压VRFF，发光阶段154期间的驱动晶体管112的新栅极电压由等式4给出：
VG＝VREF-VC   (4)
而且，供给电压线26i上的电压切换至VDDH，VDDH可看作是足以导通OLED114的供给电压线26i的操作电压。于是，驱动晶体管112的栅源电压由等式5给出：
|VGS|=VDDH-VG=VDDH-VREF+VD-VDDL+Vth+IrefK---(5)]]>
通过如下等式6对编程电压VP进行定义：
VP=ΔVD+VDDH-VDDL-VREF---(6)]]>
驱动TFT112的栅源电压的等式被简化为如等式7所示：
|VGS|=VP+Vth+IrefK---(7)]]>
于是，像素驱动电流由等式8给出：
ID=K(VGS-Vth)2=K·(VP+IrefK)2---(8)]]>
等式8证实了上面说明的补偿技术消除了由驱动电流带来的阈值电 压变化的一阶效应。
图3A示出了在低灰阶编程值下驱动电流误差相对于迁移率变化的模拟结果图。图3B示出了在高灰阶编程值下驱动电流误差相对于迁移率变化的模拟结果图。对迁移率变化进行补偿的效果受到参考电流IREF的大小的影响。如图3A和3B所示的在低灰阶水平和高灰阶水平下的补偿，当使用较低值的参考电流时更为有效。于是，为了实现在整个显示面板20上的有效补偿，优选使用低参考电流。
参照图2B和2C，监测线28j向参考电流IREF的信号路径引入显著的寄生电容136。于是，参考电流IRFF需要具有较大值以实现快速的稳定时间。因此，在参照图2A-2D进行描述的补偿技术中，当设计参考电流IREF的具体值时，就要在可实现的一致性和稳定时间之间作出权衡。当将像素电路推向非常高的PPI(每英寸像素)应用场合时，这个设计权衡的解决将会由于非常紧的面积限制而变得更具有挑战性。下面将对二周期编程进行说明，二周期编程包括：预充电周期160a和161a以及调整周期160b和161b，该二周期编程可提高补偿的效果。分别通过图2E和2F中的时序图对二周期编程技术进行说明。接下来公开的改进后的补偿技术打破了速度一一致性权衡，并且完全与可用的产业标准和驱动元件兼容。这些技术因此显著地改善了性能，这可在不必进行需要大量资金投入的实质性制造改变的情况下实施。
实施二阶段补偿技术的一种方法是：在预充电周期150a中对监测线28j的电容136进行预充电，接着在调整周期160b中使驱动晶体管112花费一些时间(Tp)来调整数据线22j上的电压。监测开关晶体管120可使监测线28j在调整周期160b中断开与像素电路110的连接。图2E中的时序图图示了用于对电容136进行预充电的电压预充电方法。该预充电可通过将监测线28j上的电压设定至恒定值VPreQ而实现。在这种情况下，可以看出驱动电流由等式9给出：
ID=K·(VP+VDD-Vth-VpreQ1+TPτ)2---(9)]]>
其中，Tp为调整时间，Vp为编程电压，而τ为通过驱动器件的充电路径的时间常数。时间常数τ由等式10给出：
τ=2CLgmo---(10)]]>
其中，gmo为驱动晶体管112的跨导，其由等式11给出：
gmo＝2K·(VDD-VpreQ-Vth)   (11)
使用电压VpreQ预充电监测线28j，由该技术引入的设计灵活性为设计者提供了其它的自由度，该自由度可用于至少部分地抵消Vth的变化带来的影响。然而，与由等式8描述的驱动电流不同，根据等式9的驱动电流仍是阈值电压Vth和迁移率μ的函数，其不期望地降低了补偿的效果。
另一方法是：通过施加相对较高的参考电流IRFF至监测线28j来对监测线28j进行预充电，从而不管监测线28j的寄生电容136如何都能实现稳定的要求。如示出了电流预充电技术的图2F中的时序图所示，参考电流IRFF可在预充电周期161a中施加。接着，在调整周期161b期间，从监测线28j中移除参考电流IRFF，使驱动器件112调整数据线22j上的电压。在一种实施方式中，监测开关晶体管120可使监测线28j在调整周期151b断开与像素电路110的连接。在这种情况下，可以看出驱动电流由等式12给出：
ID=K·(VP+IREFK1+TPτ)2---(12)]]>
其中，τ的定义与等式10类似，但驱动晶体管112的跨导gm由等式13给出：
gm=K·IREF---(13)]]>
于是，很明显，使用参考电流IREF对监测线28j的寄生电容136进行预充电使得像素驱动电流与阈值电压无关。因此，设计挑战被降低为仅优化迁移率变化的补偿。
图4A示出了像素电路210的方块图，像素电路210可以实施为图1 所示显示系统50中的像素10。像素电路210包括：可为驱动晶体管的驱动器件212、可为储存电容器的储存元件216、可为开关晶体管的接入开关218以及控制开关222。驱动晶体管212根据储存在储存电容器216上的编程电压而将驱动电流传送至发光器件214(“OLED”)。将编程电压施加至驱动晶体管212的栅极和/或源极端子以控制驱动电流。通过经由开关晶体管218选择性地将储存电容器216的第一端子耦接至驱动晶体管212的第二端子，而在储存电容器216上生成编程电压。储存电容器216的第二端子耦接至数据线22j。驱动晶体管212的栅极端子在栅极节点212g处耦接至储存电容器216的第一端子，驱动晶体管212的第一端子连接至电压供应线26i。开关晶体管218根据选择线24i和/或发光线25而被操作，选择线24i和/或发光线25可为由像素阵列20的一行以上像素共享的全局选择线。发光晶体管222由发光线25控制以在像素电路210的发光周期266中被导通，并且在除了发光周期266之外的时段使发光器件214与驱动晶体管212断开。
图4B图示了像素电路210的示例性电路图，其标记有箭头250以表示在像素电路的预充电周期260中通过像素的电流路径。图4C图示了图4B所示的像素电路210，但其标记有箭头252、252L和252P以表示在预充电周期260之后的补偿周期262中通过像素的电流路径。图4D示出了图4A所示像素电路210，但其标记有箭头256以表示在发光周期266中通过像素的电流路径。图4B～4D中的电路图中图示的在各个图示的操作周期中被关断的晶体管以虚线标记图示，以指示它们已经关断。图4E图示了像素210在预充电周期260、补偿周期262和发光周期266中操作的时序图。图4F提供了在补偿周期262中数据线22j上的电压大小的增强视图。于是，下面将一起对图4A-4F所示特征进行说明。
在图4A所示的像素电路210中，通过数据线22j施加参考电流IRFF，这相对于图2A所示的像素电路110带来了多种优势。具体地，当对比图4A中的像素电路210与图2A中的像素电路110时，很明显的是从像素电路210中移除了专用监测线28j和监测开关120。因此，显示面板20中释放出了大量面积，这就实现了非常高密度的像素布局。同样，在像素电路210中，控制开关222与OLED214串联布置，以免除了在编程阶段 期间切换供给电压线26i的电压的需要。在图2A所示的像素电路110中缺少其它的控制开关，供给电压线26i(或供给电压线27i)的电压在编程周期150中被切换至低电压(或高电压)以防止OLED114在编程时段发光。
在图4B～4D图示的示例性像素电路210中，驱动晶体管212的栅极端子在栅极节点212g处直接耦接至储存电容器216的第一端子。储存电容器216的第二端子耦接至数据线22j。开关晶体管218连接在栅极节点212g和驱动晶体管212的第二端子(例如，漏极端子)之间，而驱动晶体管212的第一端子(例如，源极端子)耦接至电压供应线26i。
图4B～4D图示了补偿技术的三周期操作，图中标记有箭头以表示各个周期中的电流路径，标记为虚线的晶体管指示其被关断。在该示例中，与OLED214串联布置的发光晶体管222在预充电周期260和补偿周期262中关断OLED214。在示例帧中，从预充电周期260开始操作。发光线25设定为高电平以使发光晶体管222关断。发光线25也耦接至开关晶体管132以使数据线22j在预充电周期260和编程周期262中与参考电压源保持断开。通过将选择线24i设定为低电平而将开关晶体管218导通，从而选择所需的行(比如“第i”行)，将数据线22j预充电至给定编程电压VP。箭头250表示了在预充电周期260期间对数据线22j的电容23j进行充电的电流。同时，因为选择晶体管218被导通，所以电流流过驱动晶体管212，直到驱动晶体管212的栅源电压稳定在一个足以关断驱动晶体管212的大小。在预充电周期260结束时，在驱动晶体管212的栅极端子(即，位于栅极节点212g处)上生成的电压由等式14给出：
VGo≈VDD-|Vth|  (14)
在补偿周期262中，将参考电流IRFF施加至数据线22j。有利的是，像素电路210使参考电流IRFF不是直接流过像素电路210的驱动晶体管212。相反，如将参照图4C所描述的，只有参考电流IREF的一小部分(Ipixel)通过储存电容器216和驱动晶体管212。参考电流IREF的大部分(Iline)用于对数据线22j的电容23j进行充电/放电。于是，像素电路一并(“同时”)提供了很好的补偿和快速稳定。因此，参考电流IREF通过储存电 容器216以及与数据线22j相关的电容23j的各自电容的配置而在数据线22j和驱动晶体管212之间分割。
图4C标记有箭头252、252L和252P以表示在像素电路210的补偿周期262中的电流路径。在补偿周期262中，数据开关晶体管130由在编程线138上传送的编程信号(“Prog”)关断，参考电流IREF通过电源234施加至数据线22j。IREF分为两个分量：使数据线22j的电容23j放电的Iline，以及流过驱动晶体管212且穿过储存电容器216的Ipixel。Ipixel的电流路径由箭头252P图示，而Iline的电流路径由箭头252L图示。电流Iline和Ipixel在数据线22j处汇合以累加形成参考电流IREF，该参考电流IREF由箭头252图示。因此，数据线22j的电容23j和储存电容器216就作为参考电流IREF的分流器。这些分量是参考电流IREF的恒定部分，并且由等式15和16给出：
Iline=CLCL+CS·IREF---(15)]]>
Ipixel=CSCL+CS·IREF---(16)]]>
于是，在补偿周期262期间，Iline以恒定速率对数据线22j放电。这就在数据线22j上创建了递减电压，如图4E和4F所示。图4F是在补偿周期262期间数据线22j上的电压的增强视图以更好地图示递减电压斜坡。在补偿周期22j期间，数据线22j上的电压的全部变化由等式17给出：
VR=IREF·tprogCL+CS---(17)]]>
其中，tprog为补偿周期262的长度。参考电流IREF的Ipixel分量生成跨过驱动晶体管212的栅源端子的电压，该电压是其阈值电压、迁移率、氧化物厚度和其它二阶参数(例如，漏极和源极电阻)的函数。在驱动晶体管212上产生的栅源电压由等式18给出：
|VGS|=|Vt|+2IpixelμCoxW/L---(18)]]>
因此，驱动晶体管212的栅极电压(即，栅极节点212g处的电压) 由等式19给出：
VG=VDD-|Vt|-2IpixelμCoxW/L---(19)]]>
在补偿周期262结束时，储存在储存电容器216上的电压等于VP-VR-VG，其为像素编程电压(VP)和驱动晶体管212的特征的函数(例如，由于VG的作用)。在时段264中，面板20的每一行都重复执行预充电周期260和补偿周期262。
图4D标记有箭头256以图示在像素电路210的发光周期266中的电流路径。例如，一旦对整个面板20进行编程，通过导通开关晶体管132以将数据线22j设定为参考电压VREF来开始发光周期266。将数据线22j设定为参考电压VREF使得储存电容器216的第二端子以参考电压VREF为基准。参考电压VRFF可被选择为等于VDD。在发光周期266中，发光晶体管222也导通了。如图4D所示，开关晶体管132和发光晶体管222都可由传送全局发光控制信号的发光控制线25控制。结果，驱动晶体管212的栅源过驱动电压为VOV，其由等式20给出：
VOV=VP-VR-VREF+2IpixelμCoxW/L---(20)]]>
过驱动电压VOV因此与驱动晶体管212的阈值电压无关。像素电路210的有效驱动电流因此可设计为最小程度地受到迁移率、氧化物厚度和其它变化TFT装置参数的变化的影响。
利用像素的数据线的二阶段预充电和补偿操作可在多种特定像素结构中实施，这将在下面图5-7中进行描述。图5图示了显示器20的一部分的示例性电路图，该电路图示出了示例配置中的两个像素电路210a和211a，该示例配置可实施结合图4E描述的二周期补偿技术。图5中的像素结构也为显示器设计者提供了将显示面板20分为多个分段的选择，所述多个分段可单独地被编程或根据全局选择线(“GSEL[k]”)(例如，全局选择线246)而被驱动。在图5所示的像素电路中，像素电路210a处于显示面板20的“第i”行和“第j”列中。同时还图示了像素电路211a，像素电路211a在下一(即“第(i+1)”)行和“第j”列中。像素电路210a和211a也都在显示面板20的“第k”分段中。于是，分段 的数据线248由像素电路210a和211a共享，该分段的数据线248经由分段晶体管244耦接至数据线22j。当分段晶体管244导通时，分段数据线248便接收施加至数据线22j的电压和电流。然而，当分段晶体管244关断时(例如通过将分段控制线246设置为高电平)，分段数据线248便不连接至数据线22j。
图5的配置中所示的分段特征可使得：当在“第k”分段的发光周期期间“第k”分段被驱动而发光时，数据线22j用于对显示阵列20的其它分段(其它分段通过它们各自的分段晶体管而选择性地耦接至数据线22j)进行编程。因此，可控制单独的分段以同时(例如并行)实施不同的操作，从而增加对像素阵列20的各行进行预充电、编程和/或补偿的时间。此外地或可替换地，分段驱动方案可增加显示系统50的有效刷新速率。换言之，该分段配置不是在第一编程时段逐行地对整个显示面板120进行编程、然后在第二发光时段且当源驱动器4实际上空闲时驱动整个显示面板20，而是进行并行操作。在一种示例实施方式中，显示面板20的一半可在第一时段被编程，同时显示面板20的另一半在发光周期中操作，接着，显示面板20的第二半可在第二时段期间被编程，同时第一半在发光周期中操作。在另一示例中，显示阵列可分为由两行像素组成的分段，以使得各个分段的数据线(例如，248)可用于两行。在这种设置中，显示器的“第i”行可为“第(2k)”行，而显示器的“第(i+1)”行可为“第(2k+1)”行，其中，k为0至N/2之间的整数，其中，N为显示面板20中的行数。因此，显示器可分为多个分段，各个分段包括显示面板20的两行以上，且各个分段具有各自的分段晶体管以选择性地连接至数据线22j。接着，可操作这种分段的显示面板20，以将各个分段连接至数据线22j，同时数据线22j将编程信号和/或补偿信号传送至各个分段中的像素，接着，当数据线22j固定为参考电压VREF时各个分段可断开连接。
图6图示了显示器的一部分的另一电路图，该电路图图示了第一像素电路210b和第二像素电路211b，这两个电路适用于实施结合图4E所描述的二周期预充电周期260和补偿周期262。像素电路210b和211b以类似的方式设置到图4B～4D所示的像素电路210上。然而，如图6 的电路图所示，参考电流源234可设置在显示面板20的一侧(例如，顶侧)，而源驱动器4可设置在显示面板的另一侧(例如，底侧)。源驱动器4和参考电流源234中的每一个都选择性地经由各自的校准开关晶体管240(由校准控制线242操作)和编程开关晶体管130(由编程控制线138操作)连接至数据线22j。
图7图示了显示器的一部分的电路图，该电路图示出了另外两个具有示例配置的像素电路210c和211c，该另外两个像素电路也适合于通过结合图4E所述的二周期预充电和补偿方案而提供增强的稳定时间。对于图7所示电路设置，没有发光控制晶体管，因此对电压供应线26i的电压进行切换以防止在预充电周期260和补偿周期262中发光。对于图5和图6所示的包含发光控制晶体管222的像素电路，则不对电压供应线26i进行切换。然而，所有这三个电路配置210a-c都与可用的源驱动器和栅极驱动芯片完全兼容。实施二周期编程技术可能需要改变时序控制器，比如改变结合图1所述的显示系统50的控制器2、地址驱动器8和/或源驱动器4，以使得提供结合图4A～7所描述的功能。
图8A图示了经由数据线322j提供电源电压VDD的像素电路310的其它配置。像素电路310可在上面结合图1所述的显示系统50中实施。然而，如图所示，像素电路310不使用单独的监测线。而且，像素电路310不使用单独的电压供应线26i。像素电路310配置为使用于像素老化的补偿与编程同时发生，从而增加像素电路310中编程和/或补偿的时间，以及降低对晶体管的切换速度的要求。像素电路310包括与发光器件314串联连接的驱动晶体管312，该发光器件314可为有机发光二极管(“OLED”)或另一电流驱动发光器件。像素电路310还包括储存电容器316，该储存电容器316的第一端子耦接至驱动晶体管312的栅极端子。储存电容器316的第一端子和驱动晶体管312的栅极端子因此电连接至公共节点312g，为方便起见，将该公共节点称为栅极节点312g。由选择线24i操作的开关晶体管318选择性地使栅极节点312g(于是使得储存电容器316的第一端子和驱动晶体管312的栅极端子)耦接至驱动晶体管312的第二端子，驱动晶体管312的第二端子可为漏极端子。
储存电容器316的第二端子连接至偏置线329，该偏置线329提供偏 置电流Ibias以向像素电路310提供补偿。上述的像素电路210和210a-c在二阶段操作中实施补偿和编程：首先对数据线进行预充电(在预充电周期260中)，接着施加偏置电流(例如，参考电流IRFF)以提供补偿，并同时将数据线放电(在补偿周期262中)。然而，像素电路310经由数据线322j提供数据编程，且同时在编程周期360中经由偏置线329施加偏置电流。数据线322j也用于在像素电路210的发光周期364期间提供电源电压VDD。
像素电路310也包括根据发光控制线25操作的发光控制晶体管322。发光控制晶体管322设置在驱动晶体管312的漏极端子和发光器件314之间，以选择性地使发光器件314连接至驱动晶体管312。例如，发光控制晶体管322可在像素电路310的发光周期364期间导通，以使像素电路310驱动发光器件314根据编程信息发光。相反，发光控制晶体管322可在像素电路310的除发光周期366之外的其它周期中关断，例如在编程周期360中关断。发光控制晶体管322根据经由发光控制线25传送的发光控制信号而导通或关断。具体地要注意的是，通过在编程周期360中选择性地调整电源线27i的电压以增加VSS，从而关断发光器件314，像素电路310可在没有控制晶体管322的情况下实施。
图8B是图8A所示像素电路310的示例性操作的时序图。如图8B所示，像素电路310的操作包括用于各个像素的两个阶段：编程和补偿周期360和发光周期364。在图8B所示的时序图中，在编程和补偿阶段360是像素阵列的单行得到编程和补偿的时段。对像素面板20的其它行的编程和补偿可在时段362期间执行。在编程和补偿周期362中，将选择线24i设定为低电平以导通开关晶体管318，而将数据线322j设定为适合于“第i”行的编程电压VP。在编程和补偿周期360中，发光控制线25保持在高电平以使发光控制晶体管322关断。具体地要注意的是，发光控制线25可传送由像素阵列中的多个像素共享的发光控制信号。例如，发光控制信号能同时传送至显示面板20中的一行以上像素或显示器的像素阵列中的所有像素的发光控制线。
在编程和补偿周期360中，将编程电压VP施加至数据线322j从而在栅极节点312g处生成大约等于VP-Vth的电压。换言之，在编程和补 偿周期360中，电流从数据线322j流过驱动晶体管312和开关晶体管318(其由选择线24i导通)并在栅极节点312g处产生电荷。电流继续流动直到驱动晶体管312的栅源电压大约等于Vth，此时驱动晶体管312关断，电流也停止流动，致使栅极节点312g处的电压大约等于VP-Vth。因此，像素电路310配置为使编程电压VP通过驱动晶体管312而施加至像素电路310。该设置确保了在驱动晶体管312的栅极节点312g处生成且储存在储存电容器316中的电压自动地补偿驱动晶体管312的阈值电压Vth。
上述的自动补偿特征是有利的，这是因为由于在各个像素的使用中发生的变化(即施加至各个单独的驱动晶体管的栅源电压和漏源电压超过其寿命期)、施加至各个像素的温度变化以及在制造像素阵列中各个像素时发生的制造变化等，驱动晶体管312的阈值电压Vth可在整个面板20上随着时间发生变化。
另外，通过经由偏置线329将偏置电流Ibias施加至储存电容器316的第二端子，同时将编程电压VP通过驱动晶体管312施加至储存电容器316的第一端子，像素电路310进一步应对像素310的退化。因此，偏置电流Ibias通过驱动晶体管312(经由开关晶体管318和储存电容器316)而排放小电流，从而使驱动晶体管312的栅源电压进一步得到调整。由于偏置电流Ibias，该进一步调整可应对驱动晶体管312的电压-电流特性的变化(例如漂移和非一致性等)(例如，由于迁移率和栅氧化层等)。
在编程和补偿周期360后，选择线24i设定为高电平以关断开关晶体管318，因而储存电容器316可浮空在偏置线329和栅极节点312g之间。在用于显示器的其它行的其它编程和补偿周期362之后，通过将偏置线329设定至高供给电压VDD、将数据线322j设定至高供给电压VDD以及将发光控制线25设定为低电平以导通发光控制晶体管322，发光周期364就开始。偏置线329从而使储存电容器316的第二端子以高供给电压VDD为基准，而储存电容器316的第一端子设定驱动晶体管312的栅极电压。相对于使用单独的依次实施的编程和补偿操作的像素电路，像素电路310通过将编程和补偿操作合并到单个编程和补偿阶段360中，有利地使为编程所预留的时长增加。
图9A示出了像素电路410的其它配置，该其它配置为经过编程电容器416(“Cprg”)而对像素电路410进行编程，编程电容器416经由第一选择晶体管417连接至驱动晶体管412的栅极端子。像素电路410也包括直接连接至驱动晶体管412的储存电容器415(“Cs”)。像素电路410可在上面参照图1所述的显示系统50中实施，并且可为布置为行和列的多个类似像素电路之一以形成显示面板，比如形成参照图1描述的显示面板20。然而，如图所示，像素电路410不使用提供反馈的单独监测线。而且，像素电路410包括第一选择线23i(“SEL1”)和第二选择线24i(“SEL2”)。像素电路410还包括至发光控制线25i(“EM”)的连接以及两个电压供应线26i和27i，所述两个电压供应线26i和27i为根据编程信息通过像素电路410传送的驱动电流提供电流源和/或电流吸收器。
像素电路410包括根据第一选择线23i操作的第一开关晶体管417和根据第二选择线24i操作的第二开关晶体管418。像素电路410还包括驱动晶体管412、根据发光控制线25i操作的发光控制晶体管422以及发光器件414(比如有机发光二极管)。驱动晶体管412、发光控制晶体管422与发光器件414串联连接，以使得当发光控制晶体管422导通时，通过驱动晶体管412传送的电流也传送通过发光器件414。像素电路410还包括储存电容器415，该储存电容器415的第一端子在栅极节点412g处连接至驱动晶体管412的栅极端子。储存电容器415的第二端子连接至电压供应线26i。第二开关晶体管418连接在栅极节点412g与驱动晶体管412和发光控制晶体管422之间的连接点之间。编程电容器416串联连接在数据线22j和第一开关晶体管417之间。因此，第一开关晶体管417连接在编程电容器416的第一端子和驱动晶体管412的栅极端子之间，而编程电容器416的第二端子连接至数据线22j。
由像素电路410中特定晶体管提供的功能在某些方面与像素电路210中相应晶体管提供的功能类似。例如，以与驱动晶体管212类似的方式，驱动晶体管412基于施加至栅极节点412g的电压而将来自电压供应线26i的电流从第一端子(例如，源极端子)导向至第二端子(例如，漏极端子)。被引导通过驱动晶体管412的电流传送通过发光器件414， 发光器件414以与发光器件214类似的方式根据流过其的电流而发光。以与发光控制晶体管222类似的操作方式，发光控制晶体管422选择性地使流过驱动晶体管的电流传导至发光器件414，从而通过减少发光器件的意外发光而提高显示器的对比度。与开关晶体管218类似，第二开关晶体管418通过第二选择线24i操作，以选择性地将驱动晶体管412的第二端子连接至栅极节点412g。因此，当第二开关晶体管418导通时，第二开关晶体管就通过驱动晶体管412在电压供应线26i至栅极节点412g之间提供电流路径。当第二开关晶体管418导通时，栅极节点412g上的电压于是调整为适合于传送电流通过驱动晶体管的电压。
图9B是与图9A所示像素电路410有类似配置的另一像素电路410”，但是该另一像素电路具有与第二开关晶体管418串联连接的其它开关晶体管419。其它开关晶体管419和第二开关晶体管418都根据第二选择线24i而操作，从而将第二开关选择线24i设定为足以导通晶体管418和419的电压能将驱动晶体管412的第二端子(例如，漏极端子)连接至栅极节点412g。因此，与参照图9A所述的像素电路410类似，在像素电路410'中，使第二选择线24i有效便通过驱动晶体管412提供了从供给电压线26i至栅极节点412g的电流路径。然而，通过包括其它开关晶体管419，当第二选择线24i设定为关断晶体管418和419时，像素电路410’为栅极节点412g和驱动晶体管412的第二端子之间提供了优良的防泄漏性。本文中描述的像素电路410的操作和功能也适用于图9B所述的像素电路410'。
与参照图4A～4F描述的像素电路210相比，图9A所示的像素电路410包括用于选择性地使编程电容器416连接至栅极节点412g的第一开关晶体管417。而且，像素电路410包括连接在栅极节点412g和电压供应线26i之间的储存电容器415。第一开关晶体管417使栅极节点412g在像素电路410的发光操作期间与数据线22j隔开(例如，不与其电容耦合)。例如，像素电路410可操作以使第一开关晶体管417关断，从而当像素电路410在未进行补偿操作或编程操作的任何时间都可使栅极节点412g与数据线22j断开连接。此外，在像素电路410的发光操作期间，储存电容器415根据编程信息而保持电压且将所保持的电压施加至 栅极节点412g，以使得驱动晶体管412根据编程信息而驱动电流通过发光器件414。
相比之下，再次谈及参照上面图4A～4F所述的像素电路210，当选择晶体管218关断时，在对显示器的其它行进行编程期间，电容器216是浮空的。因此，为了恰当地参照电容器216，在发光时段266中，数据线22j就设定为恰当的参考电压(例如，VRFF)，以使得连接至数据线22j的电容器216的第二端子以参考电压(例如，VRFF)为基准，从而使施加至驱动晶体管212的栅极端子的电压基于先前施加的编程电压。结果，显示器的整个行在显示器被驱动之前通常被逐行地用编程电压编程。在驱动期间，数据线22j在发光时段中被分配为参考电压VREF，因此当其它行被驱动发光时就不能在一些行上进行编程和/或补偿。如参照图5所述，用于解决该问题且能够同时对显示面板20的不同分段进行并行操作的方法是将数据线22j分段为像素组，比如分段为显示面板的行的集合。通过使各个分段独立地连接至数据线22j且交替地连接至参考电压VRFF，就可在显示面板20的不同分段上执行并行操作。
图9A所述的像素电路410(或图9B的像素电路410’)提供了另一个用于实现同时操作的配置，下面将对该配置的操作进行描述。对显示面板20的不同行同时平行地操作不同功能(例如，补偿、编程和驱动)会导致占空比增加、显示器刷新速率提高，编程和/或补偿操作更长以及它们的组合。
图9C是图9A的像素电路410或图9B的像素电路410’的示例性操作的时序图。如图9C所示，像素电路410的操作包括补偿周期440、编程周期450和发光周期460(本文中也可称为驱动周期)。操纵数据线22j以给像素电路410提供补偿和编程的整个时长是时间行时段436，其具有时长tROW。时长tROW可基于显示面板20中的行数和显示系统50的刷新速率来确定。行时段436由具有时长td1的第一延迟间隔432而开始。第一延迟间隔432提供过渡时间以使数据线22j从其先前的编程电压而重置(为另一行)，且设定为适合于使补偿周期440开始的参考电压VRFF。第一延迟间隔432的时长td1基于显示系统50中的晶体管的反应时间和显示面板20中的行数而确定。补偿周期440在具有时长tCOMP 的时间间隔内执行。编程周期450在具有时长tPRG的时间间隔内执行。在行时段436开始时，发光控制线25i(“EM“)设定为高电平以关断发光控制晶体管422。在行时段436中关断发光控制晶体管422减少了发光器件414在像素电路410经历补偿和编程操作的行时段436中的意外发光，因此提高了对比度。
在第一延迟间隔432之后，开始补偿周期440。补偿周期440包括参考电压时段442和斜坡电压时段444，这两个时段的时长分别为tRFF和tRAMP。第一选择线423i和第二选择线424i在补偿周期440开始时都设定为低电平以导通第一选择晶体管417和第二选择晶体管418。在参考电压时段442中，数据线22j(“DATA[J]”)设定为参考电压VREF。参考电压时段442于是将编程电容器416的第二端子设定为VRFF。
参考电压时段442之后是斜坡电压时段444，在斜坡电压时段444中，电压数据线22j从参考电压VREF降低至电压VREF-VA。在斜坡电压时段444中，数据线22j上的电压降低了电压VA那么多。在一些实施例中，斜坡电压可以是以基本上恒定的速率(例如以基本上恒定的时间导数)降低的电压，以生成基本上恒定的电流通过编程电容器416。因此，编程电容器416就在电压斜坡时段444中经由第二开关晶体管418和第一开关晶体管417提供电流Iprg通过驱动晶体管412。因此，经由编程电容器416而施加至像素电路410的电流Iprg的大小就可基于VA的大小、时长tRAMP以及编程电容器416的电容(其可称为Cprg)而确定。当确定了电流Iprg时，栅极节点412g上稳定的电压可根据等式19而确定，其中Ipixel替换为Iprg。因此，栅极节点412g在补偿周期440结束时的电压为应对晶体管器件参数中的变化和/或退化的电压，所述退化例如是影响驱动晶体管412的阈值电压、迁移率、氧化物厚度等的退化。在斜坡电压时段444结束时，将第二选择线24i设定为高电平以关断第二开关晶体管418，从而使栅极节点412g不可再根据通过驱动晶体管412传送的电流而调整。
在补偿周期440之后，就开始编程周期450。在编程周期450中，第一选择线23i保持低电平以使第一开关晶体管417保持导通。在一些实施例中，补偿周期440和编程周期450可暂时稍微隔开一个延迟时间， 以使数据线从传送斜坡电压过渡至传送编程电压。为了使像素电路410与在过渡期间在数据线上产生的噪音隔绝，第一选择线23i可选择性地在延迟时间中暂时变成高电平，以在过渡期间关断第一开关晶体管417。第二开关晶体管418在编程周期450中保持关断。在编程周期450中，数据线22j设定为编程电压Vp且施加至编程电容器416的第二端子。编程电压Vp根据编程数据而确定，该编程数据指示从发光器件414中发出的光的量，而且编程电压Vp被转换为基于查阅表和/或公式的电压，该查阅表和/或公式用于应对伽马效应、颜色校正、装置特征和电路布局等。
当编程电压Vp施加至编程电容器416的第二端子时，由于栅极节点412g和数据线22j通过第一开关晶体管417和编程电容器416进行的电容耦合，栅极节点412g的电压得到调整。例如，在编程周期450中，栅极节点412g的电压相对于在补偿周期440结束时的栅极节点电压发生的变化量可由该关系式给出：(Vp-VREF+VA)[Cs/(Cs+Cprg)]。Vp的恰当值可根据下面的函数进行选择，该函数包括编程电容器416和储存电容器415的电容(即Cprg和Cs的值)以及编程信息。因为编程信息是经由编程电容器416通过与数据线22j的电容耦合而被传送的，在编程周期440开始之前栅极节点412g上的DC电压并没有从栅极节点412g中清除。相反，栅极节点412g上的电压在编程周期440中进行了调整以增加(或减小)栅极节点412g上已有的电压。具体地，在补偿周期440中栅极节点412g上稳定的电压可称为Vcomp，该电压没有被编程操作清除，这是因为在栅极节点经由与数据线22j的电容耦合而被调整的同时，Vcomp用作栅极节点412g上的DC电压。在编程周期440结束时，栅极节点412g上的最终电压于是为Vcomp与基于Vp的电压的相加合成。例如，最终电压可由Vcomp+(Vp-VREF+VA)[Cs/(Cs+Cprg)]给出。编程周期结束时，第一选择线23i设定为高电平以关断第一选择晶体管417，从而使像素电路410与数据线22i断开连接。
发光周期460通过将发光控制线425i设定为适合于导通发光控制晶体管422的低电压而开始。驱动周期460的开始与编程周期450的结束可隔开第二延迟间隔434，从而在关断第一选择晶体管417与导通发光控制晶体管422之间存在某个暂时的分隔。第二延迟间隔434具有时长td2， 该时长是基于晶体管417和422的反应时间而确定的。
因为像素电路410在驱动周期460中与数据线22j解耦，所以发光周期460的执行与数据线22j上的电压大小无关。具体地，像素电路410可在发光模式中操作，而数据线22j被操作以将电压斜坡(用于补偿)和/或编程电压(用于编程)传送至显示系统50的显示面板20中的其它行。在一些实施例中，通过对显示面板20中的各行先后地实施补偿和编程操作，以使得数据线2j基本上被连续地驱动，以在电压斜坡和编程电压(依次施加)之间交替，从而使可用于编程和补偿的时间(例如，tCOMP和tprog的值)最大化。通过使发光周期460独立于补偿周期440和编程周期450而执行，从而防止了数据线22j需要浪费的空闲时间，在该空闲时间内不进行编程或补偿。
图10A示出了显示面板的一部分的电路图，其中，多个像素电路410a、410b和410x设置为共享公共编程电容器416k。像素电路410a、410b和410x代表显示面板的适合包含在显示系统(比如，参照图1所述的显示系统50)中的一部分。像素电路410a-x为在显示面板的公共列(例如，“第j”列)中的像素电路组，并且也可在显示面板的相邻行中(例如，“第i”行、“第(i+1)”行、一直到“第(i+x)”行)。像素电路410a-x的配置与上面参照图9A-9C所述的像素电路410的配置类似，不同之处在于像素电路组410a-x都共享公共编程电容器410k。像素电路410a-x分别连接至分段数据线470，分段数据线470连接至公共编程电容器416k的第一端子，而公共编程电容器416k的第二端子连接至数据线22j。
像素电路组410a-x共享公共编程电容器416k，该像素电路组包含在显示面板20的分段中，该分段是显示面板20中像素电路的子组。包括显示电路410a-x的分段也可扩展至与像素电路410a-x在共同行中的各个像素电路，即在显示面板20中与像素电路410a-x具有相同的第一选择线(SEL1[i]～SEL11[i+x])的像素电路。在该分段的多个像素电路中，在显示面板20的共同列中的像素电路，即连接至相同数据线(DATA[j])的像素电路共享公共编程电容器416k，且根据分段的发光线25k和第二选择线24k而受到控制。为方便起见，像素电路410a-x的组(以及与像 素电路410a-x在相同行中的像素电路)在本文称为“第k”分段。
“第k”分段除了共享公共编程电容器416k外，也根据分段的发光控制线425k(“EM[k]”)而操作，分段的发光控制线425k在“第k”分段中所有的像素电路410a-x中以协调的方式操作各个发光控制晶体管(例如，发光控制晶体管422)。在某些示例中，整个显示面板20分为多个类似于“第k”分段的分段。各个分段包括多个像素电路，该多个像素电路至少部分地由共同操作的分段控制线控制。在某些示例中，各个分段可包括显示面板的相同数量的行。如将参照图10B和10C进一步解释的，分段显示架构能够实现有效率的编程和驱动序列，其中，各个分段(各自包括显示面板的多个行)中的像素电路可被操作以同时提供补偿操作，而不是连续地对各行执行补偿操作。
为简洁描述起见，本文中提到的“第k”分段将通过示例的形式描述为包括5个相邻像素电路行的分段。这样，整个显示面板可分为分别具有5行的分段(“子组”)。例如，具有720行的显示面板可分为144个分段，各个分段具有显示面板的5个相邻行。然而，要注意的是，本文中关于分段显示架构的描述通常不限于此，且本文中描述的具有5行的分段通常可扩展至具有多于或少于5行的分段，比如4行、6行、8行、10行、16行、1行或其它行数，分段显示架构将显示面板中的所有行数均匀分开，也可扩展至包括显示面板的非相邻行的分段，比如交错行(奇/偶行)等。
因此，在“第k”分段包括显示面板中5个相邻行的示例中，“第k”分段中“第j”列中的像素电路410a-410x可为在显示面板的“第i”、“第(i+1)”、“第(i+2))”、“第(i+3)”和“第(i+4)”行中的像素电路。各个像素电路包括至各个供给电压线、第一和第二选择线以及发光控制线的连接，这些线被驱动以操作像素电路410a-410x。例如，在“第i”行和“第j”列中的像素电路410a连接至供给电压线26i和27i以及用于“第i“行的第一选择线23i。类似地，在“第(i+1)”行和“第j”列中的像素电路410b连接至供给电压线471和472以及用于“(i+1)”行的第一选择线474(“SEL[i+1]”)；在“第(i+4)”行和“第j”列的像素电路410x连接至供给电压线475和476以及用于“第(i+4)” 行的第一选择线478(“SEL[i+x]”)。“第k”分段中的各个像素电路也连接至分段第二选择线24k和分段发光控制线25k。发光控制线和第二选择线由“第k”分段中所有的像素共享，以使得“第k”分段中各个像素中的发光控制晶体管和第二开关晶体管协调操作。
图10B是图10A所示“第k”分段的示例性操作的时序图。如图10B所示，“第k”分段的操作包括补偿周期510、编程时段520和驱动周期530。在补偿周期510和编程时段520中，分段发光控制线25k(“EM[k]”)设定为高电平以使发光控制晶体管关断，从而减少其在补偿或编程时段的意外发光。在补偿周期510中，分段第二选择线24k设定为低电平以导通“第k”分段中各个像素电路410a-x中的第二开关晶体管。各个像素电路410a-x的第一选择线(例如，23i、474和478等)在补偿周期510中都设定为低电平，并且在数据线22j上施加了斜坡电压。因此，在补偿周期510中，电流被传送通过“第k”分段中的像素电路(由于施加至公共编程电容器416k的斜坡电压)，并且各个像素电路410a-x中的各个栅极节点可根据该电流进行调整(经由各个导通的第二开关晶体管)。因此，在补偿周期中，在像素电路410a-x的各个相应栅极节点上就建立了电压，该补偿周期用于应对各个驱动晶体管中的变化和/或退化，比如由于阈值电压变化和迁移率变化等引起的退化。因此，在该栅极节点上建立的电压与在参照图9A-9C的补偿周期440中建立的栅极节点电压类似。
在补偿周期510结束时，分段的第二选择线24k设定为高电平以关断像素电路410a-x中各自的第二开关晶体管。为了在补偿周期510和编程时段520之间提供一定间隔，补偿周期510可在斜坡时段512之后具有过渡延迟间隔514。在斜坡时段512中，当斜坡电压施加至数据线22j时，选择线(例如选择线24k、23i、474和478等)都为低电平。在过渡延迟时段514中，当数据线从输送斜坡电压转换为输送编程电压时，选择线(例如选择线24k、23i、474和478等)都为高电平以使像素电路410a-x与数据线22j隔开。过渡延迟时段514的时长可基于将数据线22j连接至斜坡电压发生器和/或编程电压驱动器(例如，驱动器4)时所涉及的晶体管的切换速度而确定。斜坡时段512的过渡优选地足够长以 使栅极节点有足够的时间稳定为恰当的电压，该电压与由施加至公共编程电容器416k的斜坡电压生成的电流相关。在一个示例实施例中，补偿周期510的时长可为15微秒，而斜坡时段512持续超过10微秒。
一旦补偿周期510完成，且各个像素电路410a-x的栅极节点稳定在恰当电压从而应对晶体管退化时，数据线22j被操作以在编程时段520中向“第k”分段中的各个像素电路410a-x提供编程电压。分段的第二选择线24k在编程时段520的时长内保持高电平。如图10B所示，编程周期520包括用于各个像素电路的编程间隔序列(例如，第一编程间隔521、第二编程间隔523和最后编程间隔527等)，这些编程间隔与延迟间隔(例如，延迟间隔522、524和526等)交错。在各个编程间隔期间，像素电路410a-x中的各个像素电路在其相应的第一开关晶体管导通时就接收施加至数据线22j的编程电压。各个编程间隔之间的延迟间隔使像素电路与数据线22j断开，同时编程电压被设定为适用于下一个像素电路的下一个值。例如，在各个第一开关晶体管关断以断开像素电路与数据线22j的连接之前，如果数据线22j上的编程电压更新为用于下一个像素电路(例如，下一行的像素电路)的值，就会发生串音现象。因此，在编程间隔之间的延迟间隔减少了在编程期间的串音现象。
编程时段520从第一编程间隔521开始，在第一编程间隔521期间，用于像素电路410a的第一选择线423j(“SEL1[i]”)设定为低电平，而数据线22j设定为编程电压Vp[i，j]。本文中使用的Vp[i，j]是指在特定帧期间适用于显示面板20的“第i”行和“第j”列的编程电压。而且，Vp[i+1，j]还指在特定帧期间适用于显示面板20的“第(i+1)”行和“第j”列的编程电压。由于栅极节点412g与数据线22j之间经由公共编程电容器416k电容耦合，所以编程电压的施加调整了像素电路410a的栅极节点412g处的电压。根据公共编程电容器412k和储存电容器415之间的分压关系对栅极节点412g的电压进行调整，这与参照图9A-9C对编程像素电路410的描述类似。在第一编程间隔521结束时，SEL1[i]设定为高电平以使像素电路410a与数据线22j断开。数据线22j在延迟间隔522期间调整为下一个编程电压，且稳定在下一个编程电压值Vp[i+1，j]以开始第二编程间隔523。在第二编程间隔523期间，SEL1[i+1]设定为低电 平以使像素电路410b经由公共编程电容器416k与数据线22i电容耦合。在第二编程间隔523期间，第二像素电路410b的栅极节点调整的量是基于编程电压Vp[i+1，j]而确定的。在第二编程间隔523结束时，SEL1[i+1]设定为高电平以使像素电路410b与数据线22j断开，并且数据线在延迟间隔524期间调整为另一个编程电压。
在由延迟间隔隔开的编程间隔期间，依次且逐行地对“第k”分段中的各个像素电路进行编程，从而使编程时段520继续。在对应于各行的编程间隔期间，用于正被编程的各行的各自第一选择线分别设定为低电平。因此，图10B所示时段525包括从“第k”分段中的第二行至最后行的恰当数量的不同编程间隔。例如，当“第k”分段包括5行时，时段525包括用于第三个像素电路和第四个像素电路的编程间隔，该编程间隔由延迟间隔隔开。接着编程时段520之后的延迟间隔526使最后编程间隔527与对上一行的编程(在时段525中)隔开。数据线22j在延迟间隔526中被设定为最后编程电压Vp[i+x，j]。在“第k”分段包括5行的示例中，值“x”可为4，但是“x”的值通常会小于各个分段中的行数。用于最后行的第一选择线SEL1[i+x]在最后编程时段527中被设定为低电平，而最后像素电路410x的栅极节点通过经由公共编程电容器416k与数据线22j的电容耦合而根据Vp[i+x，j]进行调整。在最后编程间隔527之后，过渡延迟528便使编程周期520结束。过渡延迟528为数据线22j提供延迟，以调整开始驱动显示器的下一个分段(例如，“第(k+1)”分段)。为了防止串音，SEL1[i+x]在最后编程间隔527结束时设定为高电平，因此，“第k”分段中所有选择线在过渡延迟528期间都为高电平。在“第k”分段中具有5行的示例中，编程时段的时长大约为50微秒，其中大约有10微秒用于各个编程间隔，而伴随的延迟间隔大约可为1至3微秒。通常，延迟间隔的长度取决于开关晶体管的响应速度和改变数据线上的编程电压所需的时间。
在编程时段520之后，“第k”分段就被驱动，以根据在编程时段520中提供的编程电压而在发光间隔530期间发光。在发光间隔530期间，分段的发光线(“EM[k]”)设定为低电平，以根据由各自的储存电容器(例如，储存电容器415)而保持在各自栅极节点(例如，栅极节点412g) 上的电压而使得电流流过驱动晶体管到达“第k”分段中的发光器件。显示面板的各个分段的补偿、编程和驱动步骤重复进行，会在显示面板20上显示单个帧。在驱动间隔530结束时，“第k”分段经历了另一次补偿操作，然后接收用于下一个帧的编程信息。因此，不断地重复显示器中各个分段的补偿、编程和驱动序列会在显示面板20上显示视频。在具体实施例中，驱动间隔530的时长tDRIVE取决于显示器的刷新速率和/或输入视频流的帧速率。例如，对于大约60Hz的刷新速率，tFRAME可约为16毫秒，且tDRIVE≈tFRAME-(tCOMP+tPRG)。而且，各个帧的补偿和编程周期的时长，即tCOMP+tpRG，至少部分取决于显示面板中的分段数。具体地，时长tCOMP+tPRG优选地小于或大约等于tFRAME/nSeg，其中，nSeg为显示器中的分段数。选择时长可以优选地使各个分段在单个帧中依照次序经历补偿周期和编程周期，这发生在该次序被重复以显示下一帧之前。
图10C是图10A所示“第k”分段的另一示例性操作的时序图。与图10B类似，“第k”分段的操作包括补偿间隔540、编程时段550和驱动间隔560。与参照图12A所述的补偿间隔510类似，补偿间隔540开始具有斜坡时段542，在该斜坡时段中，斜坡电压施加至像素电路410a、410b、......、410x以同时为该分段提供补偿操作。然而，在过渡延迟时段544中，第一选择线(例如，SEL1[i]、SEL1[i+1]、......、.SEL1[i+x])全部保持低电平而不是切换为高电平。在过渡延迟时段544开始时，分段的第二选择线24k(“SEL2[k]”)设定为高电平。
在编程时段550中，各个第一选择线设定为低电平直到各个相应行的编程间隔结束为止，在编程间隔结束时，各自的第一选择线设定为高电平，以在施加下一个编程电压之前断开各个像素电路与数据线22j的连接。因此，“第k”分段中后期编程的像素电路可相对于施加至早先编程的像素电路的编程电压而浮空。一旦将与特定像素电路对应的编程电压施加在数据线22j上，相应的第一选择晶体管便在数据线22j调整至不同值之前(通过相应的第一选择线)关断。因为“第k”分段中后期编程的像素电路可在早先编程的像素电路的编程期间浮空，所以由相应储存电容器(例如，415)保持的后期编程的像素电路的栅极节点的调整量就 由在第一开关晶体管(例如，417)刚刚关断前的数据线22j上的电压确定。因此，和图10B中的设置相比，图10C中的设置使得第一选择线(SEL1[i]、SEL1[i+1]、......、.SEL1[i+x])上总体的电压变化要小，这就减轻了用于操作选择线的地址驱动器8的负担。
第一编程间隔551开始时所有的第一选择晶体管都设定为低电平且数据线22j设定为Vp[i，j]。第一编程间隔551结束时，在数据线22j在延迟间隔552期间调整为Vp[i+1，j]之前，SEL1[i+1]设定为高电平。在延迟间隔552期间，当第一像素电路410a断开与数据线22j的连接时，将下一个编程电压Vp[i+1，j]施加在数据线22j上。像素电路410b在第二编程间隔553期间被编程。SEL1[i+1]在延迟间隔554期间被设定为高电平，以断开第二像素电路410b与数据线22j的连接。与上面描述的最先个两行的步骤类似的方式，“第k”分段中的其余像素电路在时段555中被编程，在数据线22j被调整为下一行的编程电压之前，各个像素电路就断开与数据线22j的连接。最后编程间隔557之前是延迟间隔556，在延迟间隔556期间，数据线22j调整为Vp[i+x，j]。在最后编程间隔557结束时，SEL1[i+x]在过渡延迟558期间设定为高电平，这时所有的第一选择线SEL1[i]、SEL1[i+1]、......、.SEL[i+x]都设定为高电平且“第k”分段完成编程。一旦“第k”分段被编程后，发光间隔560就开始驱动“第k”分段中的像素，以根据储存在相应储存电容器中的编程信息发光。在驱动间隔560期间，显示器中的其它分段被操作以提供补偿和/或编程操作。
图11A图示了像素电路610的其它配置，其配置为经由编程电容器616而对像素电路编程，该编程电容器616经由第一选择晶体管617在栅极节点612g处连接至驱动晶体管612的栅极端子。像素电路610也包括储存电容器615和第二开关晶体管618，储存电容器615连接至驱动晶体管612的栅极端子，第二开关晶体管618配置为使驱动晶体管612的栅极端子根据流过驱动晶体管612的补偿电流而进行调整。像素电路610可在上面参照图1所述的显示系统50中实施，且可为布置为行和列以形成显示面板(比如参照图1所述的显示面板20)的多个类似像素电路之一。图11A中的像素电路610在某些方面与图9A和9B中的像素电路 410和410”类似，但区别在于第二开关晶体管618的配置。与上面描述的像素电路410和410相比，所述配置上的区别可以实现像素电路610的特定性能优点。具体地，第二选择晶体管618连接至编程电容器616与第一选择晶体管617之间的点而不是直接连接至栅极节点612g。
类似地，像素电路610包括第一选择线23i(“SEL1”)和第二选择线24i(“SEL2”)，这两个选择线分别用于操作第一选择晶体管617和第二选择晶体管618。像素电路410也包括至发光控制线25i(“EM”)的连接。第一选择线23i和第二选择线24i和发光控制线25i可由显示系统50中的地址驱动器8根据来自控制器2的指令而操作。编程信息作为数据线22j上的编程电压而被传送，数据线22j由数据驱动器4驱动。两个电压供应线26i和27i供给用于根据编程信息传送通过像素电路610的驱动电流的电流源和/或电流吸收器。与上面图9A-9C中的像素电路410和410”的描述类似，数据线22j也由斜坡电压驱动以生成补偿电流，该补偿电流经由编程电容器616而流过像素电路。斜坡电压可由数据驱动器4中的系统或单独的斜坡电压发生器提供，该系统或该斜坡电压发生器在需要将斜坡电压提供至数据线22j期间选择性地连接至数据线22j。
像素电路610还包括根据发光控制线25i操作的发光控制晶体管622以及发光器件614(比如有机发光二极管或另外的发光器件)。驱动晶体管612、发光控制晶体管622与发光器件614串联连接，以使得当发光控制晶体管622导通时，传送通过驱动晶体管612的电流也被传送通过发光器件614。像素电路610还包括储存电容器615，该储存电容器615的第一端子在栅极节点612g处连接至驱动晶体管612的栅极端子。储存电容器615的第二端子连接至电压供应线26i或另一个合适的电压(例如，参考电压)以使储存电容器615根据编程信息而被充电。编程电容器616串联连接在数据线22j与第一开关晶体管617之间。因此，第一开关晶体管617连接在编程电容器616的第一端子与栅极节点612g之间，而编程电容器616的第二端子连接至数据线22j。
如上面提到的，第二开关晶体管618连接在编程电容器616与第一选择晶体管617之间的点和驱动晶体管612与发光控制晶体管622之间的点之间。因此，第二选择晶体管618通过第一选择晶体管617连接至 驱动晶体管的栅极端子。在该配置中，驱动晶体管612的栅极端子通过两个串联连接的晶体管(例如，第一选择晶体管617和第二选择晶体管618)而与发光控制晶体管622隔开，这与图9B的像素电路410中的晶体管418和419的设置类似。通过两个串联连接的晶体管将栅极节点612g与驱动电流的路径隔开，可以防止驱动晶体管612的源极/漏极端子上的影响对栅极节点612g的电压产生影响，这减小了通过驱动晶体管612的漏电流。
再次参照图9A和11A，像素电路610中某个晶体管提供的功能在某些方面与像素电路410中相应晶体管提供的功能类似。例如，以与驱动晶体管412类似的方式，驱动晶体管612基于施加至栅极节点612g的电压而将来自电压供应线26i的电流从第一端子(例如，源极端子)导向至第二端子(例如，漏极端子)。被引导通过驱动晶体管612的电流被传送通过发光器件614，发光器件614以与发光器件414类似的方式根据流过其的电流而发光。以与发光控制器422类似的操作方式，发光控制器622可选择地使流过驱动晶体管612的电流可以导向发光器件614，从而通过减少发光器件614在非发光时段的意外发光而提高显示器的对比度。第一选择晶体管617选择性地将编程电容器616连接至栅极节点612g，以使栅极节点612g受到通过与数据线22j的电容耦合而经由编程电容器616传送的编程电压和/或补偿电流的影响。像素电路610还包括连接在栅极节点612g和电压供应线26i(或另一个适合的电压)之间的储存电容器615。第一开关晶体管617使栅极节点612在像素电路610的发光操作期间与数据线22i隔开(例如，不电容耦合)。
第二选择晶体管618由第二选择线24i操作，以选择性地将驱动晶体管612的第二端子经由第一选择晶体管617连接至栅极节点612g。因此，当第一选择晶体管617和第二选择晶体管618导通时，在电压供应线26i至栅极节点612g之间经由驱动晶体管612提供了电流路径，以使栅极节点612g上的电压调整至适合于传送补偿电流通过驱动晶体管612的电压。第二选择晶体管618也被操作，以当第一选择晶体管617关断时选择性地连接编程电容器616，以通过经由发光控制晶体管622将编程电容器616放电至OLED电容(“COLED”)而重置编程电容器616。重置 编程电容器616可在补偿和编程之前进行，以最小化先前帧对显示器的影响。
当第一选择晶体管617关断时，在不受数据线22j影响的情况下，像素电路610根据储存在储存电容器615上的电荷而驱动电流通过发光器件614。因此，与像素电路410类似，包括多个类似于像素电路610的像素电路的显示阵列可被操作，以使某些电路被驱动而发光，同时连接至公共数据线的其它像素电路经历补偿或编程操作。换句话说，像素电路610能并行执行不同的功能(例如，编程、补偿和发光)。
图11B是图11A所示像素电路610的示例性操作的时序图。像素电路610的操作包括重置周期630、补偿周期640、编程周期650和发光周期660(本文也称为驱动周期)。通过操纵数据线22j以为像素电路610提供补偿和编程的整个时长是具有时长tROW的行时段636。时长tROW可基于显示面板20中的行数和显示系统50的刷新速率而确定。
重置周期630包括第一阶段632和第二阶段634。在第一阶段632期间，发光控制线EM[i]设定为高电平以关断发光控制晶体管622并停止像素电路的发光。一旦发光控制晶体管622关断，驱动电流就停止流过发光器件614，且发光器件614上的电压变为OLED的关断电压VoLED(关断)。当发光控制晶体管622关断时，电流停止流过驱动晶体管612，在第一阶段632期间在驱动晶体管612上的压力减小。
例如，发光器件614可为有机发光二极管，该有机发光二极管的阴极连接至VSS，阳极在节点614a处连接至发光控制晶体管622。在第一阶段632结束时，节点614a处的电压相对于VSS稳定为VoLED(关断)。在第二阶段634期间，发光控制线25i设定为低电平，同时第二选择线24i也被设定为低电平且数据线22j设定为参考电压VREF。因此，第二选择晶体管618和发光控制晶体管622导通，以使编程电容器416连接在施加有VREF的数据线22j与施加有VoLED(关断)的节点614a之间。第一选择晶体管617在第二阶段634期间由第一选择线23i保持为关断，以使得驱动晶体管612的栅极在重置周期630中不受影响。
发光器件614图示为与OLED电容624(“COLED”)并联，OLED 电容624代表发光器件614的电容。OLED电容624通常比编程电容器616的电容大，以使得在第二阶段634中Cprg与COLED(经由发光控制晶体管622和第二选择晶体管618)的连接使Cprg616上的电压基本上放电至COLED624。于是，OLED电容624用作电流源或电流吸收器以释放Cprg616上的电压，从而重置编程电容器616。在第二阶段634期间，Cprg616和COLED624串联连接，且VSS和VREF之间的电压差根据分压关系而分配到Cprg616和COLED624上，大量的压降施加至这两个电容中较小的一个上。假设COLED比Cprg大，那么Cprg上的电压就接近VREF+VOLED-VSS。因为在第一阶段632期间OLED614关断，且节点614a处的电压可以稳定为VoLED(关断)，所以在第二阶段634期间节点614a上的电压改变不足以导通OLED614，因此不会出现意外发光。
在重置周期630之后，第一选择线23i和第二选择线24i和发光控制线25i进行操作以提供补偿周期640、编程周期650和驱动周期660，这与参照图9C详述的补偿周期440、编程周期450和驱动周期450类似。因为像素电路610在重置周期630后的操作基本上与上面已经描述的显示电路410和410’的操作类似，所以下面只是简单地描述补偿周期640、编程周期650和驱动周期660。
将斜坡电压在补偿周期640中施加在数据线22j上，以经由编程电容器616将补偿电流传送通过像素电路610。补偿周期640从参考电压时段642开始，在参考电压时段642中，数据线22j保持在参考电压VRFF不变。在斜坡时段644中，数据线22j上的电压以基本上恒定的时间倒数从VRFF降至VA，以将电流传送通过驱动晶体管612和第二开关晶体管618，且使栅极节点612g根据传送的电流进行调整。在编程周期650中，数据线22j设定为编程电压VP，同时第一选择晶体管617导通且第二选择晶体管618关断。一个以上延迟时段(例如，时段652)可使重置周期630、补偿周期640、编程周期650以及驱动周期660隔开。
显示器正寻求更高的像素密度，这会影响设计者以更小的面积创建像素电路从而增加单位面积上的像素数。为了节约空间，像素电路设计者希望尽可能地减少组件并且如果可能就使用较小的组件。已经采用了 减小的电容，所述减小的电容固有地对数据线上的动态效应更加敏感。在重置周期630中重置编程电容器616会减小先前帧在补偿周期640和编程周期650中的影响，还会减小动态效应，从而可以选择编程电容器的减小的电容值，这会节约电路布局中的空间并使像素密度增加。
图12A示出了显示面板的一部分的电路图，在该部分中多个像素电路610a、610b和610x设置为共享公共编程电容器616k。像素电路610a、610b和610x代表适合包含在显示系统(比如，参照图1所述的显示系统50)中的显示面板的一部分。像素电路610a-x为在显示面板的共同列(例如，“第j”列)中的像素电路组，并且是在显示面板的相邻行中(例如，“第i”行、“第(i+1)”行、一直到“第(i+x)”行)中的像素电路组。像素电路610a-x的配置与上面参照图11A-11B所述的像素电路610的配置类似，不同之处在于像素电路610a-x的组共享公共编程电容器616k。像素电路610a-x的组分别连接至分段数据线666，分段数据线666连接至公共编程电容器616k的第一端子，而公共编程电容器616k的第二端子连接至数据线22j。
像素电路610a-x的组共享公共编程电容器616k，该像素电路的组包含在显示面板20的分段中，该显示面板20的分段是显示面板20中像素电路的子组。包括显示电路610a-x的分段也可扩展至与像素电路610a-x在共同行中的各个像素电路，即扩展至在显示面板20中与像素电路610a-x具有共同的第一选择线(SEL1[i]至SEL11[i+x])的像素电路。在该分段的多个像素电路中，在显示面板20的相同列中的像素电路、即连接至相同数据线(DATA[j])的像素电路共享公共编程电容器616k且根据分段的发光和第二选择线24k和25k而受到控制。为方便起见，像素电路610a-x组(和与像素电路610a-x在相同行中的像素电路)在本文称为“第k”分段。
为了便于简洁描述，本文中提到的“第k”分段将通过示例的形式描述为包括5个相邻行的像素电路的分段。这样，整个显示面板可分为各自具有5行的分段(“子组”)。例如，具有720行的显示面板可分为144个分段，每个分段具有显示面板的5个相邻行。然而，要注意的是，本文中关于分段显示架构的描述通常不限于此，且本文中描述的具有5 行的分段通常可扩展至具有多于或少于5行的分段，比如4行、6行、8行、10行、16行、1行或其它行数，该分段显示架构地将显示面板中的所有行数分开，也可扩展至包括显示面板中非相邻行的分段，比如交错行(奇/偶行)等。
图12B是图12A所示“第k”分段的示例性操作的时序图。“第k”分段的操作包括重置和补偿时段670、编程时段680和驱动周期690。重置和补偿时段670包括第一阶段672，在第一阶段672期间，“第k”分段中的发光器件通过分段的发光控制线25k(“EM[k]”)的操作而关断。在第一阶段672期间，“第k”分段中各个像素电路中的发光控制晶体管(例如，622)关断，这使各个像素电路中的发光器件稳定在其各自的关断电压。第一阶段672之后是第二阶段674，在第二阶段674中，分段的第二选择线24k(“SEL2[k]”)和EM[k]25k都设定为低电平，以使各个分段的编程电容器616k放电至在各个分段中的OLED电容(例如，COLED)。在第二阶段674期间(“放电阶段”)，用于公共数据线的各个分段中的OLED电容通过分段的数据线666而并联。因此，并联的OLED电容的总电容就提供电流源或电流吸收器，以释放分段的编程电容器616k上的电压，从而清除来自于分段的编程电容器616k的先前帧的影响。
在第一阶段672和第二阶段674之后，分段的编程电容器根据在第二阶段574期间施加到数据线22j上的参考电压VRFF而重置。接着分段的发光线25k就设定为高电平以防止“第k”分段中的发光器件614在补偿和编程操作期间的意外发光。执行补偿时，将数据线22j在参考时段676初始化为初始电压VRFF，接着在斜坡时段678中为数据线22j提供斜坡电压。斜坡电压以基本上恒定的时间倒数从VREF变为VREF-VA，以使补偿电流传送通过分段的编程电容器616k。在施加斜坡电压时段，分段中的第一选择线(例如，选择线23i、662和664)和分段的第二选择线24k保持低电平，以使该分段中各个驱动晶体管的栅极根据通过分段的编程电容器616k传送通过像素电路的补偿电流而调整。因此，在补偿周期中，在像素电路610a-x的各个栅极节点上就分别建立了电压，该电压用于应对各个驱动晶体管的变化和/或退化，该退化比如是由于阈值电压变 化和迁移率变化引起的退化。
在重置和补偿时段670之后，SEL2[k]在补偿时段680中设定为高电平以固定该分段中各个像素电路的储存电容器上的补偿电压。通过在编程间隔期间为各行依次选择各自的第一选择线(SEL1[i]、SEL1[i+1]、......、SEL1[i+x])来依次对“第k”分段中的行进行电压编程，该编程间隔由包含在编程时段680中的延迟间隔隔开。各行的编程电压在恰当的编程间隔期间被提供在数据线22j上。在对各个行分别进行编程后，各个第一选择线被设定为高电平以使驱动晶体管与分段的数据线666断开，并且在不影响已经编程的像素上的电压的情况下，对该分段中的随后像素电路进行编程。接着，像素电路根据储存在其各自的储存电容器(例如，储存电容器615)中的电压而在驱动时段690被驱动发光。于是，编程时段680和驱动时段690与上面参照图1OB-10C所述的编程时段520和550和驱动时段630和560类似。
图13A图示了用于驱动分段显示器的单个帧的时序图。图13A中的示例性时序图涉及如下的设置：显示面板被分为多个分段，各个分段具有5行，从而第一分段包括第1～5行，第二分段包括第6～10行，等等。最后分段包括第Y～NR行，其中，NR为显示器中的行数，Y为比NR小4的数。然而，本发明并不限于具有5行的分段和具有相邻行的分段。例如，具有两行的显示器分段可形成：包括所有偶数行的第一分段和包括所有奇数行的第二分段。在另一个示例中，分段的显示器可包括：包括在奇数行和奇数列中的像素的第一分段、包括在奇数行和偶数列中的像素的第二分段、包括在偶数行和奇数列中的像素的第三分段以及包括在偶数行和偶数列中的第四分段。其它的分段示例也可适用于本发明，但是为了简洁起见，要注意地是，本文中描述的用于分段的显示器的驱动方案可适用于具有少于或多于5行的分段，也适用于包括非相邻行的分段，还适用于仅包括部分行的分段。
参照图13A，驱动显示系统50的数据线(例如，22j和22m等)以使第1～5行(第一分段)在补偿周期(701)中得到补偿，接着使第1～5行在编程周期(702)中得到编程，然后使第1～5行在发光周期(703)中被驱动发光。补偿、编程和发光的序列可例如根据图1OB-10C中所示 的时序图执行。用于第一分段的补偿周期(701)和编程周期(702)的时长为时长tSEGMENT。当分段数相对较多时，时长tSEGMENT可大约由tSEGMENT≈tFRAME/(分段数)给出。在第一分段的编程(702)之后，数据线(例如，22j和22m等)被驱动以为第6～10行中的像素提供补偿周期(704)、编程周期(705)和发光周期(706)。该步骤继续为显示面板20中的所有分段提供补偿和编程，直到在补偿周期(708)和编程周期(709)中驱动最后分段(第Y～NR行)。
在另一些示例中，重置时段可出现在补偿时段701、704和708之前，以重置各个分段中的各个分段编程电容器。该重置时段可与上面参照图10A-12B所述的重置周期类似，且包括第一阶段和第二阶段。在第一阶段期间，分段中的发光器件通过分段的发光控制线而关断，以使发光器件(和OLED电容)上的电压稳定在OLED关断电压。在第二阶段期间，分段的编程电容器连接至OLED电容以对分段的编程电容器进行放电，同时参考电压被施加至数据线以重置分段的编程电容器，且降低先前帧对像素电路操作的影响。在包括重置时段的示例中，时长tSEGMENT大约为补偿周期701、编程周期702以及重置时段的第二阶段的时长之和。重置时段的第一阶段不包含在tSEGMENT中，这是因为tSEGMENT表示各个分段操作数据线22j的时长，而数据线22j在重置时段的第一阶段中与该分段是断开的，即第一和第二选择线在第一阶段(例如，672)中设定为高电平。
图13A的时序图所提供的驱动方案使驱动器4基本上连续地使用数据线(22j和22m等)以传送斜坡电压和/或编程电压，而不需要所有的像素被驱动发光且没有一个像素经历编程和/或补偿操作的时段。本发明的各个方面所提供的并行操作方案从而最大化了可用于编程和/或补偿的时间。此外或可替换地，本发明的各个方面所提供的并行操作方案最大化了可由根据该并行操作方案操作的显示系统提供的帧速率。
而且，通过使像素几乎全部时间都处于驱动周期中而不受编程和补偿，这通过第一开关晶体管417和储存电容器415的作用是可能的，因此显示器操作的占空比接近100％。结果，发光器件可被驱动发光，发出的光的强度大致为以50％占空比中操作的显示器发出的光的强度的一 半，并且在各个帧仍然保持从显示器输出的相同的累积光。因此，本发明中实现的相对较高的占空比使发光器件以减小的强度发光，而这对应于减小的驱动电流。相对于以更高驱动电流对发光器件和/或驱动晶体管中的半导体材料产生更多的电气压力的情形相比，以减小的驱动电流驱动发光器件与驱动晶体管会使得这些组件老化(“退化”)相对较少。
图13B是对应图13A中时序图所示的驱动方案的流程图。该流程图的操作通常参照图10A所示的示例性显示系统来描述，然而，该流程图也适用于图12A所示的显示系统。通过将由分段共享的选择线调整至适合于补偿的值，从而选择下一分段(710)。例如，在图10A所示的显示面板配置中，分段的第二选择线24k设定为低电平，以将由斜坡电压生成的电流传送通过驱动晶体管，而分段的发光线25k设定为高电平以防止在编程和补偿期间的意外发光。在图12A所示的显示面板配置中，可调整选择线以提供重置和补偿，这与在图12B的重置和补偿时段670中的操作类似。选定的分段中的像素接着经历补偿操作(712)。补偿操作可通过在数据线22j上生成电压斜坡而执行，该电压斜坡施加至公共编程电容器416k以将相应电流施加至分段中的像素(例如，410a-x)。在补偿操作期间，各个第一选择线23i、474和478也设定为低电平以使得相关的第一开关晶体管(例如，417和617)保持导通。在补偿操作期间，像素电路410a-x的栅极端子白调整至可以应对驱动晶体管阈值电压发生变化的电压。由于穿过相应驱动晶体管的电流通过第二开关晶体管，所以发生了白调整，这调整了驱动晶体管的栅极端子。
补偿操作结束时，通过分段的第二选择线24k而关断第二晶体管。接着对选定分段中的像素一次一行地进行电压编程。通过将用于分段的第一行的第一选择线(例如，23i)设定为低电平而选择第一行(714)。接着，通过设定数据线以提供适合于第一行中的像素的编程电压而对分段的第一行进行编程(716)。用于第一行的第一选择线(例如，23i)设定为高电平，以使像素的栅极节点和储存电容器415与数据线22j断开，编程信息由储存电容器415保持。选择该分段中的下一行(718)，并类似于第一行而对其进行电压编程(720)。如果分段中的所有行还没有被全部编程(722)，那么就对分段中的下一行进行选择(718)和编 程(720)，并且重复该过程，直到分段中所有的行都已被编程为止。
一旦分段中的所有行都被编程(722)后，便对该分段执行驱动操作(724)。在驱动操作(724)期间，用于该分段的分段发光线24k设定为低电平，以使该分段中的各个像素中的发光晶体管(例如，422和622)将电流经由驱动晶体管(例如，412和612)而传送至发光器件(例如，414和614)。在驱动操作期间，分段中各个像素电路中的第一和第二开关晶体管关断，以使得编程信息独立于数据线上的当前值而由各个像素电路中的储存电容器保持。将选定的分段设定在驱动操作(例如，驱动周期530、560和690)中，驱动方案就返回到开始以选择显示器中的下一分段(710)，并对下一分段和各个后续的分段中重复进行操作，直到再次返回到最初的分段为止。在显示器同一分段中的连续的补偿和编程操作之间经历的时间中显示视频显示器的单个帧。
图14A和14B提供了如图9A和9B所示像素电路在给定器件参数的变化的条件下的像素电流的误差百分比的实验结果。具体地要注意的是，像素电路的误差百分比与发光器件的亮度的误差百分比相关，这是因为发光器件发出的光与通过该器件的电流成比例。图14A提供了来自图9B所示像素电路410’中的像素电流的模拟误差，其中，该像素电路在灰阶数据值的范围中被编程，驱动晶体管412的迁移率的变化为40％(例如，从0.8至1.2)。如图14A所示，对于大多数灰阶值，像素电流的误差约在6％以下，而对于非常低的像素电流就大约接近10％，即使驱动晶体管412上的迁移率变化为40％。
图14B提供了来自图9B所示像素电路410’中的像素电流的模拟误差，其中，像素电路在灰阶数据值的范围中被编程，并且驱动晶体管412的阈值电压变化为3.5V(例如，从-0.5V至-4.0V)。如图14B所示，对于大多数灰阶，像素电流中的误差约在6％以下，而对于非常低的像素电流就大约接近8％，即使驱动晶体管412上的阈值电压变化为3.5V。
像素电路410’实现了图14A和14B所示的模拟误差结果，像素电路410’上所布置的晶体管组件如下表1所示。因此，表1为像素电路410’中的组件提供了单个非限制性潜在值列表。对于电容器值，要注意的是，当储存电容器为200fF和编程电容器为270fF时已经进行了试验。 通常，编程电容器的电容器值Cprg、储存电容器的电容值Cs、斜坡的动态范围(例如，电压从斜坡的最大值变为最小值)以及将经由斜坡电压和编程电容器生成的期望偏置电流都可计算出显示时间。例如，当动态范围为4V时，Cprg可为230fF而Cs可为170fF，以在15μs的补偿周期中提供所需的偏置电流。
电路组件规格图9B中的元件驱动晶体管W/L＝5/5μm412第一开关晶体管W/L＝4/4μm417第二开关晶体管W/L＝4/4μm418其它开关晶体管W/L＝4/4μm419发光晶体管W/L＝4/4μm422储存电容器400fF415编程电容器270fF416
表1：图9B所示像素电路中的电路元件的示例值
图14A和14B表明：由于迁移率变化或阈值电压变化而造成的驱动晶体管412的退化通过本文描述的像素电路而得到很好的补偿。通常，本文中描述的像素电路是如此提供补偿的，即施加电流以使驱动晶体管根据驱动晶体管的参数(VT、Cox和μ等)且例如参照等式14-20而调整其栅极电压。如本文所述，补偿操作可在编程(例如，图9A-9C)先前、在编程(例如，图8A-8B)期间、或在编程(图4A-4F)之后进行。而且，本文中分开描述的像素电路和驱动方案的各个方面和特征可进行修改，以将单独描述的的特征组合为单个像素电路和/或操作方案。例如，在补偿期间，使用斜坡电压以生成通过驱动晶体管的电流可应用于图4A-4F的像素电路210，或者，在数据线上使用的偏置电流可应用于图9A-9C的像素电路410，或者，图8A的像素电路310可修改为包括与图9A-9B的储存电容器415类似的第二电容器，等等。
图15A是示出栅极驱动器8的一部分的电路图，该部分包括控制线(“CNTi”)以调节各个分段的第一选择线。例如，地址驱动器8可包 括各个分段中被共享的线(例如分段的发光线25k和分段的第二选择线24k)的输出。地址驱动器8也可包括栅极输出(“栅极k”)，该栅极输出与控制线734结合以生成连接至显示面板中各个分段的第一选择线740。如图15A所示，栅极输出738经过由控制线734操作的第一开关730而连接至第一选择线740。反向控制线(“/CNTi”)736控制第二开关732。第二开关732的一侧连接至高压线(“Vgh”)742。第二开关732的另一侧电连接至第一开关730的除了连接至栅极输出738的节点之外的节点。即，第二开关732电连接至第一开关730的也连接至第一选择线740的节点。当第二开关732闭合而第一开关730打开时，第二开关732于是将高压线742上的电压传送至第一选择线740。选择性地接收栅极输出738或者高压线742的输出取决于控制线734和反向控制线736的状态。
反向控制线736配置为提供与控制线734相反的信号，因此，当CNTi线高电平时，/CNTi线就低电平，反之亦然。开关734和736分别根据控制线734和反向控制线736上的信号而打开和闭合，因此当第二开关732闭合时第一开关730打开，反之亦然。因此，当控制线734为高电平(反向控制线736为低电平)时，第一选择线630经由闭合的第二开关732而接收高电压线742上的高电压。当控制线734为低电平(反向控制线736为高电平)时，第一选择线740接收栅极输出738上的电压。
图15B是用于为最先的两个分段提供第一选择线的最先两个栅极输出750和760的示意图。因此，第一栅极输出(“栅极#0”)750可连接至用于显示器中最先的五行的第一选择线751-755，最先的五行构成显示器的第一分段。第一栅极输出750经由被控制线734之一控制的开关而连接至各个第一选择线751-755。在至少某些示例中，在栅极输出750与各个第一选择线751-755之间的可切换连接与图15A所示的设置类似。各个可切换连接可包括两个分别由控制线和反向控制线(与线734和736类似)控制的开关(与开关730和732类似)，以使得当一个开关闭合时另一个开关打开，并且第一选择线根据控制线值而接收栅极输出750上的电压或高电压Vgh。
在一个示例中，当第一控制线CNT1设定高电平时，用于第一行751 的第一选择线(“SEL1(1)”)接收高电压Vgh。当CNT1为高电平时，在SEL1(I)751与第一栅极输出750之间的开关就打开，因此SEL1(1)751不接收第一栅极输出750上的电压。然而，当CNT1为高电平时，与CNT1相反的是，本文所称的“/CNT1”就设定为低电平，连接至SEL1(1)751而非连接至第一栅极输出750的开关(未图示的开关，但是其与图15A中开关622的设置类似)导通，以将SEL1(1)连接至Vgh。图15B所示的盒装的开关于是分别代表如图15A所示设置的两个开关，以将第一选择线751-755选择性地连接至栅极输出750或高电压Vgh。
如图15A-15B所示，仅当第一栅极输出750为低电平且第一控制线CNT1也为低电平时，SEL1(1)751才为低电平。在第一栅极输出750为高电平的时段中，比如在第一分段未被选中以进行补偿和/或编程的时段中，无论CNT1是低电平且SEL1(1)751从第一栅极输出750接收高压，还是CNT1为高电平且SELl(1)751从高压线742接收高电压，SELl(1)751总是为高电平。用于第一分段的其它行的第一选择线752-755也是类似地设置。因此，第一分段中的第一选择线751-755仅在在第一栅极输出750为低电平的时段中为了导通第一分段的像素中的各个第一开关晶体管才是低电平，否则，第一选择线751-755保持高电平。
第二栅极输出760连接至用于显示器的第二分段的第一选择线761-765，各个第一选择线761-765根据控制信号而接收第二栅极输出760上的电压或高电压Vgh。用于生成第一分段的第一选择线的控制线信号(例如，CNTl、CNT2、......、CNT5)也用于驱动第二分段的第一选择线。显示阵列中包含用于各个分段的单独栅极输出(与栅极输出750和760类似)，各个栅极输出用于驱动图15A-15B所示各个分段中的第一选择线。最后分段由根据最后的栅极输出而控制的第一选择线(“栅极#n”)驱动。在一个示例中，即当各个分段包括5行时，最后一分段因此包括第n×5+1～n×5+5行，其中数字n为以零开始的分段数的指数，各个分段递增至“第(n+1)”分段，这由被指代为“栅极#0”的第一分段所反映。在每分段中有5行的示例中，总分段数由(行数)/5给出。
在上面的描述中为了简洁起见，各种信号，比如栅极输出750和760以及控制线都描述为“输出”。然而，要理解，地址驱动器(比如图1 所示显示系统50的地址驱动器8)的实施可配置为具有用于各个第一选择线、分段的第二选择线和/或分段的发光控制线的输出的整体单元，以在必要时操作本文描述的像素电路。具体地，根据本发明配置的地址驱动器可设置有一个以上由控制线操作的开关，例如，图15A所示的开关730和732可以位于地址驱动器的内部或外部。
在某些示例中，开关730和732可为晶体管，控制线734和反向控制器732可连接至该晶体管的栅极，从而选择性地控制晶体管的沟道区的导电以使得打开或闭合开关730和732。
图16是通过地址驱动器操作的像素阵列的时序图，地址驱动器使用控制线生成第一选择线信号。图16所示的时序图为显示器的“第k”分段提供了补偿、编程和驱动操作，这与图1OB或图12B所示的时序图类似。然而，图16的时序图使用控制线734(例如，CNTl、CNT2、......、CNT5)而生成第一选择线(例如，图10B和图12B的SEL[i]、SEL[i+1]等)。为了描述控制线734生成选择线的操作，图16的时序图图示了图10B中使用的选择线的生成，于是图16所示的补偿周期510、编程周期520和驱动周期530分别对应于图10B中的各个周期。
栅极输出线(“Gate[k]”)设定为低电平以开始补偿周期510并且在编程时段520中也保持低电平。Gate[k]信号因此与分段的发光线(“EM[k]”)几乎相反。然而，Gate[k]信号在过渡延迟528开始时设定为高电平，而分段的发光线直到过渡延迟528之后才会变为低电平。在Gate[k]信号设定为低电平的整个时段中，当各个控制线都为低电平时，“第k”分段中的第一选择线为低电平，当各个控制线都为高电平时，第一选择线就为高电平。于是，对图1OB中的第一选择线的时序的讨论以实现“第k”分段中像素电路410和410’的补偿和编程，适用于图16所示的控制线的时序。具体地要注意的是，在图10C中的驱动方案中，第一选择线保持为低电平，一直到在各个相应编程时段551和553结束时才变为高电平，该驱动方案可通过使用适用于提供图10C所示时序图的栅极输出和控制线而实施。此外，可通过使用适用于提供图12B所示时序方案的栅极输出和控制线，以提供图12B所示时序方案，从而操作图12A的显示系统以提供重置操作。
在“第k”分段的补偿和编程之后，通过将栅极输出线Gate[k+1]设定为低电平，控制线CNT1、CNT2、......、CNT5重复从前一周期开始的时序以在“第(k+1)”分段中的第一选择线上生成第一选择线信号，就启动下一分段、即“第k”分段之后的分段。要注意的是，因为“第k”分段的栅极输出Gate[k]为高电平，“第k”分段中的第一选择线在“第(k+1)”分段的补偿和编程期间保持高电平。
通过根据再次用于显示阵列的各个分段的控制线而以分段的方式调整第一选择线，相对于单独地生成用于显示阵列中的各个第一选择线的信号的地址驱动器而言，至少去除了地址驱动器的一些计算负担。包括类似于图15A和15B的开关的地址驱动器需要产生的仅仅是控制线信号和各个栅极输出信号，用于显示器中各行的第一选择线信号是根据栅极输出信号和控制线信号经过切换结构而生成的。地址驱动器也可产生分段的发光线信号和分段的第二选择线信号。
图17A是源驱动器770的方块图，该源驱动器具有集成电压斜坡发生器780以驱动显示面板中的各个数据线。在某些示例中，源驱动器770可用作图1所示显示系统50的数据驱动器4以提供用于对显示系统中的像素电路进行编程和补偿的数据电压和/或斜坡电压。源驱动器770也包括数据寄存器774和数模转换器(“DAC”)778。数据寄存器774储存对应于编程信息772的数字数据以提供给显示阵列的各个数据线(例如，790a和790b等)。编程信息772可为从视频数据源传送来的视频数据流，且可经由控制器(比如显示系统50的控制器2)而提供。数据寄存器774经由连接776将数字数据传送至DAC778。DAC778将数字数据转换至编程电压，且将编程电压提供在一个以上模拟输出线784上。DAC778可为电阻梯或电阻泡沫型(resistive lather)DAC，其经由精确电阻器阵列生成变化的电压输出，该精确电阻器选择性地连接至模拟输出线784以提供期望的电压输出。通常，显示阵列的各个列可有一个模拟输出线784，或者当用多路复用器在多个列之间共享模拟输出时，各个列的模拟输出线784就少于一个。
数据线790a、790b和790c对应于参照图1中的显示系统所述的数据线22j和22m以及本文提供的多个像素电路配置。数据线790a-c将编 程电压(来自DAC778)或斜坡电压(来自斜坡电压发生器780)供给显示系统中的像素。各个数据线790a-c经由缓冲器789连接至模拟输出线784和斜坡线782。缓冲器789使DAC778和斜坡电压发生器780与显示面板的负载隔开。缓冲器789可认为是放大器，该放大器用于根据DAC778和/或斜坡电压发生器780的输出而调整数据线790a-x上的电压，并同时防止面板的负载影响DAC。各个缓冲器789经由两个开关786和788交替地连接至DAC778或斜坡电压发生器780。第一开关786将缓冲器789连接至DAC778的模拟输出线784。第二开关788将缓冲器789连接至斜坡电压发生器780的斜坡线782。开关786和788根据控制信号(例如，来自控制器4和/或地址驱动器8的控制信号)而操作以在补偿间隔期间传送斜坡电压并在编程间隔期间从DAC778传送编程电压。
斜坡电压发生器780需在斜坡线782上产生具有基本上恒定的时间倒数的时变电压，以适合于提供本文中参照图9-13描述的补偿功能。具体地，来自斜坡电压发生器780的时变电压适合于施加至编程电容器(例如电容器416、416k、616和616k)，以生成通过驱动晶体管412和612的补偿电流，从而使像素电路的栅极节点根据像素电路的退化而进行调整。
斜坡电压发生器780可包括连接至电容器上的斜坡线782的电流源，比如与电容器串联连接的电流源。斜坡电压发生器780还可包括数模转换器(“DAC”)，该数模转换器接收数字值的时变序列，从而产生通常限定时变电压斜坡的电压的时间变化序列。数字值序列可为一系列数字值或可为单调增加或减小的数字值，以使提供在斜坡线782上的电压斜坡按照期望地连续地增加或减小。
根据具体选定的像素电路配置，斜坡电压相对于时间可为递减电压斜坡或递增电压斜坡。本文中讨论的许多像素电路都描述了递减电压斜坡，从而电流可通过像素电路的驱动晶体管抽取。然而，以美国专利申请公开号US2010/0207920公开的共同转让的未决美国专利申请No.12/633,209，其全部内容以引用的方式并入本文，其公开的像素电路中至少有一些像素电路使用了递增电压斜坡，该递增电压斜坡施加于数据线以生成流过像素电路内部电容器的偏置电流。
图17B是另一源驱动器770’的方块图，该源驱动器770’为显示面板中的各个数据线提供斜坡电压并且包括循环数模转换器(“循环DAC”)799。循环DAC799通过在内部生成斜坡电压而操作，将该斜坡电压与对应于期望输出电压的电压作比较，当该斜坡电压与期望输出电压相一致时，循环DAC799就保持与编程信息相对应的值并且将输出电压提供至缓冲器679。
在循环DAC799中产生的内部斜坡电压可用于将斜坡电压提供至数据线790a-x，以通过选择性地将斜坡值798提供至斜坡信号线796而使得斜坡电压用于补偿，该斜坡值789指示循环DAC799以将斜坡信号输出至缓冲器789。与具有电阻式DAC778的源驱动器770类似，开关792和794被选择性地致动以确定循环DAC799输出编程电压还是斜坡电压。当第一开关792闭合时，数据寄存器774连接至循环DAC799的输入，并且循环DAC799输出对应于编程数据的编程电压。当第二开关794闭合时(第一开关打开)，斜坡值798连接至循环DAC799的输入，数据线790a-x提供有由循环DAC799生成的斜坡电压。在某些示例中，斜坡值798可包括待输出至缓冲器789的电压斜坡的期望动态范围和/或时序(例如，增加/减少率)的指令。
与图17A中源驱动器类似，图17B的源驱动器770’向数据线790a-x提供了具有基本上恒定的时间倒数的斜坡值，以使得本文公开的像素电路可生成通过驱动晶体管的补偿电流，这时驱动晶体管的栅极根据像素电路的退化(例如，驱动晶体管中阈值电压的漂移、迁移率的变化或其它影响电流-电压特性的因素等)而进行调整。
图18A是显示系统800，其包括多路分配器839以减少来自源驱动器4的输出端子840的数量。多路分配器839在一个以上数据线(例如，数据线840a-x)与源驱动器839的单个输出端子840之间提供连接。数据线840a-x在本文中称为DL[j]840a、DL[j+1]840b和DL[j+2]840c等，以指代显示系统800的像素阵列中的“第j”、“第(j+1)”和“第(j+2)”数据线等。通过将源驱动器4的各个输出端子设置为连接至多路分配器(比如，多路分配器839)，源驱动器4可具有N/n个输出端子，其中N为待提供至像素阵列的所有数据线的数量，n为各个多路分配器的输出的 数量。换句话说，源驱动器4的输出端子的数量可以以各个多路分配器的输出的数量作为因数而减小。
为了举例说明，图18A所示的显示系统800图示了单个多路分配器839，该多路分配器839连接至源驱动器4的“第k”输出端子840(“OUT[k]”)。多路分配器839根据来自控制器2的控制信号825而操作，以将OUT[k]线840一次一个地依次连接至三条数据线840a、840b和840c。数据线840a-c可对应于例如RGB显示器中单个像素位置处的红、绿和蓝子像素，或者可对应于显示阵列的共同行中的三个其它像素。进一步地，多路分配器839可依次将OUT[k]线840耦接至三个以下或三个以上数据线，比如耦接至两个数据线、四个数据线等。
然而，当一些数据线被选择进行编程时，在用于当前行的编程电压经由多路分配器施加至数据线之前，包括多路分配器的显示系统在编程过程中就会遇到问题。下面将参照图18B对这些问题进行说明，图18B是使用多路分配器的显示阵列的时序图。如图18B的时序图所示，在编程周期850中，选择线834(标为“SEL[i]”)设定为低电平。数据线840a(“DL[j]”)、840b(“DL[j+1]”)和840c(“DL[j+2]”)接着被多路分配器839根据控制线825依次进行选择。在第一编程子周期851中，OUT[k]840设定为VP[j]，VP[j]是像素阵列的“第j”列的编程电压。多路分配器839将电压VP[j]传送至第j列的数据线，即DL[j]840a。在第二编程子周期852中，OUT[k]840通过源驱动器4调整至VP[j+1]，多路分配器839将电压VP[j+1]传送至DL[j+1]840b。类似地，在第三编程子周期853中，OUT[k]840通过源驱动器4调整至VP[j+2]，多路分配器839将电压VP[j+2]传送至DL[j+2]840c。
然而，在对显示器进行编程时还会出现问题，这些问题一部分是因为数据线840a-c的寄生电容841a-c比较大。具体地，数据线840a-c的寄生电容841a-c分别比各个像素电路810a-c的储存电容(例如，储存电容器816)要大很多。由于数据线840a-c的寄生电容841a-c，先前已被编程的行的编程电压保持在数据线的寄生电容中，直到这些行被再次被编程。当选择了该行后(例如，在第一编程子周期851开始时)，DL[j+1]840b和DL[j+2]840c都分别充有用于先前已编程行的编程电压，该编程 电压保持在其各自的寄生电容841b和841c上。寄生电容841b和841c的作用类似于各个被选中的像素电路810b和810c的电压源，这两个像素电路编程有用于先前已编程行的编程电压。一旦用于像素[i，j+1]810b的恰当编程电压VP[j+1]在第二编程子周期852中施加至DL[j+1]，像素[i，j+1]810b就会不被更新为新的编程电压(即，像素[i，j+1]810b不能改变其状态)。当像素电路由保持在数据线的寄生电容中的先前像素行的值“编程“时，就会出现问题。例如，一旦像素[i，j+1]810b编程有先前行的编程电压(在第一编程子周期856中)，由于相对较大的线路电容，随后施加当前行的编程电压(例如，在第二编程子周期852中)就不会影响像素电路810b的状态。
类似地，像素[i，j+2]810c在第三编程子周期853中可不更新为用于当前行的编程电压，这是因为像素[i，j+2]在第三编程子周期851中可通过储存在[j+2]840c的寄生电容841c上的先前行的编程电压而设定。一旦完成编程，就开始发光周期854(“驱动周期“)，发光控制线836在该周期中设定为低电平。将发光控制线设定为低电平就导通了发光晶体管818，以使电流根据储存在储存电容器816上的编程信息而通过驱动晶体管812流至发光器件814。如图18A所示，发光控制线836可启动一个以上像素电路(例如，像素电路810a-c)的发光周期854，并可同时启动显示系统800的像素阵列中的所有像素的发光周期854。在像素电路没有以正确行的编程信息进行恰当地编程的显示系统中，在发光周期854中显示出的最终图像就会变形。
然而，可通过调整在图18C中的时序图所示的编程方案，可以解决上述的对像素电路进行不恰当的编程的问题。图18C是图示源驱动器4、多路分配器839和地址驱动器8的操作的时序图，其在选择像素电路810a-c进行编程之前，对各个数据线840a-c的寄生电容814a-c进行预充电。如图18C所示，执行第一预充电周期861，以使得当选择线834保持高电平时，将编程电压VP[j]充电在DL[j]840a的寄生电容841a上。执行第二预充电周期862以将编程电压VP[j+1]充电在DL[j+1]840的寄生电容841b上，执行第三预充电周期863以将编程电压VP[j+2]充电在DL[j+2]740c的寄生电容841c上。
预充电周期861、862和863之后，就执行编程选择周期864。在编程选择周期864中，选择线(“SEL[i]”)设定为低电平以选择像素810a-c，这些像素810a-c接着由储存在各个数据线840a-c的相应寄生电容841a-c上的编程电压而编程。因为寄生电容841a-c比像素电路810a-c中的储存电容器的电容大很多，所以寄生电容841a-c用作电压源而迫使像素电路810a-c更新至当前行的编程电压。编程选择周期864之后就是发光周期866。编程选择周期864的时长可等于单个预充电周期之一(例如，第一预充电周期861)的时长或可等于所有预充电周期861、862和863的累加时长。通常，编程选择周期864的时长被选择为提供足够的时间以使像素电路810a-c更新为储存在相应寄生电容841a-c上的编程电压。
特别要注意的是，也可有其他选择来解决当前行的编程电压的更新的问题。例如，地址线(“选择线”)的数量以多路分配器839的输出的数量作为倍数而增加，同一行中的像素可被依次单独选择，以根据多路分配器839的顺序对准每一个选择，从而向各个数据线840a-c提供编程电压。显示系统800中的其它选择线的解决方案可这样完成：例如，通过提供选择线SEL[i，1]、SEL[i，2]和SEL[i，3]，这些选择线分别在“第i”行的第一、第二和第三编程子周期中被选择。然而，以这种方式增加选择线的数量会不期望地减小像素间距(“像素密度”)。
图18C中在寄生电容预充电周期861、862和863之后图示了编程选择周期864，然而，编程选择周期864可与最后一个预充电周期(例如，第三预充电周期863)同时发生，或者至少部分地重叠。例如，编程选择周期864可与第三预充电周期863同时发生且具有相同的时长。或者，编程选择周期864可在第三预充电周期863期间开始，且其时长延伸超过第三预充电周期863的结尾。
本发明的各个方面也提供了用于驱动显示器的系统和方法，该系统和方法具有增强的编程稳定时间，以增加显示器的刷新速率，从而减小或甚至消除显示器的闪烁感。本发明描述了使用上述的示例性像素和面板架构以实现无闪烁操作的多个技术。
无闪烁面板驱动方案用于原理性的图示，但是不限于特定像素电路或显示架构。下面将说明图像闪烁的原由和用于消除图像闪烁感的解决 方案。
如上所述，一些像素电路在编程过程中可包含VDD切换以防止像素电路中的OLED在编程周期和其它非发光周期中发光。该方法对于确保高对比度是有效的，然而，它在操作中会引入可能的图像闪烁的来源。此外，本文具体公开的无闪烁面板操作方案和架构可推广至其它面板操作方案，在这些其它方案中发光周期不在整个帧时间中运行。
图19A图示了以50％的占空比显示单个帧的编程和发光序列。图19A图示了常规的编程方案。在本文，帧时间900(“TF”)的一半用于对面板依次进行编程。例如，在帧时间为16ms的实施方式时，显示面板被编程了8ms。在面板编程时间902期间，供给电压线(例如，电压线26i)设定为低电压以防止像素发光。电压供应线仅在发光时间904期间切换至VDD。图像闪烁感起源于由编程时间902隔开的帧之间的发光时间904的频率。
如图19A所示，帧时间900(例如，16ms)包括时长例如为8ms的编程时间902，在此期间显示器是暗的，同时像素接收编程和/或补偿操作。发光周期904的频率可为60Hz，但是由于切换供给电压的滞后，有效频率可稍微低于60Hz。因此，特别是当观众以周边角度观看时，所显示的图像可呈现适度水平的闪烁。然而，也可更改编程和发光序列以增加发光周期804的频率而不改变整个占空比。下面将参照图19B-23B说明几种用于实现无闪烁编程的方法。
图19B图示了以50％的占空比显示单个帧的示例性编程和发光序列，这适用于减少与显示器相关联的闪烁。为了减缓图像闪烁问题，可采用如图19B所示的一系列驱动机制。驱动机制的基本原理是将发光阶段分为子时段914并且在子时段914之间插入空闲时段916。这缩短了单个发光时段914之间的时间，提高了发光时段914的显示频率，该显示频率高于图19A所示的实施例。如图19B所示，整个发光时间分为由空闲时段隔开的两个部分914(子时段)。在一种实施方式中，当显示器的刷新频率为60Hz时，编程时段912、空闲时段916和两个发光子时段914的时长分别为4ms，因此整个帧时间800为16ms。
在空闲时段916中，面板的供给电压改变为编程阶段中的电压，以通过防止各个像素中的发光装置发光而关断显示器，但是像素也没被编程。空闲时段916可通过使栅极驱动器8停止对任何一行的寻址而实现。在编程时段912中，在像素中被编程的像素数据值于是保持在各个像素的储存元件中，且像素仍然准备根据相同的编程信息而在空闲时段916之后的下一个发光时段914中显示光。在空闲时段916中，显示器中的像素保持着不发光。整个发光占空比可保持为50％(或通过调整各个时段912、914和914而保持为其它值)，因此可类似于该操作方案，但是频率增加至120Hz。这有利于消除人眼所感觉到的图像闪烁。
该操作方法可扩展至如图20A和图20B所示的低帧速率操作，图20A和图20B所示的实施方式在开始的编程时段912后在发光时段914和空闲时段916之间进行交替。图20A图示了与图19B类似的用于以50％的占空比显示单个帧的另一个示例性编程和发光序列，但是其帧时间920是图16B所示帧时间900的两倍。图18B图示了与图19B类似的以50％的占空比显示单个帧的再一个示例性编程和发光序列，但是其帧时间930是图19B所示帧时间900的三倍。
例如，图20A所示的方案可对应于以30Hz的刷新频率操作的显示器。在这种实施方式中，帧时间920具有32ms的时长，各个时段912、914和916的时长约为4ms。在图20A所示的示例性操作方案中，编程时段912之后就是发光时段914，在下一个编程时段(未显示)之前，发光时段914与三个空闲时段916交替出现。各个时段912、914和916可被认为是帧时间920的子时段。如图20A所示，图20A所示操作方案的首先出现的四个子时段与图19B所示方案一样。然而，在首先出现的四个子时段之后，图20A的方案不是对下一个帧进行编程(根据图19B所示方案)，而是在对下一个帧进行编程之前再交替进行两次空闲时段816和发光时段914。
类似地，图20B所示的方案可对应于以20Hz的刷新频率操作的显示器。在这种实施方式中，帧时间930的时长为48ms。图20B的操作方案的首先出现的四个子时段相对于图20A所示方案不改变。此外，由交替的空闲时段916和发光时段914组成的另外四个子时段附在图20A的 操作方案的结尾处。仅仅通过用其它的空闲时段916代替随后的编程时段912，这种扩展模式的操作方案(图20A和20B所示)与图19B所示版本类似。因为显示器在任何空闲时段916中都没被再次编程，显示器的刷新速率由编程时段912的频率确定。然而，即使在通过图20A和20B中的方案所实现的相对低的显示刷新频率下，显示器仍然没有可感知的闪烁现象，这是因为发光时段914的频率提高到四倍(图20A)或六倍(图20B)。
因为发光阶段914的频率被提高到超过了显示器的刷新频率，该驱动方法在消除闪烁方面是有效的。然而，空闲时段916消耗了部分帧时间900、920和930，因此减少了对显示器进行编程的时间。例如，图19A中的操作方案中的编程时间902是图19B的编程时间912的两倍。对于16ms的帧时间900，面板被编程4ms。此外，空闲时段916由于TFT泄漏而导致编程电压信号丢失。任何储存在像素中的信号都可在空闲时段916中丢失，使得在随后的发光时段914中提供与紧随编程时段912之后的初始发光时段914中稍微不同的亮度值。这个问题在如图20A和20B所示的更低显示刷新频率的实施方式中更为显著。
图2lA图示了的另一示例性编程和发光序列，其用于显示单个帧，但是在不同的编程时段922和926中单独地对显示器的各个部分进行编程。上面参照图19B、20A和20B所述的编程方案需要在单个编程时段912中对显示器中的所有行进行编程，该编程时段912的实施时间可为4ms。然而，通过在第一编程时段922中仅对面板的一部分进行编程，接着在第二编程时段926中对面板的其余部分进行编程，可以更好地利用空闲时段916。于是，如图21A所示，编程和发光暂时都被分为了两半。通过提高发光时段924和928的频率，该闪烁抑制算法与先前的方法类似。因为在各个编程时段922和926中仅有显示器的一半被编程，在减小对编程时长的限制的同时，性能与参照图19B所述的方法类似。
通过在整个面板被编程后的后续帧中插入空闲时段，在该方法中实现较低帧速率操作(例如30Hz和20Hz的显示刷新频率)仍是可能的。由于该模式在集成或外部连接的栅极驱动器上实施相对容易，因此该模式具有一些优势。面板编程仅需在发光时段924中暂停，接着在第二编 程时段926中恢复以编程面板的第二半。
然而，根据显示器的两个分开编程的部分是如何被选择的，随后的发光时段(例如924和928)之间的编程信息的泄漏可导致图像异常。例如，在一种实施方式中，当第一编程时段922对显示面板的上半部分进行编程，而第二编程时段926对显示面板的下半部分进行编程时，两个发光时段924和928将根据它们中的哪一个最近被编程而使上半部分/或下半部分更多/更少地明亮。换句话说，在发光时段928中，面板的已被编程的部分与第二半部分相比经历更长的泄漏时间。这可能在两半部分之间导致可感知的亮度差异，从而产生图像伪影。
图21B图示了的另一示例性编程和发光序列，其用于显示单个帧，但是在不同的编程时段932和936中单独地对显示器的各个交错的部分进行编程。在本文中，第一编程时段932用于对显示面板的所有奇数行进行编程，而第二编程时段936用于对偶数行进行编程。偶数和奇数编程阶段的次序是可交换的，被编程给相邻行的数据在相邻的编程阶段中不再被重写。这表明面板将在第一发光时段934中显示所有奇数行的数据，而偶数行仍然保持着先前帧的数据。偶数行的数据在第二编程时段926中被刷新，整个帧的图像在第二发光时段938中显示。在发光时段934和938之间保持图像编程信息与在CRT显示器上的传统交错编程的区别在于，相邻行在奇数行或偶数行的子帧编程期间被编程为黑色。
该操作方案通过混叠(aliasing)的方法可大大地减少图像闪烁。通过用空闲帧代替后续帧的编程阶段，该操作方案可扩展为较低帧速率操作，这与图20A和20B所示方案类似。此外，该操作方案还在先前方法的基础上在维持相邻子帧之间的无缝过渡方面有所改善。
图21C提供了用较慢帧速率(即，更长帧时间)实施交错模式的两种选择。在图21C所示的示例中，帧时间920可为图21B的帧时间900的两倍。
图21C图示了示例性编程和发光序列，该编程和发光序列用于在分为八个子时段的帧时间中显示单个帧。在第一方案中(标为方案a)，接着图21B所示序列之后是其它交替的发光时段940和空闲时段934。第 二方案(方案b)示出了在第一发光时段934之后加上空闲时段940，接着在第二发光时段934之后的第二编程时段936中对偶数行进行编程。在方案a或b中，在第一发光时段934中，仅仅只有奇数行根据当前显示帧的编程数据而发光。在第二发光时段940中，显示器中所有行都根据当前显示帧的编程信息而发光。在方案a中，在帧时间920为32ms的实施方式中，第一个16ms被分为四个部分。奇数行首先被编程(第一编程时段932)，接着是发光时段934(“EM1”)，接着偶数行以类似方式被编程(第二编程时段936)。该方案的第一个16ms与图21B中的驱动模式相同。第一发光时段934只显示奇数行，而第二发光时段938(“EM2”)将填充于偶数行中，而无须重写储存在奇数行中的数据。然后，插入帧时间920的第二半以将帧速率延长至30Hz。在这儿，帧时间920的第二半也被分为四个相等的部分，但是编程子帧被空闲时段940代替，在该空闲时段940中不对行进行编程。该操作的结果是使得两个发光子帧838(“EM3”和“EM4”)显示与EM2938相同的图像。
在方案b中，空闲帧940插在奇数行934和偶数行936的编程子帧之间。这导致发光时段EM1934和EM2934部分只显示奇数行，而发光时段EM3938和EM4938将根据当前编程的帧而显示全部图像。两个方案都包含相同的占空比时段，不同之处在于编程和发光帧的设置。
作为比较，方案a显示了更好的奇数和偶数行的配合，这是因为两个子帧932和934一个紧接另一个被编程。然而，整个图像在余下的空闲帧940都保持着，这就使得像素中的信号易于泄漏。储存在像素中的信号的减少将导致图像亮度的偏移，如果帧速率低，则会产生闪烁。相反，方案b使偶数行在编程时段936中被编程，且仅在EM3938和EM4938期间发射全部图像。上面提到的整体信号丢失也减少了，但其代价是相邻行之间可能会出现亮度差异。因此，方案b发生较少的图像闪烁，但是可能在平视图像中产生“条纹”。通过附加空闲和发光帧，两个方案可自然地扩展至包含更加低的显示刷新频率。
图21D图示了用于显示单个帧的另一示例性编程和发光序列，其中，显示器的各个部分根据行号分为四个交错的组，且各个部分被单独编程。该方案通过将编程分散至显示器的四个不同的子组，有利于进一步减少 对编程时间的需求。不同的子组例如可以是显示器的交错行形成的组。行交错不限于两个相邻行，而是可使用四行或更多行的交错。图21D示出了执行四行交错的顺序。
帧时间920包括八个子时段，其中包括四个发光时段944、948、952和956以及四个编程时段942、946、950和954。编程时段942将数据写入每隔四行的一行，比如写入编号为1、5、9和13的行等。在第一编程时段942之后，第一发光时段944根据最近编程的在1、5、9等行中的像素而显示光，而其它像素则根据从它们最近的编程事件(这发生在先前帧时间中)保持的编程信息而被驱动。接着，第二编程时段946对行2、6、10等中的像素进行编程，像素在第二发光时段948中以其最近的编程值被驱动。接下来，第三编程时段950对在行3、7、11等中的像素进行编程，像素在第三发光时段952中以其最近编程值被驱动。第四编程时段854对在行4、8、12等中的像素进行编程，像素在第四发光时段956中以其最近的编程值被驱动。在参照图21D所示的示例中，第四发光时段956仅为发光子时段944、948、952和956之一，而显示器根据相同的帧的编程数据而所有被一次驱动。其它发光时段944、948和952各自包括至少一些根据来自先前帧的编程信息而被驱动的像素。
图21D所示的操作方案受益于在子帧编程期间面板部分地开通，这可减少功耗。然而，该模式最适用于静止图像或慢速移动的图像场景。这是因为，受编程序列的影响，具体地是受低帧速率操作中的编程序列的影响，更高程度的交错会导致图像重影。
图22A是电路布局的方块图，该电路布局将显示面板的交错行连接至不同的数据线1002、1004、1006和1008。当显示阵列的交错行在不同的编程周期中被编程时，这种配置是很有用的。为方便起见，一个数据子组可称为“右”组，而另一子组则称为“左”组。在图22A所示配置中，在第一行和第一列中的像素电路标识为R1(1)1011。在第二行和第一列中的像素电路标识为R2(1)1021。在第一列的第三、第四和第五行中的像素电路标识为R3(1)1031、R4(1)1041和R5(1)1051。类似地，在第二列的最先五行中的像素电路标识为R1(2)1021、R2(2)1022、R3(2)1032、R4(2)1041和R5(2)1052。该显示阵列布置为 每列具有两个平行数据线，一个数据线用于“右”数据(例如，数据线Vdata_R(1)1002和Vdata_R(2)906)，另一个数据线用于“左”数据(例如，数据线Vdata_L(1)1004和Vdata_R(2)1008)。对于整个阵列的每一列，奇数行的像素连接至数据线Vdata_R(1)1002和Vdata_R(2)1006上的“右”数据等。对于整个阵列的每一列，偶数行的像素连接至数据线Vdata_L(1)1004和Vdata_L(2)1008上的“左”数据。例如，在第一行中的像素R1(1)1011和R1(2)1012分别连接至“右”数据线Vdata_R(1)1002和Vdata_R(2)1006。在第二行中的像素R2(1)1021和R2(2)1022分别连接至“左”数据线Vdata_L(1)1004和Vdata_L(2)1008。这种显示阵列可与参照图21C所示两个驱动方案描述的驱动方案结合使用，下面将在图23B中对此进行说明。
图22B是电路布局的方块图，该电路布局将显示面板的交错像素连接至不同的数据线1002、1004、1006和1008。图22B所示的两列像素与图22A所示像素类似，不同之处在于，相对于图22A中的像素，第二列像素现在连接至相反的数据线。因此，在图22B所示设置中，奇数行和奇数列中的像素以及偶数行和偶数列中的像素连接至“右”数据。在奇数行和偶数列中的像素以及在偶数行和奇数列中的像素连接至“左”数据。例如，在第一行第一列中以及在第二行和第二列中的像素R1(1)1011和R2(2)1022分别连接至“右”数据线Vdata_R(1)1002和Vdata_R(2)1006。在第二行第一列中以及在第一行和第二列中的像素R2(1)1021和R1(2)1012分别连接至“左”数据线Vdata_L(1)1004和Vdata_L(2)1008。“右”和“左”数据线布置为连接至整个显示阵列中具有网格结构的交错像素。
“左”和“右”数据线的设置可对应于同时由显示阵列经过“右”和“左”数据组编程的区域，这可任意地设置为将显示器分为一个以上区域，该一个以上区域在不同的编程间隔中由相应的数据线组编程。当然，显示阵列也可分为“左”和“右”部分，该“左”和“右”部分为不同的部分提供单独的数据线，以使得不同的部分仍然共享公共数据线，但是被寻址以在不同的间隔中接受编程。图23A提供了对应于具有共享数据线的不同部分的显示面板的示例性时序图。图23B提供了对应于不 同部分具有不同数据线的显示面板的示例性时序图。
图23A和23B是被分为“左”和“右”数据线的显示器的时序图。图23A和23B中的时序图对应于比如图4至8所示的像素电路，其中，数据线在驱动间隔中被设定为参考值，储存电容器以该参考电压为基准，从而防止储存电容器在驱动间隔期间浮空。因为图4至8中的像素电路在驱动间隔期间没有与数据线隔开，所以数据线上的变化影响驱动晶体管，结果是，像素不能同时被驱动以发光，而在共享相同数据线的显示器的第二行中的像素被编程，这是因为对第二行的编程会影响经由相同数据线对第一行的驱动。
上面描述的几个无闪烁操作方案具有大概50％的占空比，然而，具体地要注意的是，其它占空比也可根据本发明而实现。图23A中的时序图图示了60％的占空比，因为编程(例如，编程时段1060和1072)时长大概为驱动间隔(例如，驱动时段1062和1070)的长度的三分之二。因此，在根据图23A的时序图驱动的显示器中的各个像素被驱动为在60％的时间中发光。具体地要注意的是，本发明的各个方面也适用于其它占空比，占空比通常由视频内容的刷新速率和对显示器进行编程所需要的时长确定，这受到驱动器的时序解析度、晶体管的开关速度以及各个像素中的储存电容器的充电时间等的影响。
如图23A所示，在第一间隔期间，“右”像素经由“右”数据线而被依次编程(1060)，而“左像素”保持为黑色(1068)。通过将一个以上供给电压调整至足以使发光器件保持关断的电压，可以使得“左”像素保持为黑色。当“左”像素保持为黑色(1068)时，储存在像素中的编程电压保持在储存电容器中，储存电容器一直为浮空，直到数据线在驱动时段1062和1070中恢复到恰当的参考电压。因此，在驱动1062和1070期间，“右”像素根据在间隔1060中提供的编程而被驱动，而“左”像素则根据在黑色间隔1068之前的间隔(未显示)所提供的编程而被驱动。
在驱动1062和1070之后，“右像素”保持为黑色(1064)而“左”像素则经由“左”数据线而依次被编程(1072)。编程间隔1072和黑色间隔1072之后是驱动间隔1066和1072，在该驱动间隔中，“左”像素 根据在编程间隔1072中提供的编程而被驱动，而“右”像素根据在编程间隔1060中提供的编程而驱动。用于单个帧的数据在两个编程间隔1060和1072中被提供至显示器。用于显示单个帧的帧时间包括：当“左”像素保持为黑色时对“右”像素进行编程(1060和1072)；以像素被编程的值驱动这些像素(1062和1070)；当“右”像素保持为黑色时对“左”像素进行编程(1062和1064)以及再次驱动像素(1066和1074)。
图23B提供了用于具有不同的部分(例如，本文描述的“右”和“左”部分)的显示面板的驱动方案，该不同的部分在不同的间隔期间被编程，其中，不同的部分也具有不同的数据线(例如，参照图22A和22B所述的Vdata_R和Vdata_L)。在图23B的驱动方案中，“右”像素经过“右”数据线被编程(1060)，“右”数据线通常只连接至“右”像素(例如，图22A-22B中的Vdata_R)。在对“右”像素编程期间(1060)，继续根据在先前间隔(未显示)中提供的编程而驱动“左”像素。因为“右”和“左”像素不共享数据线，所以“右”像素的编程(1060)不影响“左”像素的驱动。例如，用于“左”像素的数据线在编程间隔1060期间可固定为参考电压，以使得“左”像素中的储存电容器保持以参考电压为基准，且“左”像素的驱动不受影响。在编程间隔1060之后，根据在编程间隔1060期间提供的编程而驱动“右”像素(1080)。在当“右”像素继续被驱动的时间中，“左”像素经由“左”数据线而被编程，“左”数据线通常只连接至“左”像素(例如，图22A-22B中的Vdata_L)。
对于与参照图23A所述显示器具有类似的编程时长和显示刷新速率的显示系统，编程间隔1060和1072在两个驱动方案中具有基本上相同的长度。然而，在图23B中的驱动方案中，像素不设置为黑色以避免在显示器的共享共同数据线的不同部分中的像素之间有串音干扰。结果，根据图23B驱动的显示系统中的像素的占空比通常大于根据图23A驱动的系统。与图23A比较，用于图23B中驱动方案的占空比大概为80％，因为像素仅在用于其相应的“左”或“右”部分的编程间隔1060和1072期间关断，并且编程间隔的持续大概为帧时间的20％。各个像素间隔1060和1072之后是用于各个部分的驱动间隔1080和1082，该驱动间隔持续大概帧时间的80％。
对使用微分器/转换器将时变的电压转换为电流的电流驱动技术进行了说明。在该说明中，电容器用于将斜坡电压转换为电流(例如，DC电流)。参照图24，其示出了基于电容而生成的电流源。图24的电流源1110为可提供正电流和负电流的双向电流源。电流源1110包括用于生成时变电压的电压发生器1112和驱动电容器1114。电压发生器1112耦接至驱动电容器1114的一个端子1116。节点“Iout”耦接至驱动电容器1114的另一个端子1118。在本示例中，斜坡电压由电压发生器1112生成。在该实施例中，术语“电容式电流源”、“电容式电流源驱动器”、“电容式驱动器”和“电流源”可互换使用。在该实施例中，术语“电压发生器”和“斜坡电压发生器”可互换使用。在图24中，电流源1110包括斜坡电压发生器1112，然而，电流源1110可由接收斜坡电压的驱动电容器1114形成。
假设节点“Iout”是虚拟地。斜坡电压施加至驱动晶体管1114的端子1116，从而产生穿过驱动晶体管1114的固定电流，Iout达到i(t)＝CdVR(t)/dt(C：电容，VR(t)：斜坡电压)。斜坡的斜率的大小和正负号是可控制的(可改变的)，这可改变输出电流的值和方向。同样，驱动电容器14的大小也可改变电流值。结果，基于电容式电流源1110的数字化电容可用于生成简单且有效的电流模式模数转换器(ADC)，从而产生小且低功率的驱动器。其还提供简单的源驱动器，该源驱动器可在面板上独立于制造技术轻易地集成，从而提高显示器的产出、简化显示器、并大大减少系统的成本。
在一个示例中，电容式电流源1110可用于向电流编程像素(例如，OLED像素)提供编程电流。在另一个示例中，电容式电流源1110可用于提供偏置电流以加速像素(比如本文公开的像素210、310、410和610)的编程。在另一示例中，电容式电流源1110可用于驱动像素。使用电容式电流源1110的电容式驱动技术提高了编程/驱动的稳定时间，这适用于具有较大且较高分辨率的显示器，因此，如下所述，可用电容式电流源1110实现低功率高分辨率的发光显示器。如下所述，使用电容式电流源10的电容式驱动技术补偿了TFT的老化(例如，阈值电压变化)，因此可提高显示器的一致性和使用寿命。
在另一个示例中，电容式电流源1110可与电流模式模数转换器(ADC)一起使用以向电流模式ADC提供参考电流，其中输入电流转换为数字信号。在另一示例中，电容式驱动可用于数模转换器(DAC)，其中电流基于斜坡电压和电容器而生成。
参照图25，其图示了具有电容式驱动器1110的集成显示系统的示例。图25的集成显示系统1120包括：具有多个以列和行形式设置的像素1124a-1124d的像素阵列1122、用于选择像素的栅极驱动器1128以及用于向所选像素提供编程电流的源驱动器1127。
像素1124a-1124d为电流编程的像素电路。各个像素包括：例如，储存电容器、驱动晶体管、开关晶体管(或驱动和开关晶体管)以及发光器件。在图25中，示出了四个像素，然而，本领域的技术人员应理解，像素阵列1122中的像素数量不限于四个，该数量是可变化的。像素阵列1122可包括电流偏置电压编程(CBVP)像素或电压偏置电压编程(VBCP)像素，其中，像素基于电流和电压而被操作。CBVP驱动技术和VBCP驱动技术适用于AMOLED显示器，这些技术增强了像素的稳定时间。
各个像素都耦接至地址线1130和数据线1132。各个地址线1130由一行中的像素共享。各个数据线1132由一列中的像素共享。栅极驱动器1128经由地址线1130驱动像素中的开关晶体管。源驱动器1127包括用于各个列的电容式驱动器1110。电容式驱动器1110耦接至相应列中的数据线1132。电容式驱动器1110驱动数据线1132。控制器1129提供用于控制和安排显示阵列22的编程、校准和其它操作。控制器1129控制源驱动器1127和栅极驱动器28的操作。可对各个斜坡电压发生器1112进行校准。在显示系统1120中，驱动电容器1114例如设置在显示器的边缘上。
在开始提供斜坡电压时，电容(驱动电容器1114)用作电压源且调整数据线1132的电压。在数据线1132的电压达到特定恰当电压后，数据线1132用作虚拟地(图24的“Iout”)。因此，电容将用作电流源以在该点之后提供恒定电流。该二元性实现了快速稳定的编程。
在图25中，像素的驱动电容器1114和储存电容器分开配置。然而，如图26所示，驱动电容器1114可与像素的储存电容器共享。
参照图26，其图示了具有图24的电容式驱动器1110的集成显示系统的另一示例。图26的集成显示系统1140包括像素阵列1142，像素阵列1142具有多个以列和行形式设置的像素1144a-1144d。像素1144a-1144d为电流编程像素电路，且可与图25的像素1124a-1124d相同。在图26中，示出了四个像素，然而，本领域的技术人员应理解，像素阵列1142中的像素数量不限于四个，该数量是可变化的。各个像素包括：例如，储存电容器、驱动晶体管、开关晶体管(或驱动和开关晶体管)以及发光器件。例如，像素阵列1142可包括图29A的像素，其中像素基于编程电压和电流偏置而操作。
各个像素都耦接至地址线1150和数据线1152。各个地址线1150由一行中的像素共享。栅极驱动器1148经由地址线1150驱动像素中的开关晶体管的栅极端子。各个数据线1152由一列中的像素共享，且耦接至该列中各个像素的电容器1146。一列中的各个像素中的电容器1146经由数据线1152耦接至斜坡电压发生器1112。源驱动器1147包括斜坡电压发生器1112。斜坡电压发生器1112分配至各个列。控制器1149提供用于控制和安排显示阵列1142的编程、校准、驱动和其它操作。控制器1149控制栅极驱动器1148和具有斜坡电压发生器1112的源驱动器1147。在显示系统1140中，像素中的电容器1146用作像素的储存电容器，也用作驱动电容(图24的电容器1114)。
参照图27，其图示了具有图24的电容式驱动器1110的集成显示系统的另一示例。图27的集成显示系统1160包括像素阵列1162，像素阵列1142具有多个以列和行形式设置的像素1164a一1164d。在图27中，示出了四个像素，然而，本领域的技术人员应理解，像素阵列1162中的像素数量不限于四个，该数量是可变化的。像素1164a-1164d为CBVP像素电路，各个像素都耦接至地址线1170、数据线1172和电流偏置线1174。
各个地址线1170由一行中的像素共享。栅极驱动器1168经由地址线1170驱动像素中的开关晶体管的栅极端子。各个数据线1172由一列中的像素共享，且耦接至用于提供编程数据的源驱动器1167。源驱动器 1167可进一步提供偏置电压(例如，图29的Vdd)。各个偏置线1174由一列中的像素共享。驱动电容器1114分配至各列且耦接至偏置线1174和斜坡电压发生器1112。斜坡电压发生器1112由一个以上列共享。控制器1169提供用于控制和安排显示阵列1162的编程、校准、驱动和其它操作。控制器1169控制源驱动器1167、栅极驱动器1168和斜坡电压发生器1112。在显示系统1160中，电容式电流源可轻易地放置在面板的边缘，从而减少了实施成本。在图27中，斜坡电压发生器1112与源驱动器1167分开示出。然而，源驱动器1167可提供斜坡电压。
具有CBCP像素电路的显示系统使用电压以提供不同的灰阶(电压编程)，并使用偏置以加速像素的时间相关参数(比如，阈值电压漂移和OLED电压漂移)的编程和补偿。用于驱动具有CBVP像素电路的显示阵列的驱动器将像素亮度数据转换为电压。根据CBVP驱动方案，生成过驱动电压且将该过驱动电压提供至驱动晶体管，该过驱动电压与阈值电压和OLED电压无关。像素元件的特征的漂移(例如，驱动晶体管的阈值电压漂移和发光器件在延长的显示操作下的退化)通过储存在储存电容器中的电压和将其施加至驱动晶体管的栅极而得到补偿。因此，像素电路可提供通过发光器件的稳定电流，而不受漂移的任何影响，这提高了显示器的操作寿命。而且，因为电路简单，所以与传统像素电路相比，确保了更高的产品产量、较低的制造成本和更高的分辨率。因为像素电路的稳定时间比传统的像素电路小很多，所以其适合于大面积的显示器，比如高清晰度TV，但是也不排除较小的显示面积。电容式驱动技术可适用于CBVP显示器，以进一步提高适合于较大较高分辨率显示器的稳定时间。
电容式驱动技术提供了独特的机会以共享CBVP显示器中的电流偏置线和电压数据线。参照图28，其图示了具有图24的电容式驱动器1110的集成显示系统的另一示例。图28的集成显示系统1180包括像素阵列1182，像素阵列1142具有多个以列和行形式设置的像素1184a-1164d。像素1184a-1184d为CBVP像素电路，且可与图23的像素1164a-1164d相同。在图24中，示出了四个像素，然而，本领域的技术人员应理解，像素阵列1182中的像素数量不限于四个，该数量是可变化的。各个像素 耦接至地址线1190和电压数据/电流偏置线1192。
各个地址线1190由一行中的像素共享。栅极驱动器1188经由地址线1190驱动像素中的开关晶体管的栅极端子。各个电压数据/电流偏置线1192由一列中的像素共享，且耦接至该列中各个像素的电容器1186。一列中的各个像素中的电容器1186经由电压数据/电流偏置线1192耦接至斜坡电压发生器1112。源驱动器1187具有斜坡电压发生器1112。斜坡电压发生器1112分配至各个列。控制器1189提供用于控制和安排显示阵列1182的编程、校准、驱动和其它操作。控制器1189控制栅极驱动器1188和具有斜坡电压发生器1112的源驱动器1187。数据电压和偏置电流通过电压数据/电流偏置线1192传送。在显示系统1180中，像素中的电容器1186用作像素的储存电容器，也用作驱动电容(图24的电容器1114)。
参照图29A，其图示了适用于图28的像素的CBVP像素电路的示例。图29的像素电路CBVP01包括驱动晶体管1202、开关晶体管1204、发光器件1206和电容器1208。在图29A中，晶体管1202和1204为p型晶体管，然而，本领域的技术人员应理解，具有n型晶体管的CBVP像素也与图28中的像素一样适用。
驱动晶体管1202的栅极端子在B01处耦接至电容器1208。驱动晶体管1202的第一和第二端子之一耦接至电源(Vdd)1210，另一个则在节点A01处耦接至发光器件1206。发光器件1206耦接至电源(Vss)1212。开关晶体管1204的栅极端子耦接至地址线SEL。开关晶体管1204的第一和第二端子之一耦接至驱动晶体管1202的栅极，而另一个则在A01处耦接至发光器件1206和驱动晶体管1202。电容器1208耦接在数据线Vdata与驱动晶体管1202的栅极端子之间。电容器1208用作储存电容器，以及作为驱动元件的电容式电流源(图24的1114)。
电容器1208对应于图28中的电容器1186。地址线SEL对应于图28中的地址线1190。数据线Vdata对应于图28中的电压数据/电流偏置线1192，且耦接至斜坡电压发生器(图24的1112)。图28的源驱动器1187在数据线Vdata上操作以向像素提供偏置信号和编程数据(Vp)。
在图29A中，斜坡电压用于承载偏置电流，而斜坡的初始电压(Vp+VRFFl)则用于将编程电压发送至图29B所示的像素电路CBVP01。
参照图29A和29B，像素电路CBVP01的操作周期包括编程周期1220和驱动周期1226。耦接至驱动晶体管1202的电源Vdd在编程周期1220中为低电平。在编程周期1220的开始阶段1222中，向数据线Vdata提供了斜坡电压。Vdata的电压从(Vp+Vrefl)变为Vp，其中Vp为用于对像素进行编程的编程电压，Vrefl为参考电压。在开始阶段1222期间，地址线SEL设定为低电压以使开关晶体管1204导通。在开始阶段1222期间，电容器1208用作电流源。节点A01的电压变为VBT1，其中VB为TI的特征(T1：驱动晶体管1202)的函数，节点B01的电压变为VBT1+VrT2，其中VrT2为T2(T2：开关晶体管1204)上的压降。
在开始阶段1222之后的下一个阶段1224中，Vdata的电压保持为Vp，地址线SEL变为高电平，以将开关晶体管1204切换为关断。在阶段1224期间，电容器1208用作储存元件。在驱动周期1226中，数据线Vdata变为Vref2，并且在余下的帧中保持为Vref2。
Vrefl限定偏置电流Ibias的大小，其例如基于TFT、OLED和显示器的特征和规格而确定。Vref2为Vref1和像素特征的函数。
参照图30A-30B，其图示了使用图29B的操作而对图29A的像素电路的模拟结果图。在图30A中，“ΔVT”代表驱动晶体管阈值VT的变化，“μ”代表迁移率(cm2Ns)。如图30A-30B所示，尽管驱动晶体管阈值VT和迁移率发生变化，但是像素电流在所有的灰阶中都是稳定的。
本文公开的电路通常指相互连接或耦接的电路组件。在许多示例中，提到的连接是经过直接连接而完成的，即，在连接点之间除了导线之外没有电路元件。尽管没有总是明确地指明，但这种连接可通过导电通道而完成，导电通道限定在显示面板的基板上，例如是布置在多个连接点之间的透明导电氧化物。铟锡氧化物是一种透明导电氧化物。在某些示例中，耦接和/或连接的元件可经过连接点之间的电容耦合而耦接，以使得连接点通过电容式元件而串联。这种电容耦合的连接尽管没有直接连接，但是其仍可使连接点通过电压的改变而相互影响，这种电压改变通 过电容耦合效应反映在另一个连接点处而无DC偏置。
而且，在某些示例中，本文描述的多种连接和耦接可通过非直接连接并使两个连接点之间具有另一个电路元件而实现。通常，设置在连接点之间的一个以上电路元件可为二极管、电阻器和开关等。当连接是非直接联接的时候，两个连接点之间的电压和/或电流足以经由连接电路元件而相互关联，以使得两个连接点可相互影响(通过电压改变和电流改变等)，同时仍然实现与上面描述的功能基本上相同的功能。对电路设计领域的技术人员而言可以理解的是，在某些示例中，可将电压和/或电流大小调整以适应于提供非直接连接的其它电路元件。
本文中描述的任何电路都可根据许多不同的制造技术而制造，这些制造技术例如可包括：多晶硅、非晶硅、有机半导体、金属氧化物和传统CMOS。本文中公开的任何电路可通过其对应的互补电路构架而修改(例如，n型晶体管可转换为p型晶体管，反之亦然)。
尽管已经对本发明的特定实施例和应用进行了图示和描述，但应理解，本发明不限于本文所公开的精确结构和组成，在不背离所附权利要求所限定的本发明的精神和范围的情况下，在上述描述的基础上做出多种修改、改变和变化将是显而易见的。