基于传输线耦合效应电压反馈中性化的毫米波频段放大器技术领域
本发明属于射频与毫米波集成电路设计领域，特别涉及高增益、低噪声、低功耗与低
成本的毫米波频段放大器设计。
背景技术
随着CMOS(互补金属-氧化物-半导体：ComplementaryMetal-Oxide-Semiconductor)
高速无线通信电路与系统的发展，和用户对通信质量和速度体验等要求的不断提高，信息
交换速率不断增长，尤其是室内高速通信需求变得越来越为重要。据Mason预测，到2016
年，全球无线通信数据量的80％将由室内产生。在这样的背景下，无线局域网(WirelessLocal
AreaNetwork:WLAN)技术突飞猛进，其中以IEEE802.11系列标准最具代表性，目前已
经发展到第五代的802.11ac和802.11ad，频率延拓到毫米波频段，通信数据率将可以达到
数Gbps(Giga-bit-per-second)及以上，因而吸引了学术界和工业界人士的广泛关注。
工作在射频毫米波波段的放大器，需要在满足低成本、低功耗的同时实现高增益、低
噪声，以降低接收机前端系统在高频下的损耗与噪声系数。传统放大器由于晶体管栅漏寄
生电容CGD的存在，在高频下Miller效应显著，导致增益下降，并引入稳定性问题。文献
《ATransformerNeutralizationBased60GHzLNAin65nmLPCMOSwith22dBGainand
5.5dBNF》使用了变压器引入电压反馈中性化来抵消Miller效应，但是在射频与毫米波波
段下，片上集成电感与变压器不但品质因数低，自谐振频限制了工作频段，且占用了很大
的面积，增加了成本，并不利于版图的布局。
发明内容
有鉴于此，本发明的目的在于为克服已有技术的不足，提出了一种基于传输线耦合效
应电压反馈中性化的毫米波频段放大器，本发明的放大器在消除Miller效应导致的增益和
稳定性下降，保证增益的同时，相比已有技术，能够很大程度上减小利用变压器所占用的
面积，降低成本，并且拥有更小的噪声系数和更低的功耗，从而提高收发机前端的性能。
本发明提出的一种基于传输线耦合效应电压反馈中性化的毫米波频段放大器，其特征
在于，该放大器组成电路包括：一个NMOS晶体管，两条相同长度的传输线组成的耦合线，
一个反馈电容，一个隔直电容，一个偏置电阻，其中，NMOS晶体管的源端接地，NMOS
晶体管的漏端与耦合线中第一条传输线的第一端L1连接，并连接到该放大器的输出端，
该第一条传输线的第二端L2连接电源，耦合线中第二条传输线与第一条传输线的第二端
L2同侧的一端L3连接电源，而第二条传输线与传输线第一端L1同侧的一端L4连接反馈
电容的一端，反馈电容的另一端连接NMOS晶体管的栅端，并同时与隔直电容和偏置电阻
的一端相连，隔直电容的另一端接该放大器的输入端，偏置电阻的另一端接偏置电压。
本发明还可包括与该放大器电路级联的多个放大器电路，相邻两级电路之间通过匹配
网络相连。
所述为由三段传输线(T1、T2、T3)构成的T型结组成匹配网络；其中，第一传输线
T1的一端接前一级放大器电路的输出端，另一端同时与第二传输线T2和第三传输线T3
的一端相连，第二传输线T2的另一端接，第三传输线T3的另一端接后级一级放大器电路
的输入端。
本发明的技术特点及有益效果：
1、利用两条传输线的耦合效应，结合中性化电容C2，形成正反馈，在毫米波段下，
抵消了CGD所引入的负反馈，在不增加功耗的前提下，极大的提高了增益，与不采用地技
术相比，若实现相同增益则降低了功耗，且不受限与已有技术中变压器品质因数和自谐振
频率。同时，由于传输线布局的灵活性，比起利用电感和变压器的耦合效应，能够减小芯
片面积，节约成本。
2、在不增加功耗的前提下，电路拥有更好的噪声性能，可以降低低噪声放大器的噪
声系数。
3、本发可使用版图布局方便灵活的两条传输线作为一组耦合线，利用这组耦合线的
耦合效应，通过电压反馈中性化来消除Miller效应的影响。
附图说明
图1为本发明提出的基于传输线耦合效应电压反馈中性化的毫米波频段放大器的电路
图；
图2为本发明实施例中基于该放大器结构工作在60GHz频段的三级低噪声放大器的电
路原理图；
图3为该实施例中低噪声放大器的S参数仿真结果；
图4为该实施例中低噪声放大器的噪声系数仿真结果。
具体实施方式
为使本发明的目的、技术方案和特点更加清楚明确，下面结合附图对具体实施方式进
行详细说明与描述。
本发明提出的基于传输线耦合效应电压反馈中性化的毫米波频段放大器，在消除
Miller效应导致的增益和稳定性下降，保证增益的同时，相比已有技术，能够很大程度上
减小利用变压器所占用的面积，降低成本，并且拥有更小的噪声系数和更低的功耗，从而
提高收发机前端的性能。
本发明提出的基于传输线耦合效应电压反馈中性化的毫米波频段放大器如图1所示，
该放大器组成电路包括：一个NMOS晶体管MN，两条相同长度的传输线组成的耦合线
XM，一个反馈电容C2，一个隔直电容C1，一个偏置电阻R1，其中，NMOS晶体管MN
的源端接地GND，漏端与耦合线XM其中一条传输线的一端L1连接，并连接到该放大器
的输出端RFout，该条传输线的另一端L2连接电源VDD，耦合线XM中另一条传输线与
L2同侧的一端L3连接电源VDD，而与L1同侧的一端L4连接反馈电容C2的一端，反馈
电容C2的另一端连接NMOS晶体管MN的栅端，并同时与隔直电容C1和偏置电阻R1
的一端相连，C1的另一端接该放大器的输入端RFin，R1的另一端接偏置电压Vbias。
本发明的上述放大器还可根据不同应用由多个放大器电路级联而成，相邻两级电路之
间通过匹配网络相连。
本发明的一种实施例为由三级放大电路和级间匹配网络组成的低噪声放大器，其电路
结构如图2所示，其中各级放大电路均为本发明的基于耦合线的放大器级联，级间匹配和
输出端匹配采用传输线的T型结进行共轭匹配，输入端用T型结进行噪声匹配。具体电路
说明如下：
第一级包括一个NMOS晶体管MN1，两条相同长度的传输线组成的耦合线XM1，一
个反馈电容C2，一个隔直电容C1，一个偏置电阻R1；各器件的连接关系如下：NMOS
晶体管MN1的源端接地GND，漏端与耦合线XM1当中一条传输线的一端L1连接，并连
接到本级的输出端，该条传输线的另一端L2连接电源VDD，耦合线XM1当中另一条传
输线与L2同侧的一端L3连接电源VDD，而与L1同侧的一端L4连接反馈电容C2的一
端，反馈电容的另一端连接NMOS晶体管MN1的栅端，并同时与隔直电容C1和偏置电
阻R1的一端相连，C1的另一端接电路的输入端RFin，R1的另一端接偏置电压Vbias。
第二级：包括一个NMOS晶体管MN2，两条相同长度的传输线组成的耦合线XM2，
一个反馈电容C4，一个隔直电容C3，一个偏置电阻R2；各器件的连接关系如下：NMOS
晶体管MN2的源端接地GND，漏端与耦合线XM2中一条传输线的一端L1连接，并连接
到本级的输出端，该条传输线的另一端L2连接电源VDD，耦合线XM2中另一条传输线
与L2同侧的一端L3连接电源VDD，而与L1同侧的一端L4连接反馈电容C4的一端，
反馈电容C4的另一端连接NMOS晶体管MN2的栅端，并同时与隔直电容C3和偏置电阻
R2的一端相连，C3的另一端接本级的输入端，R2的另一端接偏置电压Vbias。
第三级：包括一个NMOS晶体管MN3，两条相同长度的传输线组成的耦合线XM3，
一个反馈电容C6，一个隔直电容C5，一个偏置电阻R3。各器件的连接关系如下：NMOS
晶体管MN3的源端接地GND，漏端与耦合线XM3中一条传输线的一端L1连接，并连接
到该电路的输出端RFout，该条传输线的另一端L2连接电源VDD，耦合线XM3中另一条
传输线与L2同侧的一端L3连接电源VDD，而与L1同侧的一端L4连接反馈电容C6的
一端，反馈电容的另一端连接NMOS晶体管MN3的栅端，并同时与隔直电容C5和偏置
电阻R3的一端相连，C5的另一端接本级的输入端，R3的另一端接偏置电压Vbias。
级间匹配网络：本实施例包括两个级间匹配网络，均为利用三段传输线构成的T型结
组成匹配网络。其中连接在第一、二级放大电路的匹配网络由三段传输线T1、T2、T3构
成，其中，传输线T1的一端接第一级的输出端，另一端与传输线T2和T3的一端相连，
T2的另一端接VDD，T3的另一端接第二级的输入端；连接在第二、三级放大电路的匹配
网络由三段传输线T4、T5、T6构成，其中，传输线T4的一端接第二级的输出端，另一端
与传输线T5和T6的一端相连，T5的另一端接VDD，T6的另一端接第三级的输入端。
为了验证本发明提出的基于传输线耦合效应电压反馈中性化的毫米波频段放大器的正确
性和实效性，本实施例采用65nmCMOS工艺针对工作在60GHz毫米波段的三级低噪声放
大器进行了仿真验证。本实施例中各个元件的参数通过表1列出。
表1
以上实施例中的低噪声放大器的S参数和噪声系数的仿真结果如图3和图4给出。图
3中的三条曲线分别代表本实施例低噪声放大器的各级S参数(S21，S11，S22)随频率变
化的曲线，图4中的两条曲线分别代表本实施例噪声系数NF和最小噪声系数NFmin随频
率变化的曲线。
从结果来看，本发明提出的基于传输线耦合效应电压反馈中性化技术所实现的低噪声
放大器的增益S21在60GHz处最大为22dB，3dB带宽5.2GHz，噪声系数最低值为5.3dB，
功耗23mW，并且仿真中该低噪声放大器的稳定性因子Kf最低值大于3000，该放大器结
构无条件稳定。相比于同类放大器，本实施例在实现高增益的同时，有较优的噪声系数，
较低的功耗，并且由于传输线布线的灵活性，不用引入占用较大面积的变压器，从而减小
了面积，节约了成本。以上实施例验证了本发明的正确性和实效性。
总之，以上所述仅为本发明在具体CMOS工艺下与具体60GHz射频波段下低噪声放
大器的验证实例而已，并非用于限定本发明的保护范围。