两用双复数乘法器及复数除法器 背景技术
本发明是关于电子电路。尤其是，本发明与使用一共同电路执行双复数乘法及复数除法有关。
在电子电路中，需要执行多种不同型态的运算。需要执行的运算中的二种是复数除法及复数乘法。在复数除法中，一复数，例如a+jb，被一第二复数，例如c+jd所除，如等式1。
(a+jb)(c+jd)=(ac+bd)(c2+d2)+j(bc-ad)(c2+d2)]]>等式1
在复数乘法中，一复数，例如a+jb，被一第二复数，例如c+jd所乘，如等式2。
(a+jb)*(c+jd)＝(ac-bd)*j(ad+bc) 等式2
复数除法及复数乘法在许多应用中都是需要的。一种常见的应用是在通信系统中。在这些系统中，许多处理的信息是需要复数除法及复数乘法的复数格式。为说明，数据一般在同相以及做为复数数据符号的四分之一载体被传输。
虽然复数除法及复数乘法可由不同的电路执行，在许多应用中不希望使用二个电路。于一集成电路环境中，二电路使完宝贵的硅空间。在电路板的环境中，二电路需要更多的组件以及更多的电路板空间。
因此，希望具有能构执行复数除法及乘法的电路。
【发明内容】
一种执行复数除法及双复数乘法的电路。此电路具有数个多任务器，数个多任务器的每一个被用于复数除法及双复数乘法二者。
【附图说明】
图1是能够执行复数除法及双复数乘法的电路的实施例。
图2是图1电路的复数除法处理的说明。
图3是图1电路的双复数乘法的说明。
图4是使用二用双复数乘法及复数除法的接收器的简要框图。
【具体实施方式】
图1表示能够执行复数除法及双复数乘法二者地电路的实施例。进入电路的输入值是a，b，c，d，e，f，g，h。对复数除法而言，此电路在数值a，b，c，d执行复数除法，如等式1所示。
(a+jb)(c+jd)=(ac+bd)(c2+d2)+j(bc-ad)(c2+d2)]]>等式1
电路的输出值，x2及y2是复数除法的结果，如等式3及4。
x2=(ac+bd)(c2+d2)]]>等式3
y2=(bc-ad)(c2+d2)]]>等式4
因此，复数除法的结果是x2+jy2。
对复数乘法而言，电路执行(a+jb)至(c+jd)的乘法以及(e+jf)至(g+jd)的乘法，如等式2及5。
(a+jb)*(c+jd)＝(ac-bd)*j(ad+bc) 等式2
(e+jf)*(g+jh)＝(eg-fh)*j(eh+fg) 等式5
此电路的输出x1及y1是复数乘法(a+jb)至(c+jd)的结果，x1+jy1，如等式6及7。
x1＝(ac-bd)等式6
y1＝(ad+bc)等式7
此电路的输出x2及y2是复数乘法(e+jf)至(g+jd)的结果，x2+jy2，如等式8及9。
x2＝(eg-fh) 等式8
y2＝(eh+fg) 等式9
为切换此较佳电路于一复数除法与一双复数乘法之间的运算，使用二加/减元际30，32以及10个多任务器(MUXs)34，36，40，42，50，52，60，62，64，66。
图2说明较佳电路做为复数除法器的运算。当做为复数除法器运作时，此电路仅需要输入值a，b，c及d。数值e，f，g，h则不重要。四个MUX 60，62，64，66从左至右具有输入值c，e，c，h，d，f，d，g。如虚线箭头所示，每一多任务器的左边输入被选择做为MUX的输出。为说明，最左边的MUX 60选择c输出及c输出。因此，数值c，c，d及d通过二多任务器56，58。至MUX输入的e，h，f及g则可忽略。
二乘法器56，58将其输入相乘以产生c2及d2。加法器54将乘积的结果加在一起，c2+d2。一倒数装置48将相加的结果倒转以产生1/(c2+d2)。二MUX 40，42选择其底部输入，忽略其上部输入g，f，并通过倒转的乘积1/(c2+d2)，至个别的多任务器38，44。
参照图2的上左部，输入值a，c，b及d被输入二乘法器20，22。在相乘之后，产生乘积ac及bd。加/减组件32如同一加法器般地运作，如同被圈起的“+”所示，并产生ac+bd。因为只有结果x2及y2被复数除法器使用，数值x1并未被使用。一MUX 34选择相加的结果ac+bd通过乘法器38。乘法器38将MUX 38的输出ac+bd与MUX 40的输出1/(c2+d2)相乘，以产生(ac+bd)/(c2+d2)。MUX 50选择所产生的(ac+bd)/(c2+d2)做为复数除法器X2的真正输出。
参照图2的上右部，输入值b，c，及d被输入二多任务器24，26之中。在乘法之后，将产生bc及ad。此加/减组件30被当成一减法器操作，如同被圈起的“-”所示，并产生bc-ad。因为只有结果x2及y2被复数除法器使用，数值y1不被使用。MUX 36选择减法的结果bc-ad通过乘法器44。乘法器44将MUX 36的输出bc-ad乘上MUX 42的输出1/(c2+d2)，以产生(bc-ad)/(c2+d2)。MUX 52选择所产生的(bc-ad)/(c2+d2)做为复数除法器的虚部输出y2。
因此，复数除法器的结果x2及y2被决定。此复数除法器恰当地使用较佳电路的组件未被使用的组件只有减法器46。
图3说明较佳电路做为一双复数乘法器的运作。当做为一双复数乘法器运作时，此电路使用所有8个输入值1，b，c，d，e，f，g及h。参照图3的上左边，数值a，c，b及d被输入二乘法器20，22以产生ac及bd。加法器/减法器30被当成减法器运作以产生ac-bd。ac-bd被输出做为等式6的实部输出。
参照图3的上右部，数值b，c及d被输入二乘法器24，26以产生bc及ad。加法器/减法器32被当成加法器使用以产生bc+ad。bc+ad被当成等式7的虚部输出y1。
MUX 36选择并输出数值h。MUX 42选择并输出数值f。乘法器44取得这些输出并将其相乘以产生fh。fh被输入一减法器46。MUX 34选择并输出数值e。MUX 40选择并输出数值g。乘法器38取得这些输出并将其相乘以产生eg。eg被输入一减法器46。减法器从eg减去fh以产生eg-fh。MUX50选择eg-fh并输出该值做为等式8的实部输出x2。
四个MUX 60，62，64，66从左至右具有输入数值c，e，c，h，d，f，d及g。如虚箭头所示，至每一MUX的右输入被选择做为MUX的输出。为说明，最左的MUX 60选择e输入及e输出。因此，数值e，h，f及g通过二乘法器56，58。至MUX的输入c，c，d及d可被忽略。
二乘法器56，58教其输入值相乘以产生eh及fg。加法器54将相乘的结果加在一起以产生eh+fg。MUX 52选择eh+fg并输出这些值做为等式9的虚部输出y2。
因此，双复数乘法器决定x1，x2，y1及y2。双复数乘法器也恰当地使用较佳电路的组件。唯一未使用的组件的倒数装置48。
虽然双乘法器最好是同时被用以处理二复数乘法。其可仅藉由输入a，b，c及d以及仅取得输出x1，y1，或仅藉由输入e，f，g及h以及仅取得输出x2，y2，被用以处理一复数乘法。较佳实施例的一种实施是在一用户设备或一基站的接收器中，例如在分时双工/分码双工多重存取，分频双工/分码双工多重存取或分时同步码分多址通信系统中。
图4是此种接收器的一简要的框图。在接收器，一讯号被天线80或天线数组接收。此讯号具有一或更多在共享频谱中以码分多址格式传输的通信。被接收的讯号被解调器82解调至基频。此基频讯号被取样装置84以被接收讯号的码片速率(chip rate)或多个码片速率取样，以产生一接收的向量r。以快速傅利叶转换(FFT)为基础的评估装置86处理该等样本以产生做为一频道响应数组H的每一接收通信用的频道评估。以FFT为基础的评估装置86在频道评估中使用二用双乘法器及除法器电路。
以FFT为基础的评估装置使用接收的向量r，码数组C，以及频道评估数组H以评估做为数据向量d的接收的符元。为评估数据向量d的多用户侦测方法使用等式10。
r＝Ad+n 等式10
A是频道响应数组。A是由从H数组的一条线与来自C数组之一或多条线的卷积(convolve)而构成。
解答等式10的二方法是等式11的0强迫解法或等式12的最小平均方误差解法。
d＝(AHA)-1AHr 或
d＝R-1AHr，其中R＝AHA 等式11
d＝(AHA+σ2I)-1AHr
d＝R-1AHr，其中R＝AHA+σ2I 等式12
σ2是噪声n的变量。I是恒等数组而()H指示共轭转换运算。
为单一用户侦测方法评估数据向量使用等式13。
r＝Hs+n 等式13
s是等式14的扩展符元。
s＝C·d 等式14
解答等式13的二方法是等式15的0强迫解法或等式16的最小平均方误差解法。
s＝(HHH)-1HHr 或
s＝R-1HHr，其中R＝HHH 等式15
d＝(HHH+σ2I)-1HHr
d＝R-1HHr，其中R＝HHH+σ2I 等式16
为R使用循环近似法，为多用户或单一用户的数据侦测可以藉由使用FFTs而被执行。在以FFT为基础的解决方法中，二用双复数乘法器及复数除法器被用以评估向量d。