《彩膜基板及其制造方法和液晶显示面板.pdf》由会员分享,可在线阅读,更多相关《彩膜基板及其制造方法和液晶显示面板.pdf(12页完整版)》请在专利查询网上搜索。
1、(10)申请公布号 CN 103676357 A (43)申请公布日 2014.03.26 CN 103676357 A (21)申请号 201310687422.6 (22)申请日 2013.12.13 G02F 1/1343(2006.01) (71)申请人 合肥京东方光电科技有限公司 地址 230012 安徽省合肥市新站区铜陵北路 2177 号 申请人 京东方科技集团股份有限公司 (72)发明人 姜清华 李小和 陈东 邵贤杰 (74)专利代理机构 北京天昊联合知识产权代理 有限公司 11112 代理人 彭瑞欣 陈源 (54) 发明名称 彩膜基板及其制造方法和液晶显示面板 (57) 摘要 。
2、本发明公开了提供了一种彩膜基板及其制造 方法和液晶显示面板, 该彩膜基板包括 : 第一衬 底基板和公共电极层, 所述公共电极层位于所述 第一衬底基板的上方, 所述公共电极层中设置有 镂空结构, 所述镂空结构和与所述彩膜基板相对 设置的阵列基板上的数据线相对设置, 本发明提 供的技术方案通过将镂空结构与阵列基板上的数 据线相对设置, 从而使得数据线与公共电极层之 间的电容减小, 降低了数据线上的负载, 从而降低 了数据线上信号的延迟。 (51)Int.Cl. 权利要求书 1 页 说明书 5 页 附图 5 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书5页 。
3、附图5页 (10)申请公布号 CN 103676357 A CN 103676357 A 1/1 页 2 1. 一种彩膜基板, 其特征在于, 包括 : 第一衬底基板和公共电极层, 所述公共电极层位 于所述第一衬底基板的上方, 所述公共电极层中设置有镂空结构, 所述镂空结构和与所述 彩膜基板相对设置的阵列基板上的数据线相对设置。 2. 根据权利要求 1 所述的彩膜基板, 其特征在于, 所述公共电极层包括 : 若干个纵向排 列的公共电极条, 所述镂空结构位于相邻所述公共电极条之间。 3. 根据权利要求 1 所述的彩膜基板, 其特征在于, 所述公共电极层朝向所述阵列基板 的驱动芯片的一侧位于所述彩膜。
4、基板的显示区域内。 4. 根据权利要求 1 所述的彩膜基板, 其特征在于, 所述镂空结构的宽度大于所述数据 线的宽度。 5. 一种液晶显示面板, 其特征在于, 包括 : 相对设置的彩膜基板和阵列基板, 所述彩膜 基板采用权利要求 1-4 中任一所述的彩膜基板。 6. 一种彩膜基板的制造方法, 其特征在于, 包括 : 在所述第一衬底基板上形成公共电极层基层 ; 对所述公共电极层基层进行构图工艺形成公共电极层和镂空结构, 所述镂空结构和与 所述彩膜基板相对设置的阵列基板上的数据线相对设置。 7. 根据权利要求 6 所述的彩膜基板的制造方法, 其特征在于, 所述公共电极层包括 : 若 干个纵向排列的。
5、公共电极条, 所述镂空结构位于相邻所述公共电极条之间。 8. 根据权利要求 6 所述的彩膜基板的制造方法, 其特征在于, 所述公共电极层朝向所 述阵列基板的驱动芯片的一侧位于所述彩膜基板的显示区域内。 9. 根据权利要求 6 所述的彩膜基板的制造方法, 其特征在于, 所述在第一衬底基板上 形成公共电极层基层之前还包括 : 在所述第一衬底基板上形成彩膜层, 所述彩膜层包括 : 黑矩阵和彩色矩阵图形 ; 所述在第一衬底基板上形成公共电极层基层包括 : 在所述彩膜层上形成公共电极层基层。 10. 根据权利要求 6-9 中任一所述的彩膜基板的制造方法, 其特征在于, 所述第一衬底 基板上形成公共电极层。
6、基层之后还包括 : 在所述公共电极层基层上形成隔垫物基层 ; 所述对所述公共电极层基层进行构图工艺形成镂空结构和公共电极层包括 : 对所述隔垫物基层和所述公共电极层基层同时进行构图工艺形成隔垫物、 镂空结构和 公共电极层。 权 利 要 求 书 CN 103676357 A 2 1/5 页 3 彩膜基板及其制造方法和液晶显示面板 技术领域 0001 本发明涉及显示技术领域, 特别涉及彩膜基板及其制造方法和液晶显示面板。 背景技术 0002 在液晶显示技术领域中, 由于液晶显示面板的产品性能提高, 液晶显示面板的耗 能随之变高。 0003 图 1 为现有技术中液晶显示面板的结构示意图, 图 2 为。
7、图 1 中像素单元区域的截 面图, 如图1和图2所示, 该液晶显示面板包括阵列基板1、 彩膜基板2、 设置于阵列基板1和 彩膜基板 2 之间液晶层和将液晶层密封的封框胶 4, 其中, 阵列基板 1 包括 : 第二衬底基板 11 和交叉设置在第二衬底基板 11 上的栅线 6 与数据线 5(数据线在图 2 中未示出) , 栅线 6 和数据线 5 限定出像素单元, 在栅线 6 和数据线 5 交叉处设置有薄膜场效应晶体管 (Thin Film Transistor, 简称 TFT) , 像素单元内设置有像素电极, 其中, TFT 包括 : 栅极 12、 设置于 栅极12上的栅极绝缘层13、 设置与栅极。
8、绝缘层13上的半导体有源层14和设置于半导体有 源层上的源极 15 与漏极 16, 源极 15 与数据线 5 连接, 漏极 16 与像素电极连接, 此外, 第二 衬底基板 11 上还设置有驱动芯片 18, 全部数据线 5 均与驱动芯片 18 连接。 0004 图 3 为图 1 中彩膜基板的结构示意图, 如图 3 所示, 彩膜基板 2 包括 : 第一衬底基 板 7、 设置于第一衬底基板 7 上的彩膜层、 设置于彩膜层上的公共电极层 3 和位于公共电极 层3上的隔垫物10, 其中, 公共电极层3是通过离子体增强化学气相沉积 (Plasma Enhanced Chemical Vapor Depos。
9、ition, 简称 PECVD) 设备沉积一层透明导电材料而形成, 且没有进行 构图工艺处理, 因此, 该公共电极层 3 具有整面性 ; 彩膜层包括 : 黑矩阵 9 和彩色矩阵图像 8, 其中黑矩阵 9 与隔垫物 10、 栅线 6、 数据线 5、 TFT 等结构对应设置, 以起到遮光的作用。 0005 封框胶 4 内设置有导电粒子, 封框胶 4 与公共电极层 3 的四个侧面均连接, 阵列基 板 1 上的驱动芯片 18 可产生的公共电极信号并通过封框胶 4 传输至公共电极层 3。在阵列 基板 1 上的驱动芯片 18 位于封框胶 4 所限定的区域外, 在封框胶 4 所限定的区域内包括 : 显示区域。
10、和非显示区域, 像素电极位于显示区域内。 0006 在现有技术中, 数据线上的负载主要包括 : 数据线自身电阻 Rdata、 数据线与栅线 之间的电容 Cgd、 数据线与像素电极之间的电容 Cpd 和数据线与公共电极间的电容 Cdcom, 同时, 由于公共电极呈现整面性, 使得数据线与公共电极间的电容 Cdcom 较大, 从而造成数 据线上负载较大, 进而使得数据线上的信号延迟较多。 发明内容 0007 本发明提供一种彩膜基板及其制造方法和显示面板, 该彩膜基板有效降低了公共 电极层与阵列基板上数据线之间的电容, 从而降低了数据线上的负载, 实现了数据线低功 耗。 0008 为实现上述目的, 。
11、本发明提供一种彩膜基板, 该彩膜基板包括 : 第一衬底基板和公 共电极层, 所述公共电极层位于所述第一衬底基板的上方, 所述公共电极层中设置有镂空 说 明 书 CN 103676357 A 3 2/5 页 4 结构, 所述镂空结构和与所述彩膜基板相对设置的阵列基板上的数据线相对设置。 0009 可选地, 所述公共电极层包括 : 若干个纵向排列的公共电极条, 所述镂空结构位于 相邻所述公共电极条之间。 0010 可选地, 所述公共电极层朝向所述阵列基板的驱动芯片的一侧位于所述彩膜基板 的显示区域内。 0011 可选地, 所述镂空结构的宽度大于所述数据线的宽度。 0012 为实现上述目的, 本发明。
12、还提供一种液晶显示面板, 该液晶显示面板包括 : 相对设 置的彩膜基板和阵列基板, 所述彩膜基板采用上述的彩膜基板。 0013 为实现上述目的, 本发明还提供一种彩膜基板的制造方法, 该彩膜基板的制造方 法包括 : 0014 在所述第一衬底基板上形成公共电极层基层 ; 0015 对所述公共电极层基层进行构图工艺形成公共电极层和镂空结构, 所述镂空结构 和与所述彩膜基板相对设置的阵列基板上的数据线相对设置。 0016 可选地, 所述公共电极层包括 : 若干个纵向排列的公共电极条, 所述镂空结构位于 相邻所述公共电极条之间。 0017 可选地, 所述公共电极层朝向所述阵列基板的驱动芯片的一侧位于所。
13、述彩膜基板 的显示区域内。 0018 可选地, 所述在第一衬底基板上形成公共电极层基层之前还包括 : 0019 在所述第一衬底基板上形成彩膜层, 所述彩膜层包括 : 黑矩阵和彩色矩阵图形 ; 0020 所述在第一衬底基板上形成公共电极层基层包括 : 0021 在所述彩膜层上形成公共电极层基层。 0022 可选地, 所述第一衬底基板上形成公共电极层基层之后还包括 : 0023 在所述公共电极层基层上形成隔垫物基层 ; 0024 所述对所述公共电极层基层进行构图工艺形成镂空结构和公共电极层包括 : 0025 对所述隔垫物基层和所述公共电极层基层同时进行构图工艺形成隔垫物、 镂空结 构和公共电极层。。
14、 0026 本发明具有以下有益效果 : 0027 本发明提供一种彩膜基板及其制造方法和液晶显示面板, 其中, 该彩膜基板包括 第一衬底基板和公共电极层, 公共电极层中设置有镂空结构, 镂空结构与阵列基板上的数 据线相对设置, 从而使得数据线与公共电极层之间的电容减小, 降低了数据线上的负载, 从 而降低了数据线上信号的延迟。 附图说明 0028 图 1 为现有技术中液晶显示面板的结构示意图 ; 0029 图 2 为图 1 中像素单元区域的截面图 ; 0030 图 3 为图 1 中彩膜基板的结构示意图 ; 0031 图 4 为本发明实施例一提供的彩膜基板的结构示意图 ; 0032 图 5 为图 。
15、4 中像素单元区域的截面图 ; 0033 图 6 为将图 4 所示的彩膜基板与阵列基板相对设置时的示意图 ; 说 明 书 CN 103676357 A 4 3/5 页 5 0034 图 7 为图 6 中像素单元区域的截面图 ; 0035 图 8 为本发明实施例四提供的彩膜基板的制造方法的流程图 ; 0036 图 9a 为在第一衬底基板上形成彩膜层的示意图 ; 0037 图 9b 为在彩膜层上形成公共电极层基层的示意图 ; 0038 图 9c 为在公共电极层基层上形成隔垫物基层的示意图。 具体实施方式 0039 为使本领域的技术人员更好地理解本发明的技术方案, 下面结合附图对本发明提 供的彩膜基。
16、板及其制造方法和液晶显示面板进行详细描述。 0040 实施例一 0041 图 4 为本发明实施例一提供的彩膜基板的结构示意图, 图 5 为图 4 中像素单元区 域内彩膜基板的截面图, 如图 4 和图 5 所示, 该彩膜基板包括 : 第一衬底基板 7 和公共电极 层 3, 公共电极层 3 位于第一衬底基板 7 的上方, 公共电极层 3 中设置有镂空结构 17, 镂空 结构 17 和与彩膜基板相对设置的阵列基板上的数据线相对设置。 0042 本发明中, 在公共电极层 3 上设置镂空结构 17, 使得公共电极层 3 为非整面性, 同 时, 由于镂空结构17与数据线相对设置, 使得公共电极层3不再与数。
17、据线相对设置, 从而减 小了公共电极层 3 与数据线之间的电容, 进而实现了数据线上负载的降低和液晶显示面板 功耗的降低。 0043 可选地, 公共电极层3包括 : 若干个纵向排列的公共电极条, 镂空结构17位于相邻 公共电极条之间。在图 4 中, 公共电极层 3 包括若干个公共电极条, 相邻公共电极条之间形 成有间隔, 该间隔即为本实施例中的镂空结构17。 需要说明的是, 本实施例中的公共电极层 3 的结构不仅限于图 4 所示的情况, 只要公共电极层 3 中形成有镂空结构, 且镂空结构与数 据线相对设置的技术方案均应属于本发明的保护范围。 0044 图 6 为将图 4 所示的彩膜基板与阵列基。
18、板相对设置时的示意图 ; 图 7 为图 6 中像 素单元区域的截面图, 如图 6 和图 7 所示, 在图 6 中, 公共电极层 3 朝向阵列基板 1 的驱动 芯片 18 的一侧位于彩膜基板 2 的显示区域内。在阵列基板 1 上的数据线 5 将汇聚于驱动 芯片 18 处, 使得驱动芯片 18 处的数据线 5 布线密度较大, 进而使得此处数据线 5 与公共电 极层 3 之间的寄生电容较大。由于在封框胶 4 所限定的区域外以及封框胶 4 所限定的区域 内的非显示区域并不具备像素显示功能, 将不具备像素显示功能区域内的公共电极层 3 去 除, 可在不影响显示面板的显示功能的前提下, 实现公共电极层3与。
19、数据线5之间的电容的 降低。 0045 可选地, 镂空结构 17 的宽度大于数据线 5 的宽度。将镂空结构 17 的宽度设置的 大于数据线 5 的宽度, 可进一步的减小公共电极层 3 与数据线 5 之间的电容。需要说明的 是, 在不影响显示面板的显示效果的前提下, 镂空结构17的宽度越大, 公共电极层3与数据 线 5 之间的电容越低。 0046 本发明实施例一提供了一种彩膜基板, 该彩膜基板包括第一衬底基板和公共电极 层, 公共电极层中设置有镂空结构, 镂空结构与阵列基板上的数据线相对设置, 从而使得数 据线与公共电极层之间的电容减小, 降低了数据线上的负载, 从而降低了数据线上信号的 延迟。。
20、 说 明 书 CN 103676357 A 5 4/5 页 6 0047 实施例二 0048 本发明实施例二提供一种液晶显示面板, 该液晶显示面板包括 : 相对设置的彩膜 基板和阵列基板, 彩膜基板采用上述实施例一中的彩膜基板, 具体可参见上述实施例一中 的描述, 此处不再赘述。 0049 本发明实施例二提供了一种液晶显示面板, 该液晶显示面板包括 : 相对设置的彩 膜基板和阵列基板, 彩膜基板包第一衬底基板和公共电极层, 公共电极层中设置有镂空结 构, 镂空结构与阵列基板上的数据线相对设置, 从而使得数据线与公共电极层之间的电容 减小, 降低了数据线上的负载, 从而降低了数据线上信号的延迟,。
21、 同时, 由于数据线上负载 的降低, 使得液晶显示面板功耗的降低。 0050 实施例三 0051 本发明实施例三提供一种彩膜基板的制造方法, 该彩膜基板的制造方法包括 : 0052 步骤 101 : 在第一衬底基板上形成公共电极层基层。 0053 通过化学气象沉积技术, 在第一衬底基板上形成一层公共电极层基层。 0054 步骤 102 : 对公共电极层基层进行构图工艺形成公共电极层和镂空结构, 镂空结 构和与彩膜基板相对设置的阵列基板上的数据线相对设置。 0055 对公共电极层基层进行构图工艺以形成公共电极层和镂空结构, 且镂空结构与阵 列基板上的数据线相对设置, 从而实现公共电极层与数据线之。
22、间电容的降低。需要说明的 是, 本发明中所称的构图工艺包括光刻胶涂布、 掩模、 曝光、 显影、 刻蚀、 光刻胶剥离等部分 或全部工艺, 光刻胶以正性光刻胶为例, 但是这并非对本发明的限制。 0056 可选地, 公共电极层包括 : 若干个纵向排列的公共电极条, 镂空结构位于相邻公共 电极条之间。本发明中可将公共电极层基层刻蚀为若干个纵向排列的公共电极条, 相邻公 共电极条之间形成有间隔, 该间隔即为镂空结构。 0057 可选地, 公共电极层朝向阵列基板的驱动芯片的一侧位于彩膜基板的显示区域 内。 在阵列基板上数据线将汇聚于驱动芯片处, 使得驱动芯片处的数据线布线密度较大, 进 而使得此处数据线与。
23、公共电极层之间的寄生电容较大。 由于在封框胶所限定的区域外以及 封框胶所限定的区域内的非显示区域并不具备像素显示功能, 将不具备像素显示功能区域 内的公共电极层去除, 可在不影响显示面板的显示功能的前提下, 实现公共电极层与数据 线之间的电容的降低 0058 上述实施例一中的彩膜基板可通过本实施例所提供的制造方法进行制造。 0059 本发明实施例三提供了一种彩膜基板的制造方法, 该彩膜基板的制造方法可包 括 : 相对设置的彩膜基板和阵列基板, 彩膜基板包第一衬底基板和公共电极层, 公共电极层 中设置有镂空结构, 镂空结构与阵列基板上的数据线相对设置, 从而使得数据线与公共电 极层之间的电容减小。
24、, 降低了数据线上的负载, 从而降低了数据线上信号的延迟 0060 实施例四 0061 图8为本发明实施例四提供的彩膜基板的制造方法的流程图, 如图8所示, 该彩膜 基板的制造方法包括 : 0062 步骤 201 : 在第一衬底基板上形成彩膜层, 彩膜层包括 : 黑矩阵和彩色矩阵图形。 0063 图 9a 为在第一衬底基板上形成彩膜层的示意图, 如图 9a 所示, 在第一衬底基板 7 上先形成黑矩阵 9, 黑矩阵 9 限定出像素单元区域, 再在像素单元区域内形成彩色矩阵图形 说 明 书 CN 103676357 A 6 5/5 页 7 8。形成彩膜层的过程与现有技术相同, 此处不再赘述。 00。
25、64 步骤 202 : 在彩膜层上形成公共电极层基层。 0065 图9b为在彩膜层上形成公共电极层基层的示意图, 如图9b所示, 通过化学气象沉 积技术在彩膜层上形成一层公共电极层基层 19。 0066 步骤 203 : 在公共电极层基层上形成隔垫物基层。 0067 图9c为在公共电极层基层上形成隔垫物基层的示意图, 如图9c所示, 通过化学气 象沉积技术在公共电极层基层 19 上形成一层隔垫物基层 20。 0068 步骤 204 : 对隔垫物基层和公共电极层基层同时进行构图工艺形成隔垫物、 镂空 结构和公共电极层。 0069 再次参考图 5, 通过半色调掩膜 (Half Tone Mask,。
26、 简称 HTM) 技术对隔垫物基层 20 和公共电极层基层 19 同时进行构图工艺, 以形成隔垫物 10、 镂空结构 17 和公共电极层 3。 需要说明的是, 图 5 中所示为隔垫物 10 与数据线相对设置时的情况, 此时在隔垫物 10 下方 的公共电极层基层19没有被刻蚀掉, 而隔垫物周围的公共电极基层19均被刻蚀掉 ; 当隔垫 物 10 不与数据线相对设置时, 隔垫物 10 周围的公共电极基层 19 不会被刻蚀掉, 此种情况 的附图未示出。 0070 通过 HTM 技术将隔垫物基层 20 和公共电极层基层 19 同时进行构图工艺, 在不增 加原有工序、 不影响显示效果的情况下, 实现了数据。
27、线与公共电极层之间的电容减小, 使得 数据线上负载的降低, 进而实现了液晶显示面板的功耗的降低。 0071 本发明实施例四提供了一种彩膜基板的制造方法, 该制造方法通过 HTM 技术将隔 垫物基层和公共电极层基层同时进行构图工艺, 在不增加原有工序、 不影响显示效果的情 况下, 实现了数据线与公共电极层之间的电容减小, 使得数据线上负载的降低, 进而实现了 液晶显示面板的功耗的降低。 0072 可以理解的是, 以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施 方式, 然而本发明并不局限于此。 对于本领域内的普通技术人员而言, 在不脱离本发明的精 神和实质的情况下, 可以做出各种变型和改进, 这些变型和改进也视为本发明的保护范围。 说 明 书 CN 103676357 A 7 1/5 页 8 图 1 图 2 说 明 书 附 图 CN 103676357 A 8 2/5 页 9 图 3 图 4 说 明 书 附 图 CN 103676357 A 9 3/5 页 10 图 5 图 6 说 明 书 附 图 CN 103676357 A 10 4/5 页 11 图 7 图 8 说 明 书 附 图 CN 103676357 A 11 5/5 页 12 图 9a 图 9b 图 9c 说 明 书 附 图 CN 103676357 A 12 。