薄膜晶体管阵列基板及其制作方法及液晶显示装置.pdf

《薄膜晶体管阵列基板及其制作方法及液晶显示装置.pdf》由会员分享，可在线阅读，更多相关《薄膜晶体管阵列基板及其制作方法及液晶显示装置.pdf（18页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103745980 A (43)申请公布日 2014.04.23 CN 103745980 A (21)申请号 201410040906.6 (22)申请日 2014.01.28 H01L 27/12(2006.01) H01L 23/50(2006.01) H01L 21/84(2006.01) G02F 1/136(2006.01) G02F 1/1368(2006.01) (71)申请人 昆山龙腾光电有限公司 地址 215301 江苏省苏州市昆山市龙腾路 1 号 (72)发明人 戴文君 邵金凤 潘新叶 (74)专利代理机构 上海波拓知识产权代理有限 公司 312。

2、64 代理人 苗燕 (54) 发明名称 薄膜晶体管阵列基板及其制作方法及液晶显 示装置 (57) 摘要 薄膜晶体管阵列基板包括基板、 栅极、 栅极绝 缘层、 半导体层、 源极和漏极、 第一绝缘保护层、 第 一电极、 第二绝缘保护层和第二电极。 栅极形成在 基板上。栅极绝缘层形成在基板上并覆盖栅极。 半导体层形成在栅极绝缘层上并位于栅极上方。 源极和漏极形成在栅极绝缘层上。第一绝缘保护 层形成在栅极绝缘层上并具有第一通孔以露出漏 极。第一电极形成在第一绝缘保护层上并填入第 一通孔中与漏极接触。第二绝缘保护层覆盖第一 绝缘保护层以及第一电极。第二电极形成在第二 绝缘保护层上。薄膜晶体管阵列基板有助。

3、于提高 液晶显示装置穿透率， 缩短响应时间。 本发明还涉 及薄膜晶体管阵列基板制作方法及具有此薄膜晶 体管阵列基板的液晶显示装置。 (51)Int.Cl. 权利要求书 2 页 说明书 8 页 附图 7 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书8页 附图7页 (10)申请公布号 CN 103745980 A CN 103745980 A 1/2 页 2 1. 一种薄膜晶体管阵列基板， 其特征在于， 包括 ： 基板， 具有显示区域 ； 栅极， 形成在该基板上并位于该显示区域 ； 栅极绝缘层， 形成在该基板上并覆盖该栅极 ； 半导体层， 形成在该栅极绝缘。

4、层上并位于该栅极上方 ； 源极和漏极， 形成在该栅极绝缘层上， 该源极和该漏极彼此分隔并分别与该半导体层 接触， 以使部分的该半导体层从该源极和该漏极之间露出 ； 第一绝缘保护层， 形成在该栅极绝缘层上， 并覆盖该源极和该漏极以及从该源极和该 漏极之间露出部分的该半导体层， 在该第一绝缘保护层具有第一通孔， 以露出该漏极 ； 第一电极， 形成在该第一绝缘保护层上， 并填入该第一通孔中与该漏极接触 ； 第二绝缘保护层， 覆盖该第一绝缘保护层以及该第一电极 ； 以及 第二电极， 形成在该第二绝缘保护层上， 并位于该第一电极上方。 2. 如权利要求 1 所述的薄膜晶体管阵列基板， 其特征在于， 该基。

5、板还包括围绕该显示 区域的非显示区域， 该薄膜晶体管阵列基板还包括依次设置于该基板并位于该非显示区域 的第一导电层、 第一绝缘层、 第二导电层、 第二绝缘层以及第一电连接层， 该第二绝缘层和 该第一绝缘层中形成有第二通孔， 以露出部分的该第一导电层， 该第二绝缘护层中形成有 第三通孔， 以露出部分的该第二导电层， 该第一电连接层形成在该第二绝缘层上， 并填入该 第二通孔和该第三通孔中分别与该第一导电层和该第二导电层接触。 3. 如权利要求 2 所述的薄膜晶体管阵列基板， 其特征在于， 该薄膜晶体管阵列基板还 包括位于该非显示区域的覆盖该第一电连接层的第三绝缘层以及第二电连接层， 该第三绝 缘层。

6、中形成有第四通孔， 以露出部分的该第一电连接层， 该第二电连接层形成于该第三绝 缘层， 并填入该第四通孔中与该第一电连接层接触。 4. 如权利要求 1 所述的薄膜晶体管阵列基板， 其特征在于， 该基板还包括围绕该显示 区域的非显示区域， 该薄膜晶体管阵列基板还包括依次设置于该基板并位于该非显示区域 的第一导电层、 第一绝缘层、 第二导电层、 第二绝缘层、 第三绝缘层以及第三电连接层， 该第 三绝缘层、 该第二绝缘层和该第一绝缘层中形成有第五通孔， 以露出部分的该第一导电层， 该第三绝缘层和该第二绝缘层中形成有第六通孔， 以露出部分的该第二导电层， 该第三电 连接层形成在该第三绝缘层上， 并填入。

7、该第五通孔和该第六通孔中分别与该第一导电层和 该第二导电层接触。 5.一种液晶显示装置， 其特征在于， 包括如权利要求14任一项所述的薄膜晶体管阵 列基板。 6. 一种薄膜晶体管阵列基板的制作方法， 其特征在于， 包括 ： 在基板的显示区域形成栅极 ； 形成栅极绝缘层， 并覆盖该栅极 ； 在该栅极绝缘层形成半导体层， 该半导体层位于该栅极上方 ； 在该栅极绝缘层形成源极和漏极， 该源极和该漏极彼此分隔并分别与该半导体层接 触， 以使部分的该半导体层从该源极和该漏极之间露出 ； 形成第一绝缘保护层， 覆盖该源极和该漏极以及从该源极和该漏极之间露出部分的该 半导体层， 并在该第一绝缘保护层中开设第。

8、一通孔， 以露出该漏极 ； 权 利 要 求 书 CN 103745980 A 2 2/2 页 3 在该第一绝缘保护层上形成第一电极， 并填入该第一通孔中与该漏极接触 ； 在该第一绝缘保护层上形成第二保护层， 覆盖该第一电极 ； 以及 在该第二绝缘保护层上形成第二电极， 该第二电极位于该第一电极上方。 7. 如权利要求 6 所述的薄膜晶体管阵列基板的制作方法， 其特征在于， 该制作方法还 包括在该基板围绕该显示区域的非显示区域依次形成第一导电层、 第一绝缘层、 第二导电 层、 第二绝缘层以及第一电连接层， 在形成该第二绝缘层之后， 更包括在该第二绝缘保护层 和该第一绝缘层中开设第二通孔以露出部分。

9、的该第一导电层， 以及在该第二绝缘层中开设 第三通孔以露出部分的该第二导电层， 形成该第一电连接层时， 该第一电连接层填入该第 二通孔和该第三通孔中分别与该第一导电层和该第二导电层接触。 8. 如权利要求 7 所述的薄膜晶体管阵列基板的制作方法， 其特征在于， 该制作方法还 包括在形成该第一电连接层之后依次形成覆盖该第一电连接层的第三绝缘层以及第二电 连接层， 在形成该第三绝缘层之后， 更包括在该第三绝缘层中开设第四通孔以露出部分的 该第一电连接层， 形成该第二电连接层时， 该第二电连接层填入该第四通孔中与该第一电 连接层接触。 9. 如权利要求 8 所述的制作方法， 其特征在于， 该第一导电。

10、层与该栅极是在同一制程 中进行制作， 该第二导电层与该源极和该漏极是在同一制程中进行制作， 该第一绝缘层与 该栅极绝缘层是同一制程中进行制作， 该第二绝缘层与该第一绝缘保护层是同一制程中进 行制作， 该第三绝缘层与该第二绝缘保护层是同一制程中进行制作， 该第一电连接层与该 第一电极是同一制程中进行制作， 该第二电连接层与该第二电极是同一制程中进行制作， 该第二通孔与该第三通孔与该第一通孔在同一制程中进行制作。 10. 如权利要求 6 所述的制作方法， 其特征在于， 该制作方法还包括在该基板围绕该显 示区域的非显示区域依次形成第一导电层、 第一绝缘层、 第二导电层、 第二绝缘层、 第三绝 缘层以。

11、及第三电连接层， 在形成该第三绝缘层之后， 更包括在该第三绝缘层、 该第二绝缘层 和该第一绝缘层中形成第五通孔以露出部分的该第一导电层， 以及在该第三绝缘层和该第 二绝缘层中形成第六通孔以露出部分的该第二导电层， 在形成该第三电连接层时， 该第三 电连接层填入该第五通孔和该第六通孔中分别与该第一导电层和该第二导电层接触。 权 利 要 求 书 CN 103745980 A 3 1/8 页 4 薄膜晶体管阵列基板及其制作方法及液晶显示装置 技术领域 0001 本发明涉及液晶显示技术领域， 且特别是涉及一种薄膜晶体管阵列基板及其制作 方法及具有此薄膜晶体管阵列基板的液晶显示装置。 背景技术 0002。

12、 当下对液晶显示装置的基本需求是高分辨率、 广视角等， 现在广视角技术通常包 括正型液晶显示和负型液晶显示。 正型液晶显示穿透率较低， 响应速度较快， 负型液晶显示 穿透率较高， 响应速度慢。负型液晶显示的液晶显示装置由于具有较高的穿透率而备受关 注。 0003 图1A至图1G是现有的一种负型液晶显示的液晶显示装置的薄膜晶体管阵列基板 的制作流程局部剖面结构示意图。首先， 如图 1A 所示， 在基板 110 形成栅极 111。其次， 如 图 1B 所示， 在基板 110 上形成栅极绝缘层 112 并覆盖栅极 111。接着， 如图 1C 所示， 在栅极 绝缘层 112 上形成半导体层 113， 。

13、且半导体层 113 的位置位于栅极 111 的正上方。之后， 如 图 1D 所示， 在形成半导体层 113 后， 再在栅极绝缘层 112 上形成第一电极 114。再来， 如图 1E 所示， 在半导体层 113 上形成源极 115a 和漏极 115b， 源极 115a 与漏极 115b 彼此不相接 触， 其中漏极 115b 还与第一电极 114 接触而实现电连接。然后， 如图 1F 所示， 形成绝缘保 护层 116 并覆盖源极 115a 和漏极 115b 以及第一电极 114。再之后， 如图 1G 所示， 在绝缘保 护层 116 上形成第二电极 117 并位于第一电极 114 的上方。 0004。

14、 在现有技术中， 绝缘保护层116的厚度较厚 （例如约为） ， 使得第一电极114 与第二电极 117 之间的距离较大， 进而影响由第一电极 114 和第二电极 117 所形成的电场 的强度。 0005 此外， 第一电极 114 一般都采用例如 ITO（Indium Tin Oxide， 氧化铟锡） 等透明 导电材料制成， 沉积绝缘保护层 116 例如氮化硅， 通常是利用硅烷 （SiH4） ， 氨气 （NH3） 和氮 气 （N2） 为原料气体采用等离子体增强化学气相沉积法 （PECVD） 进行快速沉积而成， 在快速 沉积的过程中， 硅烷和氨气离解所产生的氢等离子体会导致第一电极 114 的氧化。

15、铟锡透明 导电材料脱氧变成不透明金属铟锡， 从而使得第一电极 114 出现白浊现象， 影响穿透率。为 避免快速沉积绝缘保护层 116 时第一电极 114 出现白浊现象， 在沉积形成绝缘保护层 116 时， 需要分两层沉积 ： 靠近第一电极 114 的一层以低速进行沉积， 从而降低对第一电极 114 造成的影响， 所形成的绝缘保护层质地较疏松 ； 远离第一电极 114 的一层以高速进行沉积， 从而可以加快制程速度， 所形成的绝缘保护层质地较密。 然而， 位于非显示区的绝缘保护层 116 上通常还需要制作一些通孔， 以导通上下电极， 而处于非显示区的绝缘保护层 116 覆盖 在金属钼上面， 由于钼。

16、的质地坚硬， 而绝缘保护层 116 的质地疏松， 因此在蚀刻的过程中容 易出现底切 （undercut） 现象。 发明内容 0006 本发明的目的在于， 提供了一种薄膜晶体管阵列基板， 其有助于提高液晶显示装 说 明 书 CN 103745980 A 4 2/8 页 5 置穿透率， 缩短响应时间。 0007 本发明的另一目的在于， 提供了一种薄膜晶体管阵列基板的制作方法， 其所制作 的薄膜晶体管阵列基板有助于提高液晶显示装置的穿透率， 缩短响应时间， 同时在蚀刻过 程中不容易出现底切 （undercut） 现象。 0008 本发明的又一目的在于， 提供了一种液晶显示装置， 具有较高的穿透率和较。

17、短的 响应时间。 0009 本发明解决其技术问题是采用以下的技术方案来实现的。 0010 一种薄膜晶体管阵列基板， 包括基板、 栅极、 栅极绝缘层、 半导体层、 源极和漏极、 第一绝缘保护层、 第一电极、 第二绝缘保护层和第二电极。基板具有显示区域。栅极形成在 基板上并位于显示区域。栅极绝缘层形成在基板上并覆盖栅极。半导体层形成在栅极绝缘 层上并位于栅极上方。源极和漏极形成在栅极绝缘层上， 源极和漏极彼此分隔并分别与半 导体层接触， 以使部分的半导体层从源极和漏极之间露出。第一绝缘保护层形成在栅极绝 缘层上， 并覆盖源极和漏极以及从源极和漏极之间露出部分的半导体层， 在第一绝缘保护 层具有第一。

18、通孔， 以露出漏极。 第一电极形成在第一绝缘保护层上， 并填入第一通孔中与漏 极接触。第二绝缘保护层覆盖第一绝缘保护层以及第一电极。第二电极形成在第二绝缘保 护层上， 并位于第一电极上方。 0011 在本发明较佳实施例中， 上述基板还包括围绕显示区域的非显示区域。薄膜晶体 管阵列基板还包括依次设置于基板并位于非显示区域的第一导电层、 第一绝缘层、 第二导 电层、 第二绝缘层以及第一电连接层。 第二绝缘层和第一绝缘层中形成有第二通孔， 以露出 部分的第一导电层。第二绝缘护层中形成有第三通孔， 以露出部分的第二导电层。第一电 连接层形成在第二绝缘层上， 并填入第二通孔和第三通孔中分别与第一导电层和。

19、第二导电 层接触。 0012 在本发明较佳实施例中， 上述薄膜晶体管阵列基板还包括位于非显示区域的覆盖 第一电连接层的第三绝缘层以及第二电连接层。第三绝缘层中形成有第四通孔， 以露出部 分的第一电连接层。第二电连接层形成于第三绝缘层， 并填入第四通孔中与第一电连接层 接触。 0013 在本发明较佳实施例中， 上述基板还包括围绕显示区域的非显示区域。薄膜晶体 管阵列基板还包括依次设置于基板并位于非显示区域的第一导电层、 第一绝缘层、 第二导 电层、 第二绝缘层、 第三绝缘层以及第三电连接层。第三绝缘层、 第二绝缘层和第一绝缘层 中形成有第五通孔， 以露出部分的第一导电层。第三绝缘层和第二绝缘层中。

20、形成有第六通 孔， 以露出部分的第二导电层。 第三电连接层形成在第三绝缘层上， 并填入第五通孔和第六 通孔中分别与第一导电层和第二导电层接触。 0014 一种液晶显示装置， 包括上述的薄膜晶体管阵列基板。 0015 一种薄膜晶体管阵列基板的制作方法， 其包括以下步骤 ： 首先在基板的显示区域 形成栅极。其次形成栅极绝缘层， 并覆盖栅极。接着在栅极绝缘层形成半导体层， 半导体层 位于栅极上方。之后在栅极绝缘层形成源极和漏极， 源极和漏极彼此分隔并分别与半导体 层接触， 以使部分的半导体层从源极和漏极之间露出。再来， 形成第一绝缘保护层， 覆盖源 极和漏极以及从源极和漏极之间露出部分的半导体层， 。

21、并在第一绝缘保护层中开设第一通 孔， 以露出漏极。然后在第一绝缘保护层上形成第一电极， 并填入第一通孔中与漏极接触。 说 明 书 CN 103745980 A 5 3/8 页 6 再之后在第一绝缘保护层上形成第二保护层， 覆盖第一电极。最后在第二绝缘保护层上形 成第二电极， 第二电极位于第一电极上方。 0016 在本发明较佳实施例中， 上述制作方法还包括在基板围绕显示区域的非显示区域 依次形成第一导电层、 第一绝缘层、 第二导电层、 第二绝缘层以及第一电连接层。在形成第 二绝缘层之后， 更包括在第二绝缘护层和第一绝缘层中开设第二通孔以露出部分的第一导 电层， 以及在第二绝缘层中开设第三通孔以露。

22、出部分的第二导电层。 形成第一电连接层时， 第一电连接层填入第二通孔和第三通孔中分别与第一导电层和第二导电层接触。 0017 在本发明较佳实施例中， 上述制作方法还包括在形成第一电连接层之后依次形成 覆盖第一电连接层的第三绝缘层以及第二电连接层。在形成第三绝缘层之后， 更包括在第 三绝缘层中开设第四通孔以露出部分的第一电连接层。形成第二电连接层时， 第二电连接 层填入第四通孔中与第一电连接层接触。 0018 在本发明较佳实施例中， 上述第一导电层与栅极是在同一制程中进行制作。第二 导电层与源极和漏极是在同一制程中进行制作。 第一绝缘层与栅极绝缘层是同一制程中进 行制作。第二绝缘层与第一绝缘保护。

23、层是同一制程中进行制作。第三绝缘层与第二绝缘保 护层是同一制程中进行制作。第一电连接层与第一电极是同一制程中进行制作。第二电连 接层与第二电极是同一制程中进行制作。 第二通孔与第三通孔与第一通孔在同一制程中进 行制作。 0019 在本发明较佳实施例中， 上述制作方法还包括在基板围绕显示区域的非显示区域 依次形成第一导电层、 第一绝缘层、 第二导电层、 第二绝缘层、 第三绝缘层以及第三电连接 层。 在形成第三绝缘层之后， 更包括在第三绝缘层、 第二绝缘层和第一绝缘层中形成第五通 孔以露出部分的第一导电层， 以及在第三绝缘层和第二绝缘层中形成第六通孔以露出部分 的第二导电层。在形成第三电连接层时，。

24、 第三电连接层填入第五通孔和第六通孔中分别与 第一导电层和第二导电层接触。 0020 本发明的有益效果是， 本发明的薄膜晶体管阵列基板的第一电极是在源极和漏极 形成之后再形成的， 并填入开设于第一绝缘保护层上的第一通孔与漏极接触电连接， 从而 避免了漏极直接覆盖第一电极的接触方式。而由于源极和漏极已经被第一绝缘保护层覆 盖， 之后形成的第二绝缘保护层仅覆盖第一电极且第二绝缘保护层厚度较小， 无须进行分 层沉积， 也能有效避免白浊现象， 进而避免了后续开口制程中可能出现的底切现象。此外， 第一电极和第二电极之间仅间隔有第二绝缘保护层， 而由于第二绝缘保护层的厚度较小， 加强了第一电极和第二电极所。

25、形成的电场的强度， 有利于提高穿透率， 缩短响应时间。 0021 上述说明仅是本发明技术方案的概述， 为了能够更清楚了解本发明的技术手段， 而可依照说明书的内容予以实施， 并且为了让本发明的上述液晶显示装置及其制作方法和 其他目的、 特征和优点能够更明显易懂， 以下特举较佳实施例， 并配合附图， 详细说明。 附图说明 0022 图1A至图1G是现有的一种负型液晶显示的液晶显示装置的薄膜晶体管阵列基板 的制作流程局部剖面结构示意图。 0023 图 2 是本发明一实施例的薄膜晶体管阵列基板的俯视结构示意图。 0024 图3A至图3H是本发明一实施例的薄膜晶体管阵列基板的显示区域的制作流程局 说 明。

26、 书 CN 103745980 A 6 4/8 页 7 部剖面结构示意图。 0025 图 4A 是本发明一实施例的薄膜晶体管阵列基板的非显示区域局部剖面结构示意 图。 0026 图 4B 是本发明一实施例的薄膜晶体管阵列基板的非显示区域另一局部剖面结构 示意图。 0027 图 4C 是本发明另一实施例的薄膜晶体管阵列基板的非显示区域局部剖面结构示 意图。 0028 图 5 是具有本发明实施例的薄膜晶体管阵列基板的液晶显示装置与具有现有的 薄膜晶体管阵列基板的液晶显示装置的穿透率 - 电压的效果对比图。 0029 图 6 是具有本发明实施例的薄膜晶体管阵列基板的液晶显示装置与具有现有的 薄膜晶体。

27、管阵列基板的液晶显示装置的穿透率 - 时间的效果对比图。 具体实施方式 0030 为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效， 以下结合 附图及较佳实施例， 对依据本发明提出的薄膜晶体管阵列基板及其制作方法及具有此薄膜 晶体管阵列基板的液晶显示装置的具体实施方式、 结构、 特征及其功效， 详细说明如下 ： 0031 有关本发明的前述及其它技术内容、 特点及功效， 在以下配合参考图式的较佳实 施例的详细说明中将可清楚呈现。通过具体实施方式的说明， 当可对本发明为达成预定目 的所采取的技术手段及功效得以更加深入且具体的了解， 然而所附图式仅是提供参考与说 明之用， 并非用来对本发。

28、明加以限制。 0032 图 2 是本发明一实施例的薄膜晶体管阵列基板的俯视结构示意图。请参阅图 2， 薄膜晶体管阵列基板 200 具有显示区域 201 和围绕显示区域 201 的非显示区域 202。值得 一提的是， 薄膜晶体管阵列基板 200 是在基板 210 上同时进行显示区域 201 和非显示区域 202 的制作， 基板 210 实际上也具有对应的显示区域 201 和非显示区域 202。 0033 图 3A 至图 3H 是本发明一实施例的薄膜晶体管阵列基板 200 的显示区域 201 的制 作流程局部剖面结构示意图。需要说明的是， 薄膜晶体管阵列基板 200 的显示区域 201 包 括多条。

29、扫描线和多条数据线相互交叉限定出多个像素区域， 扫描线和数据线交叉位置处设 置有薄膜晶体管， 薄膜晶体管的漏极与位于像素区域的像素电极电连接， 此为本领域技术 人员所熟知技术， 在此不再赘述。为了图示简洁， 图 3A 至图 3H 仅绘示对应薄膜晶体管阵列 基板 200 的显示区域 201 的一个像素区域的局部剖面结构示意图。以下将对本实施例的薄 膜晶体管阵列基板 200 的制作方法做进一步的详细说明。 0034 首先， 请参照图 3A， 在基板 210 的显示区域 201 上形成栅极 211。基板 210 例如是 透明基板。栅极 211 例如是利用膜层沉积蚀刻等工艺制作， 在此不在赘述。 00。

30、35 然后， 请参照图 3B， 在基板 210 上形成栅极绝缘层 212， 并覆盖栅极 211。 0036 接着， 请参照图 3C， 在栅极绝缘层 212 上形成半导体层 213， 并位于栅极 211 的正 上方。半导体层 213 例如是非晶硅 （a-Si） 半导体层， 但并不以此为限。 0037 请参照图 3D， 在半导体层 213 形成之后， 在栅极绝缘层 212 上形成源极 214a 和漏 极 214b。源极 214a 和漏极 214b 彼此分隔并分别与半导体层 213 直接接触而覆盖部分的半 导体层 213。换句话说， 部分半导体层 213 从源极 214a 和漏极 214b 之间暴露。

31、出来。源极 说 明 书 CN 103745980 A 7 5/8 页 8 214a 和漏极 214b 例如是利用膜层沉积蚀刻等工艺制作， 在此不在赘述。 0038 请参照图 3E， 在源极 214a 和漏极 214b 之后， 形成第一绝缘保护层 215， 并覆盖源 极 214a、 漏极 214b 和从源极 214a 和漏极 214b 之间暴露出来的半导体层 213。第一绝缘保 护层 215 的厚度为至优选的， 第一绝缘保护层 215 的厚度例如是 由于第一绝缘保护层 215 覆盖的只是半导体层 213、 源极 214a 和漏极 214b， 没有直接形成 在像素电极上， 因此可以采用快速沉积的方。

32、法形成第一绝缘保护层 215， 形成的绝缘保护层 质地较密。然后， 在第一绝缘保护层 215 形成第一通孔 215a 以露出部分的漏极 214b。也就 是说， 第一通孔 215a 的位置大致是在漏极 214b 的上方。 0039 请参照图3F， 在对应像素区域的第一绝缘保护层215上形成第一电极216， 并填入 第一通孔 215a 中与漏极 214b 接触。第一电极 216 例如是像素电极， 例如是由 ITO （Indium Tin Oxide， 氧化铟锡） 等透明导电材料制成。第一电极 216 填入第一通孔 215a 中并与漏极 214b 接触， 从而实现了与漏极 214b 的电连接。 00。

33、40 请参照图 3G， 在形成第一电极 216 之后， 再形成第二绝缘保护层 217， 且第二绝缘 保护层 217 完全覆盖第一绝缘保护层 215 以及第一电极 216。第二绝缘保护层 217 的厚度 为至优选的， 第二绝缘保护层 217 的厚度例如是 0041 请参照图 3H， 再在第二绝缘保护层 217 上形成第二电极 218， 第二电极 218 位于第 一电极 216 的正上方。第二电极 218 例如是公共电极， 例如是由 ITO（Indium Tin Oxide， 氧化铟锡） 等透明导电材料制成。 0042 如图3H所示的薄膜晶体管阵列基板200包括基板210、 栅极211、 栅极绝缘。

34、层212、 半导体层 213、 源极 214a 和漏极 214b、 第一绝缘保护层 215、 第一电极 216、 第二绝缘保护层 217 和第二电极 218。基板 210 具有显示区域 201。栅极 211 形成在基板 210 上并位于显示 区域 201。栅极绝缘层 212 形成在基板 210 上并覆盖栅极 211。半导体层 213 形成在栅极 绝缘层 212 上并位于栅极 211 上方。源极 214a 和漏极 214b 形成在栅极绝缘层 212 上， 源 极 214a 和漏极 214b 彼此分隔并分别与半导体层 213 接触， 以使部分的半导体层 213 从源 极 214a 和漏极 214b。

35、 之间露出。第一绝缘保护层 215 形成在栅极绝缘层 212 上， 并覆盖源 极 214a 和漏极 214b 以及从源极 214a 和漏极 214b 之间露出部分的半导体层 213， 在第一 绝缘保护层 215 上形成第一通孔 215a， 以导通漏极 214b 和第一电极 216。第一电极 216 形 成在第一绝缘保护层 215 上， 并填入第一通孔 215a 中与漏极 214b 接触。第二绝缘保护层 217 覆盖第一电极 216 以及第一电极 216 未盖住的第一绝缘保护层 215 的部分。第二电极 218 形成在第二绝缘保护层 217 上， 并位于第一电极 216 上方。 0043 本实施。

36、例中， 第一电极 216 是在源极 214a 和漏极 214b 形成之后再形成的， 并填 入设于第一绝缘保护层 215 上的第一通孔 215a 与漏极 214b 接触电连接， 从而避免了漏极 214b 直接覆盖第一电极 216 的接触方式。而由于源极 214a 和漏极 214b 已经被第一绝缘 保护层 215 覆盖， 之后形成的第二绝缘保护层 217 仅覆盖第一电极 216 且第二绝缘保护层 217 厚度较小， 仅为可以进行慢速沉积， 无须进行分层沉积， 也能有效避免白浊现 象。此外， 第一电极 216 和第二电极 218 之间仅间隔有第二绝缘保护层 217， 而由于第二绝 缘保护层 217 。

37、的厚度较小， 加强了由第一电极 216 和第二电极 218 产生的电场强度， 有利于 提高穿透率， 缩短响应时间。 说 明 书 CN 103745980 A 8 6/8 页 9 0044 本实施例中， 上述制作步骤中主要涉及薄膜晶体管阵列基板 200 的显示区域 201 的制作， 而实际上薄膜晶体管阵列基板 200 还包括围绕显示区域 201 的非显示区域 202， 在 非显示区域 202 还会有各种连接导线， 而这些连接导线可以在制作显示区域 201 的金属导 电层例如栅极 211 以及源极 214a 和漏极 214b 时在同一制程中一起进行制作， 以下将具体 进行说明。 0045 图 4A。

38、 是本发明一实施例的薄膜晶体管阵列基板的非显示区域局部剖面结构示意 图。请同时参阅图 2 和图 4A， 薄膜晶体管阵列基板 200 的非显示区域 202 的连接导线包括 设置在基板 210 上的第一导电层 221 和第二导电层 224。 0046 具体地， 请参阅图 4A， 在图 3A 中薄膜晶体管阵列基板 200 的基板 210 的显示区域 201 上形成栅极 211 的同时， 在薄膜晶体管阵列基板 200 的基板 210 的非显示区域 202 上 形成第一导电层 221。然后， 在图 3D 中基板 210 的显示区域 201 上形成源极 214a 和漏极 214b 的同时， 在基板 210。

39、 的非显示区域 202 形成第二导电层 224。也就是说， 第一导电层 221与栅极211是沉积同一层金属膜层经蚀刻工艺在同一制程中制成， 第二导电层224与源 极 214a 和漏极 214b 是沉积同一层金属膜层经蚀刻工艺在同一制程中制成。 0047 可以理解的是， 所形成的栅极绝缘层 212 和第一绝缘保护层 215 均会延伸至基板 210 的非显示区域 202。具体的， 在图 3B 中形成栅极绝缘层 212 时， 利用同一制程在基板 210 的非显示区域 202 会形成第一绝缘层 222 覆盖第一导电层 221。在图 3F 中制作源极 214a 和漏极 214b 之后形成第一绝缘保护层 。

40、215 时， 利用同一制程会形成覆盖第一绝缘层 222 和第二导电层 224 的第二绝缘层 223。在图 3E 中第一绝缘保护层 215 形成第一通孔 215a 的同时， 利用同一制程在基板 210 的非显示区域 202 也可以形成第二通孔 215b 和第 三通孔 215c。例如， 第二通孔 215b 形成在第二绝缘层 223 和第一绝缘层 222 中， 以使第一 导电层 221 从第二通孔 215b 暴露出来， 第三通孔 215c 形成在第二绝缘层 223 中， 以使第二 导电层 224 从第三接通 215c 暴露出来。由于第二绝缘层 223 与第一绝缘保护层 215 在同 一制程中形成， 。

41、两者的材质及形成方法完全相同， 均采用快速沉积的方法， 所形成的膜质地 较密， 从而避免了在开孔过程中出现的底切现象。接着， 在图 3F 中形成第一电极 216 的同 时， 在基板 210 的非显示区域 202 的第二绝缘层 223 上还形成第一电连接层 226， 并填入第 二通孔 215b 和第三通孔 215c 中， 分别与第一导电层 221 和第二导电层 224 接触。也就是 说， 通过第一电连接层 226 的桥接， 第一导电层 221 和第二导电层 224 实现了电连接。 0048 图 4B 是本发明一实施例的薄膜晶体管阵列基板的非显示区域另一局部剖面结构 示意图。请同时参阅图 3G、 。

42、图 3H 和图 4B， 在形成第一电极 216 和第一电连接层 226 之后， 形成第二绝缘保护层217时， 利用同一制程会形成覆盖非显示区域202的第一电连接层226 的第三绝缘层 225。在第二绝缘保护层 217 形成之后， 还会有形成第二电极 218 的步骤， 利 用同一制程于制作第二电极 218 的同时制作位于非显示区域 202 的位于第三绝缘层 225 上 的第二电连接层 228。由于在基板 210 的非显示区域 202 可能需要将第一电连接层 226 和 后续所形成的第二电连接层228电连接起来， 因此， 在形成第二绝缘保护层217和第三绝缘 层 225 之后， 在形成第二电极 2。

43、18 和第二电连接层 228 之前， 在第三绝缘层 225 中形成第四 通孔 225a， 以露出部分的第一电连接层 226， 接着形成第二电极 218 时， 在薄膜晶体管阵列 基板200的对应非显示区域202的第二绝缘保护层217上还形成第二电连接层228， 并填入 第四通孔 225a 中， 与第一电连接层 226 接触。 说 明 书 CN 103745980 A 9 7/8 页 10 0049 图 4C 是本发明另一实施例的薄膜晶体管阵列基板的非显示区域局部剖面结构示 意图。请同时参阅图 2 和图 4C， 薄膜晶体管阵列基板 200 的非显示区域 202 的连接导线包 括设置在基板 210 。

44、上的第一导电层 321 和第二导电层 324。请参阅图 4C， 具体地， 在图 3A 基板 210 的显示区域 201 形成栅极 211 的同时， 在基板 210 的非显示区域 202 形成第一导 电层 321。然后， 在图 3D 基板 210 的显示区域 201 形成源极 214a 和漏极 214b 的同时， 在基 板 210 的非显示区域 202 形成第二导电层 324。也就是说， 第一导电层 321 与栅极 211 是沉 积同一层金属膜层经蚀刻工艺在同一步骤中制成， 第二导电层324与源极214a和漏极214b 是沉积同一层金属膜层经蚀刻工艺在同一步骤中制成。 0050 可以理解的是， 。

45、所形成的栅极绝缘层 212、 第一绝缘保护层 215 和第二绝缘层 217 均会延伸至基板 210 的非显示区域 202。具体的， 在图 3B 中形成栅极绝缘层 212 时， 利用 同一制程在基板 210 的非显示区域 202 会形成第一绝缘层 322 覆盖第一导电层 321。在图 3E 制作源极 214a 和漏极 214b 之后形成第一绝缘保护层 215 时， 利用同一制程会形成覆盖 第一绝缘层 322 和第二导电层 324 的第二绝缘层 323。在图 3G 中形成第二绝缘保护层 217 时， 利用同一制程会形成覆盖非显示区域 202 的第二绝缘层 323 的第三绝缘层 325。在图 3H 。

46、中第二绝缘保护层 217 形成之后， 还会有形成第二电极 218 的步骤， 利用同一制程于制 作第二电极 218 的同时制作位于非显示区域 202 的位于第三绝缘层 325 上的第三电连接层 328。但是， 在本实施例中， 在图 3E 中第一绝缘保护层 215 形成第一通孔 215a 的同时， 并未 在基板 210 的非显示区域 202 形成接触孔。之后， 在本实施例中， 在图 3F 中形成第一电极 216 时， 也未在基板 210 的非显示区域 202 的第二绝缘层 323 上形成电连接层。而是， 在第 三绝缘层 325 形成之后， 在形成第三电连接层 328 之前， 在基板 210 的非显。

47、示区域 202 的第 三绝缘层 325 中形成第五通孔 325a 和第六通孔 325b。例如， 第五通孔 325a 形成在第三绝 缘层325、 第二绝缘层323和第一绝缘层322中， 以使第一导电层321从第五通孔325a暴露 出来， 第六通孔 325b 形成在第三绝缘层 325 和第二绝缘层 323 中， 以使第二导电层 324 从 第六通孔 325b 暴露出来。那么， 在图 3H 中形成第二电极 218 的同时， 在基板 210 的非显示 区域 202 的第三绝缘层 325 上还形成第三电连接层 328， 并填入第五通孔 325a 和第六通孔 325b 中， 分别与第一导电层 321 和第。

48、二导电层 324 接触。也就是说， 本实施例中， 通过第三 电连接层 328 的桥接， 第一导电层 321 和第二导电层 324 实现了电连接。 0051 可以理解的是， 薄膜晶体管阵列基板 200 可作为液晶显示装置的下基板， 例如液 晶显示装置包括相对设置的薄膜晶体管阵列基板200和与薄膜晶体管阵列基板200相对设 置的上基板 （例如彩色滤光基板等） 、 以及夹设于薄膜晶体管阵列基板 200 与上基板之间的 液晶层， 在此不再赘述。 0052 图 5 是具有本发明实施例的薄膜晶体管阵列基板的液晶显示装置与具有现有的 薄膜晶体管阵列基板的液晶显示装置的穿透率-电压的效果对比图。 请参阅图5，。

49、 曲线为 具有薄膜晶体管阵列基板 200 的液晶显示装置的穿透率与电压的关系曲线， 而曲线为具 有如图1A至图1G所示制作流程制成的薄膜晶体管阵列基板的液晶显示装置的穿透率与电 压的关系曲线。由于具有薄膜晶体管阵列基板 200 在形成第一电极 216 之前先形成第一绝 缘保护层215， 在形成第一电极层216之后再形成第二绝缘保护层217， 第一绝缘保护层215 和第二绝缘保护层 217 分层形成， 仅有厚度较小的第二绝缘保护层 217 位于第一电极 216 和第二电极 218 之间， 第一电极 216 和第二电极 218 之间的绝缘保护层厚度的减小使得由 说 明 书 CN 103745980 A 10 8/8 页 11 第一电极 216 与第二电极 218 所产生的电场强度加强， 使得该电场旋转液晶分子的能力加 强， 从而， 在相同的驱动电压下， 也具有较高的穿透率。 0053 图 6 是具有本发明实施例的薄膜晶体管阵列基板的液晶显示装置与具有现有的 薄膜晶体管阵列基板的液晶显示装置的穿透率-时间的效果对比图。 请参阅图6， 曲线为 具有薄膜晶体管阵列基板 200。