一种稳压器饱和电流的控制电路.pdf

上传人：a2

文档编号：6171399

上传时间：2019-05-16

格式：PDF

页数：15

大小：933.04KB

《一种稳压器饱和电流的控制电路.pdf》由会员分享，可在线阅读，更多相关《一种稳压器饱和电流的控制电路.pdf（15页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103631302 A (43)申请公布日 2014.03.12 CN 103631302 A (21)申请号 201310615968.0 (22)申请日 2013.11.28 G05F 1/56(2006.01) (71)申请人苏州贝克微电子有限公司地址 215011 江苏省苏州市高新区竹园路 209 号 3 号楼 1404 室 (72)发明人不公告发明人 (54) 发明名称一种稳压器饱和电流的控制电路 (57) 摘要一种稳压器饱和电流的控制电路，采用垂直构造的 PNP 输出晶体管，该晶体管作为一个线性控制元件设置在反馈控制电路，而反馈控制电路。

2、则设置在垂直结构的衬底。差分放大器的一个输入端耦合到一个参考电压源 , 另一个输入端通过反馈电路耦合到电阻分压器，该电阻分压器连接在公共结点和稳压器的输出端之间。通过物理反应和热效应将 NPN 寄生 PNP 晶体管融合到的表面，用于感应晶体管输出饱和度的变化，并通过另一条线路将超出的基极电流驱动引到反馈控制结点。反馈控制节点通过减小驱动放大器的增益和带宽来缓冲过度驱动，从而确保反馈回路在不需要额外的频率补偿元件的条件下，其所有饱和阶段的操作都具有良好的稳定性。 (51)Int.Cl. 权利要求书 2 页说明书 6 页附图 6 页 (19)中华人民共和国国家知。

3、识产权局 (12)发明专利申请权利要求书2页说明书6页附图6页 (10)申请公布号 CN 103631302 A CN 103631302 A 1/2 页 2 1. 一种稳压器饱和电流的控制电路，其特征是 : 一个稳压器电路，包括：设置在衬底内的垂直结构的 PNP 晶体管，晶体管具有发射极、基极和一个单一的集电极，并且发射极耦合到电压源，而集电极耦合到负载；用于设置所需负载电位的参考装置，该电位由 PNP 晶体管的集电极提供；反馈装置，其作用是感应负载电位，并产生一个控制信号，该信号通过垂直结构的 PNP 晶体管的基极控制其集电极电流；一个饱和。

4、感应装置，在晶体管饱和时通过反馈装置产生反馈信号。 2. 根据权利要求 1 所述的一种稳压器饱和电流的控制电路，其特征是 : 该电路还包括一个恒压源。 3. 根据权利要求 1 所述的一种稳压器饱和电流的控制电路，其特征是 : 稳压器电路还包括一个 NPN 晶体管，其基极 - 发射极区作用与垂直结构的 PNP 晶体管的集电极 - 基极区域相同。 4. 根据权利要求 1 所述的一种稳压器饱和电流的控制电路，其特征是 : 饱和感应装置包括一个嵌在基板内的 NPN 晶体管，并连接到 PNP 晶体管。根据权利要求1所述的稳压器饱和电流的控制方法和电路，其特征是:反馈装置包括：。

5、一个差分放大器和驱动晶体管，其中差分放大器的第一输入端耦合到参考终端，第二输入端耦合到垂直结构的输出晶体管的集电极；垂直结构的晶体管包括一个 PNP 晶体管；驱动晶体管的集电极耦合到垂直结构晶体管的基极，用于感应负载电压的下降，并响应垂直结构晶体管基极电流的增加。 5. 根据权利要求 1 所述的一种稳压器饱和电流的控制电路，其特征是 : 负载电压调节方法包括以下步骤：通过衬底内的垂直结构的 PNP 晶体管将电压源耦合到负载，该晶体管有发射极、基极和一个单一的集电极，并且发射极耦合到电压源，而集电极耦合到负载；通过垂直结构的 PNP 晶体管的集电极。

6、设置所需负载电压；感应负载电压，并产生一个信号，通过结构的垂直PNP晶体管的基极控制其集电极电流；感应垂直结构的PNP晶体管的饱和度，并响应反馈信号，用于控制通过垂直结构 PNP 晶体管的集电极电流。 6. 根据权利要求 4 所述的一种稳压器饱和电流的控制电路，其特征是：产生控制信号还包括以下步骤：对负载上的电压进行分压；将所分的电压与参考电压进行比较；感应垂直结构的PNP晶体管的饱和度的步骤还包括：对垂直结构的PNP晶体管进行热感应，并响应调整控制信号，该控制信号用于控制垂直结构的 PNP 晶体管的集电极电流；热感应包括对垂直结构的 P。

7、NP 晶体管的集电极 - 基极区域的热感应。 7. 根据权利要求 1 所述的一种稳压器饱和电流的控制电路，其特征是 : 稳压器来自电压源的电流幅值的调节方法，包括以下步骤：通过垂直结构的晶体管将电压源耦合到负载上，该晶体管被设置在衬底内，并具有发射极、基极和一个单一的集电极，发射极耦合到电压源，而集电极耦合到负载；感应负载两端的电压，并与参考电压比较，其中参考电压为所需的基准电压，再产生一个控制信号，通过垂直结构的晶体管的基极来控制其集电极电流；感应垂直结构的晶体管与热耦合的寄生晶体管饱和程度，热耦合的寄生晶体管的发射极也作为垂直结构晶体管的基极，。

8、并且响应感应到的饱和成度，至少重置部分控制信号；减弱总的控制信号对信号重置的响应。 8. 根据权利要求 1 所述的一种稳压器饱和电流的控制电路，其特征是 : 可通过降低控制放大器的操作电流或降低反馈控制放大器的尾电流来减弱总的控制信号对信号重置的权利要求书 CN 103631302 A 2 2/2 页 3 响应；也可以通过感应流过热耦合的晶体管的集电极电流，减弱总的控制信号对信号重置的响应，并在此水平上增加，降低控制放大器的尾电流。权利要求书 CN 103631302 A 3 1/6 页 4 一种稳压器饱和电流的控制电路技术领域： 0001 本。

9、发明涉及到稳压器领域，更具体地说，涉及到在垂直结构的稳压器中输出晶体管饱和时，电流电平的控制方法和电路。背景技术： 0002 稳压器集成电路（IC）采用横向 PNP 结构。图 1 所示为一个稳压器 10 的原理图。稳压器的一个必要操作性能是，当稳压器的输出负载为零或过小，并且电压源电势接近所需的稳压器输出值时，防止来自电压源的稳压器静态电流发生振荡。在这种情况下，电压源为电池，例如电池的加速放电振荡。 0003 如图1所示，在操作中，晶体管12通过第一集电极14驱动外部负载（未显示），该外部电阻连接在输出端口 16 和公共端口之间。当输出晶体管 1。

10、2 饱和时，晶体管 18 导通，从而使晶体管 32 增加足够的偏置电流，反过来延迟晶体管 22 的导通电平。晶体管 18 为横向结构，并且嵌入在输出晶体管 12 的结构内，从而有利于在达到饱和时进行精确的检测。电阻 34 用于限制晶体管 32 的钳位电平。电阻 36 设置在晶体管 32 的基极偏置。 0004 输出晶体管12的基极电流通过晶体管24，延迟晶体管22的导通电平，从而调节输出晶体管 12 的饱和深度。 0005 本文中将对电容器 26 为反馈回路提供反馈信号做进一步描述。此外，晶体管 12 的第二集电极 28 提供了一个备用的反馈回路，该反馈回路通过晶体管。

11、 30 和晶体管 20 调节输出晶体管 12 的饱和深度。 0006 一个由电阻38和40组成的分压器从电压输出端口16提供的反馈。该反馈连接到控制放大器 44 的反相输入端 42。控制放大器 44 的同相输入端 46 被连接到参考电压 48，其中参考的电位用来设置电压输出端口 16 所需的电位。控制放大器 44 的输出 50 在一定程度上控制晶体管22的基极电流，该电流依次通过晶体管24和电阻52，并进一步设置输出晶体管 12 的基极电流。电流源 54 释放漏电流，在晶体管 22 是截止时，该漏电流使得输出晶体管 12 导通。 0007 因为垂直结构的横向稳压器 10 。

12、没有并联的集电极，所以有必要提供一种方法和电路，用于控制垂直结构的集成电路稳压器中饱和输出晶体管的操作电流的增加。发明内容： 0008 本发明的第一个目的是为垂直结构的集成电路稳压器提供一种电路，当电压源电位接近稳压器输出电压时，在负载较小或无负载的条件下，限制电压源稳压器的电流的增加。 0009 本发明的第二个目的是为垂直结构的集成电路稳压器提供一种电路，该电路具有稳定性，并且没有特殊的频率补偿。 0010 本发明的第三个目的是为垂直结构的集成电路稳压器提供一种电路，其反馈感应装置不需要额外的模空间。说明书 CN 103631302 A 4 2/6 页 5。

13、 0011 本发明的技术解决方案： 0012 本发明的这些和其它的目的被按如下方法配置的电路达到了。稳压器采用垂直结构的 PNP 输出晶体管，该晶体管在衬底内的反馈控制电路中作为一个线性控制元件。这种衬底可以被包含在一个集成电路内。控制放大器的一个输入端耦合到一个参考电压源，另一个输入耦合到由电阻分压器组成的反馈回路，其中电阻分压器连接在公共端口和稳压器的输出之间。 0013 一个寄生 NPN 晶体管，感应输出晶体管达到饱和，并重置大部分过量的用于驱动反馈控制节点的基极电流，其中 NPN 晶体管被通过物理和热反应融合到 PNP 输出晶体管的结构中。反馈控制节点通过减。

14、小驱动器放大器的增益和带宽来延迟多余的驱动器，从而确保在所有的饱和阶段都有良好的稳定，并且不需要额外的频率补偿元件。 0014 以上所述的本发明的特征和优点将在下面的图中进行描述，并根据权利要求，各个图中相同的部件或元件用类似的附图标记来表示。 0015 对比专利文献： CN201149666Y 稳压器控制电路 200820055379.6 附图说明： 0016 图 1 为现有技术稳压器电路的原理图。 0017 图 2 为本发明的稳压器电路的简化版本组合块和原理图。 0018 图 3 为本发明的稳压器电路的第一个实例的原理图。 0019 图 4 为本发明的稳压器电路的第二个实例。

15、的原理图。 0020 图 5 为本发明的稳压器电路的第三个实例的原理图。 0021 图 6 为部分的集成电路中与本发明相对应的垂直结构的 PNP 输出晶体管和寄生 NPN 晶体管的剖视图。具体实施方式： 0022 图 2 为本发明的稳压器电路的简化版本。稳压器 100 包括 PNP 输出晶体管 102，晶体管 102 的发射极连接到电压源 104，集电极连接到电压输出端口 106、寄生晶体管 108 的基极和电阻 110 的各个结点。一个负载（未显示）连接在电压输出端口 106 和公共端（也被称为 “地” 电位）之间。电阻 110 和 112 组成一个分压器，为控制放。

16、大器 116 的同相输入端 114提供反馈信号。参考电压118，用于设置端口106所需电压，并被连接到控制放大器116 的反相输入端 120。 0023 一个放大器偏置电流电路 122，图 2 中以框图的形式示（本文进一步详述）为控制放大器 116 的偏置提供主要控制。感应电流 ISENSE由放大器的偏置电流电路 122 通过寄生晶体管 108 的集电极产生。 0024 在平衡状态下的操作，由于输出晶体管102的基极-发射极结点通常是正向偏置，来自电压源 104 的电流流入到输出晶体管 102 的发射极，然后从输出晶体管 102 的集电极输出。 0025 假设电压的输出。

17、端口 106 和公共端口之间的外部负载和电阻 110 和 112 的额定负载不可忽略时，输出晶体管 102 的大部分集电极电流将流过外部负载。 0026 在本发明的优选的实例中，电阻 110 和 112 的值一定，控制输出晶体管 102 的集电说明书 CN 103631302 A 5 3/6 页 6 极电流。寄生 NPN 晶体管 108 的基极同样控制输出晶体管 102 的集电极的电流。 0027 在进一步的细节中，输出晶体管 102 作为一个线性控制元件，在一定范围内，在电压的输出端口 106 处提供基本恒定的电位，尽管所有电流 ILOAD均被负载吸收。 0028 当。

18、电压源104的电位下降（例如，电池电压源衰减）到一定的水平，使得的输出晶体管 102 的输入饱和状态，控制放大器 116 通过增加驱动输出晶体管 102 的基极电流 IDRIVE来维持输出电压 106。在 ILOAD较高的情况下，由于 IDRIVE必须足够大，才能驱动输出晶体管 102 的完整输出，如果在电压源104与电压输出打开106之间有一个足够的电位差，整体操作突变电流将远大于正常的静态水平。因此， IDRIVE在饱和区工作在最高水平，并与 ILOAD的幅值无关。在负载较小的情况下，工作电流激增幅度大于静态时的激增幅度。 0029 但寄生晶体管 108 会在。

19、电路 100 的电压调节能力为减弱时抑制这种激增。具体操作如下，当输出晶体管102不饱和时，寄生NPN晶体管108没有正向偏置。然而，当输出晶体管 102 达到饱和时，寄生 NPN 晶体管 108 的基极偏置电势上升，并高于发射极电势。这导致寄生 NPN 晶体管 108 正向偏置，并使晶体管 108 导通，从而重置多余的基极驱动电流 IDRIVE，使其流向放大器的偏置电流电路 122。控制放大器 116 开始用晶体管 108 的发射极电流代替部分来自输出晶体管 102 的基极电流。放大器偏置电流电路 122 通过延缓控制放大器 106 的电流来响应负反馈，通过这种方。

20、法使 IDRIVE降低到一个平均水平。控制放大器 116 的滞后电流导致环路带宽和增益的减小，从而保证整个反馈环路在饱和的所有阶段都具有良好的稳定性。 0030 如图 3 所示为第一个实例，即横向构造的稳压器 20 的原理图。稳压器 200 比稳压器 100 描述的更为详细。当稳压器关断，输出晶体管 102 的基极电势的通过电阻 204 放掉，以确保其集电极电势为零。 0031 对于控制放大器116，包括一对PNP晶体管206和208，并且晶体管206的基极120 作为同相输入端，晶体管 208 的基极 114 作为反相输入端。由于同相输入端 120 处的电势是固定的（。

21、如图 3 所示为 1.23V），晶体管 206 和 208 与一对 NPN 晶体管 210 和 212 共同控制晶体管 214 的基极电位，响应电阻 110 和 112 的结点电位。这反过来又控制流过驱动晶体管 214 的集电极中的电流。 0032 偏置电流控制电路 202 包括一个 PNP 晶体管 212 和电阻 216。图 3 所示的本发明的实例中，电阻 216 的值、晶体管 212 的基极的偏置电压 VBIAS的值都是有选择的，使尾电流 ITAIL达到某个特定值。尾电流流入晶体管 206 和 208 的发射极，并在一定程度上决定驱动电流、带宽和增益的水平，其中驱。

22、动电流由驱动晶体管 214 提供，带宽和增益由控制放大器 116 提供。 0033 在操作中，当输出晶体管102饱和，并且输出端口106上的负载是不存在或非常小时，寄生 NPN 晶体管 108 阻止来自电压源 104 的静态电流发生激增。驱动晶体管 214 根据需要，引到输出晶体管 102 的基极电流，从而保证电压输出端口 106 处的电压恒定。当电压源 104 的电位明显高于输出端口 106 所需的电压，并且端口 106 的流出电流最小或为零时，电阻 204 两端的电压约等于输出晶体管 102 的基极 - 发射极电压，即流过电阻 204 的电流非常小。 0034 当。

23、电压源 104 的电位下降时，输出晶体管 102 达到饱和。相对应地，驱动晶体管 214 试图通过增大集电极电流通过，以保持输出端口 106 的电压不变。然而，大部分额外的说明书 CN 103631302 A 6 4/6 页 7 电流，来自寄生 NPN 晶体管 108 的发射极，而不是来自输出晶体管 102 的基极，电流流入控制放大器 116，并且这个电流在电阻 216 两端产生较大的电压，从而向驱动晶体管 214 提供负反馈，减弱驱动晶体管 214 的导通。 0035 根据本发明，图 4 所示为一个更精细的稳压器 300 的详细的原理图。稳压器 300 以一个。

24、集成电路的形式存在。与图 3 相比，图 4 电路包括一个为控制放大器 304 提供动态偏置的偏置电流电路 302。 0036 在控制放大器 304 中，晶体管 306 在驱动晶体管 214 的基极作为电压钳位，从而在输出晶体管 102 未饱和时，限制晶体管 214 可提供的电流的量。另外，电阻 308 进一步限制了驱动晶体管214的发射极电流。在本发明的实例中，晶体管306的基极电位被设置为450 毫伏。然而，晶体管 306 和电阻 308 在寄生 NPN 晶体管 108 开始导通时，不控制驱动晶体管 214 的基极。相反，驱动晶体管 214 的基极由差动晶体管 20。

25、6 和 208 通过反馈回路控制，其反馈回路包括晶体管 108。 0037 在偏置电流电路 302 中，晶体管 310 大致与图 3 中的晶体管 212 相对应，它们为控制放大器 304 提供一个恒定的偏置电流。然而，在图 4 的实例中，晶体管 310 与晶体管 312 一起工作，共同对控制放大器304进行动态偏置。流过晶体管312的电流受输出晶体管102 的电流影响，但由于电阻 216 和电阻 314 两端的电压下降，晶体管 312 的基极 - 发射极电压并不随着输出晶体管 102 的基极 - 发射极电压增加。因此，流过晶体管 312 的电流有一个较慢的对数形式的。

26、增长阶段。然而，该电流与流过输出晶体管 102 的电流的生长相对应。 0038 再次提到偏置电流源302，在本发明的实例中，正向偏置二极管316与电流源318，用来提供 16 微安的电流，在晶体管 310 的基极建立正向偏置。然而，当电压源 104 第一次对稳压器 300 通电时，晶体管 312 不导通，晶体管 310 工作在一个固定的偏置电压，而偏置电压又使得驱动晶体管214导通。从而使得输出晶体管102也导通，并向电压输出端口106 提供一个电位。在这点上，由晶体管 312 提供的自适应偏置比由输出晶体管 102 提供的占优势。具体来说，晶体管 312 开始。

27、导通，并吸收流过电阻 216 和 314 的电流。由电阻 216 和 314 产生的电压降开始降低晶体管 310 的总的基极 - 发射极电压。 0039 一个非常小的与电阻 110 并联的电容 320 提供频率补偿，以防止由于晶体管 208 基极杂散电容的相位滞后而造成的不稳定性。电容322和电阻324串联在晶体管208和214 的集电极之间，并向差分放大器 304 提供主要的频率补偿。电阻 326 连接在两个结点之间，一个为晶体管 212 和 214 的发射极结点，另一个为电阻 308 与晶体管 210 的发射极之间的结点，电阻 326 的作用是通过与外部负载吸收的电流成正比。

28、的感应电流提高负载调节。相对应的，电阻 326 在晶体管 210 和 212 的发射极引入一个小的电势，补偿电压输出端口 106 的电位下降。电阻 328 连接在晶体管 310 和 312 的发射极之间，以减少通过晶体管 310 的电流。 0040 图5所示为本发明的稳压器电路的第三个实例，与图4相比， PNP晶体管306被NPN 晶体管 330 替代。 0041 在图 4 的实例中，由晶体管 306 提供的钳位电压电平主要取决于晶体管 306 的基极的偏置电位。然而，在图 5 所示的实例中，由晶体管 330 提供的钳位电压电平由晶体管 330 的基极 - 发射极电压来设置。

29、。因此，该电位设置在控制放大器 304 的内部，而不是图 4 所示的实例 300 中的那样在外部。说明书 CN 103631302 A 7 5/6 页 8 0042 图 6 所示为独立的集成电路 400 的结构图，该集成电路包括垂直 PNP 输出晶体管 102 和合并后的寄生 NPN 晶体管 108。垂直 PNP 输出晶体管 102 的基极电流按图 6 中箭头 401所示流过结构400。垂直PNP晶体管在电特性方面优于那些横向构造的晶体管。图6中的输出晶体管 102 和寄生 NPN 晶体管 108 被建立在一个独立的 n 区域。如前面所述，只有当输出晶体管 102 饱和时。

30、，寄生 NPN 晶体管 108 才导通。另外，由于寄生 NPN 晶体管 108 热耦合和物理耦合到输出晶体管 102 的体系结构，从而需要一个用于感应输出晶体管 102 的饱和点的阈值。具体为晶体管 102 的饱和点取决于温度和掺杂浓度。由于输出晶体管 102 的集电极和基极区域分别与寄生NPN晶体管108的基极和发射极区相同，在输出晶体管102 和 NPN 寄生晶体管 108 之间的温度或掺杂物差异均可忽略不计。因此，随着输出晶体管的温度的变化， NPN 寄生晶体管的跨导特性与输出晶体管的饱和点相对应。 0043 P型衬底402包括外延层416和上/下分别为424和422的P。

31、型隔离扩散区。 n-扩散区 404 制造了一个用于对 p+扩散区 406 电气隔离的凹槽，其中 p+扩散区 406 在外延层 416、 n-扩散区 404 和 P 型区域 422、 424 之间。p-区 425 由顶部隔离区 422 的扩散掺杂剂形成。p-区 425 构成 PNP 输出晶体管 102 的集电极和 NPN 型感应晶体管 108 的基极。p+扩散区 412 有利于金属层之间的电阻互连和降低 PNP 集电极电阻。p-区 425 内的 n-扩散区 420 构成输出晶体管 102 的基极和感应晶体管 108 的发射极。N+扩散区 418 有利于金属层之间的电阻互连。p+扩散区。

32、410 构成输出晶体管 102 的发射极。N+扩散区 414 有利于外延层 416 的电阻性连接。外延层 416 的电位偏置高于 p-区 425 的电位偏置，从而确保一个反向偏置结点，并作为感应晶体管 108 的集电极。没有额外的扩散，并且感应晶体管 108 的制作工艺也不需要任何修改。 0044 在图 4 和图 5 所示的实例中，集成电路的制作中一些元件的值下表所示。规定电阻单位为欧姆，电容单位为皮法： 0045 编号类型值 110电阻 180K 113电阻 60K 204电阻 100K 216电阻 600 308电阻 200 314电阻 1.5K 320电容 2 3。

33、22电容 5 324电阻 15K 说明书 CN 103631302 A 8 6/6 页 9 0046 0047 从上述可知，本发明提供了一种新的垂直结构的稳压器饱和电流的控制方法和电路。虽然本发明在 PNP 输出晶体管和 NPN 寄生晶体管方面进行了描述，但也可以进行互补操作（即 NPN 器件代替 PNP 器件，反之亦然）。根据发明原则，本发明不受限制，只受本发明的权利要求所限制。说明书 CN 103631302 A 9 1/6 页 10 图 1 说明书附图 CN 103631302 A 10 2/6 页 11 图 2 说明书附图 CN 103631302 A 11 3/6 页 12 图 3 说明书附图 CN 103631302 A 12 4/6 页 13 图 4 说明书附图 CN 103631302 A 13 5/6 页 14 图 5 说明书附图 CN 103631302 A 14 6/6 页 15 图 6 说明书附图 CN 103631302 A 15 。

摘要
申请专利号：	CN201310615968.0	申请日：	2013.11.28
公开号：	CN103631302A	公开日：	2014.03.12
当前法律状态：	撤回	有效性：	无权
法律详情：	发明专利申请公布后的视为撤回IPC(主分类):G05F 1/56申请公布日:20140312\|\|\|实质审查的生效IPC(主分类):G05F 1/56申请日:20131128\|\|\|公开
IPC分类号：	G05F1/56	主分类号：	G05F1/56
申请人：	苏州贝克微电子有限公司
发明人：	不公告发明人
地址：	215011 江苏省苏州市高新区竹园路209号3号楼1404室
优先权：
专利代理机构：		代理人：
PDF完整版下载：	PDF下载

内容摘要

一种稳压器饱和电流的控制电路，采用垂直构造的PNP输出晶体管，该晶体管作为一个线性控制元件设置在反馈控制电路，而反馈控制电路则设置在垂直结构的衬底。差分放大器的一个输入端耦合到一个参考电压源,另一个输入端通过反馈电路耦合到电阻分压器，该电阻分压器连接在公共结点和稳压器的输出端之间。通过物理反应和热效应将NPN寄生PNP晶体管融合到的表面，用于感应晶体管输出饱和度的变化，并通过另一条线路将超出的基极电流驱动引到反馈控制结点。反馈控制节点通过减小驱动放大器的增益和带宽来缓冲过度驱动，从而确保反馈回路在不需要额外的频率补偿元件的条件下，其所有饱和阶段的操作都具有良好的稳定性。

权利要求书

权利要求书
1.  一种稳压器饱和电流的控制电路，其特征是:一个稳压器电路，包括：设置在衬底内的垂直结构的PNP晶体管，晶体管具有发射极、基极和一个单一的集电极，并且发射极耦合到电压源，而集电极耦合到负载；用于设置所需负载电位的参考装置，该电位由PNP晶体管的集电极提供；反馈装置，其作用是感应负载电位，并产生一个控制信号，该信号通过垂直结构的PNP晶体管的基极控制其集电极电流；一个饱和感应装置，在晶体管饱和时通过反馈装置产生反馈信号。

2.  根据权利要求1所述的一种稳压器饱和电流的控制电路，其特征是:该电路还包括一个恒压源。

3.  根据权利要求1所述的一种稳压器饱和电流的控制电路，其特征是:稳压器电路还包括一个NPN晶体管，其基极-发射极区作用与垂直结构的PNP晶体管的集电极-基极区域相同。

4.  根据权利要求1所述的一种稳压器饱和电流的控制电路，其特征是:饱和感应装置包括一个嵌在基板内的NPN晶体管，并连接到PNP晶体管。
根据权利要求1所述的稳压器饱和电流的控制方法和电路，其特征是:反馈装置包括：一个差分放大器和驱动晶体管，其中差分放大器的第一输入端耦合到参考终端，第二输入端耦合到垂直结构的输出晶体管的集电极；垂直结构的晶体管包括一个PNP晶体管；驱动晶体管的集电极耦合到垂直结构晶体管的基极，用于感应负载电压的下降，并响应垂直结构晶体管基极电流的增加。

5.  根据权利要求1所述的一种稳压器饱和电流的控制电路，其特征是:负载电压调节方法包括以下步骤：通过衬底内的垂直结构的PNP晶体管将电压源耦合到负载，该晶体管有发射极、基极和一个单一的集电极，并且发射极耦合到电压源，而集电极耦合到负载；通过垂直结构的PNP晶体管的集电极设置所需负载电压；感应负载电压，并产生一个信号，通过结构的垂直PNP晶体管的基极控制其集电极电流；感应垂直结构的PNP晶体管的饱和度，并响应反馈信号，用于控制通过垂直结构PNP晶体管的集电极电流。

6.  根据权利要求4所述的一种稳压器饱和电流的控制电路，其特征是：产生控制信号还包括以下步骤：对负载上的电压进行分压；将所分的电压与参考电压进行比较；感应垂直结构的PNP晶体管的饱和度的步骤还包括：对垂直结构的PNP晶体管进行热感应，并响应调整控制信号，该控制信号用于控制垂直结构的PNP晶体管的集电极电流；热感应包括对垂直结构的PNP晶体管的集电极-基极区域的热感应。

7.  根据权利要求1所述的一种稳压器饱和电流的控制电路，其特征是:稳压器来自电压源的电流幅值的调节方法，包括以下步骤：通过垂直结构的晶体管将电压源耦合到负载上，该晶体管被设置在衬底内，并具有发射极、基极和一个单一的集电极，发射极耦合到电压源，而集电极耦合到负载；感应负载两端的电压，并与参考电压比较，其中参考电压为所需的基准电压，再产生一个控制信号，通过垂直结构的晶体管的基极来控制其集电极电流；感应垂直结构的晶体管与热耦合的寄生晶体管饱和程度，热耦合的寄生晶体管的发射极也作为垂直结构晶体管的基极，并且响应感应到的饱和成度，至少重置部分控制信号；减弱总的控制信号对信号重置的响应。

8.  根据权利要求1所述的一种稳压器饱和电流的控制电路，其特征是:可通过降低控制放大器的操作电流或降低反馈控制放大器的尾电流来减弱总的控制信号对信号重置的响应；也可以通过感应流过热耦合的晶体管的集电极电流，减弱总的控制信号对信号重置的响应，并在此水平上增加，降低控制放大器的尾电流。

说明书

说明书一种稳压器饱和电流的控制电路
技术领域：
本发明涉及到稳压器领域，更具体地说，涉及到在垂直结构的稳压器中输出晶体管饱和时，电流电平的控制方法和电路。
背景技术：
稳压器集成电路（IC）采用横向PNP结构。图1所示为一个稳压器10的原理图。稳压器的一个必要操作性能是，当稳压器的输出负载为零或过小，并且电压源电势接近所需的稳压器输出值时，防止来自电压源的稳压器静态电流发生振荡。在这种情况下，电压源为电池，例如电池的加速放电振荡。
如图1所示，在操作中，晶体管12通过第一集电极14驱动外部负载（未显示），该外部电阻连接在输出端口16和公共端口之间。当输出晶体管12饱和时，晶体管18导通，从而使晶体管32增加足够的偏置电流，反过来延迟晶体管22的导通电平。晶体管18为横向结构，并且嵌入在输出晶体管12的结构内，从而有利于在达到饱和时进行精确的检测。电阻34用于限制晶体管32的钳位电平。电阻36设置在晶体管32的基极偏置。
输出晶体管12的基极电流通过晶体管24，延迟晶体管22的导通电平，从而调节输出晶体管12的饱和深度。
本文中将对电容器26为反馈回路提供反馈信号做进一步描述。此外，晶体管12的第二集电极28提供了一个备用的反馈回路，该反馈回路通过晶体管30和晶体管20调节输出晶体管12的饱和深度。
一个由电阻38和40组成的分压器从电压输出端口16提供的反馈。该反馈连接到控制放大器44的反相输入端42。控制放大器44的同相输入端46被连接到参考电压48，其中参考的电位用来设置电压输出端口16所需的电位。控制放大器44的输出50在一定程度上控制晶体管22的基极电流，该电流依次通过晶体管24和电阻52，并进一步设置输出晶体管12的基极电流。电流源54释放漏电流，在晶体管22是截止时，该漏电流使得输出晶体管12导通。
因为垂直结构的横向稳压器10没有并联的集电极，所以有必要提供一种方法和电路，用于控制垂直结构的集成电路稳压器中饱和输出晶体管的操作电流的增加。
发明内容：
本发明的第一个目的是为垂直结构的集成电路稳压器提供一种电路，当电压源电位接近稳压器输出电压时，在负载较小或无负载的条件下，限制电压源稳压器的电流的增加。
本发明的第二个目的是为垂直结构的集成电路稳压器提供一种电路，该电路具有稳定性，并且没有特殊的频率补偿。
本发明的第三个目的是为垂直结构的集成电路稳压器提供一种电路，其反馈感应装置不需要额外的模空间。
本发明的技术解决方案：
本发明的这些和其它的目的被按如下方法配置的电路达到了。稳压器采用垂直结构的PNP输出晶体管，该晶体管在衬底内的反馈控制电路中作为一个线性控制元件。这种衬底可以被包含在一个集成电路内。控制放大器的一个输入端耦合到一个参考电压源，另一个输入耦合到由电阻分压器组成的反馈回路，其中电阻分压器连接在公共端口和稳压器的输出之间。
一个寄生NPN晶体管，感应输出晶体管达到饱和，并重置大部分过量的用于驱动反馈控制节点的基极电流，其中NPN晶体管被通过物理和热反应融合到PNP输出晶体管的结构中。反馈控制节点通过减小驱动器放大器的增益和带宽来延迟多余的驱动器，从而确保在所有的饱和阶段都有良好的稳定，并且不需要额外的频率补偿元件。
以上所述的本发明的特征和优点将在下面的图中进行描述，并根据权利要求，各个图中相同的部件或元件用类似的附图标记来表示。
对比专利文献：CN201149666Y稳压器控制电路200820055379.6
附图说明：
图1为现有技术稳压器电路的原理图。
图2为本发明的稳压器电路的简化版本组合块和原理图。
图3为本发明的稳压器电路的第一个实例的原理图。
图4为本发明的稳压器电路的第二个实例的原理图。
图5为本发明的稳压器电路的第三个实例的原理图。
图6为部分的集成电路中与本发明相对应的垂直结构的PNP输出晶体管和寄生NPN晶体管的剖视图。
具体实施方式：
图2为本发明的稳压器电路的简化版本。稳压器100包括PNP输出晶体管 102，晶体管102的发射极连接到电压源104，集电极连接到电压输出端口106、寄生晶体管108的基极和电阻110的各个结点。一个负载（未显示）连接在电压输出端口106和公共端（也被称为“地”电位）之间。电阻110和112组成一个分压器，为控制放大器116的同相输入端114提供反馈信号。参考电压118，用于设置端口106所需电压，并被连接到控制放大器116的反相输入端120。
一个放大器偏置电流电路122，图2中以框图的形式示（本文进一步详述）为控制放大器116的偏置提供主要控制。感应电流ISENSE由放大器的偏置电流电路122通过寄生晶体管108的集电极产生。
在平衡状态下的操作，由于输出晶体管102的基极-发射极结点通常是正向偏置，来自电压源104的电流流入到输出晶体管102的发射极，然后从输出晶体管102的集电极输出。
假设电压的输出端口106和公共端口之间的外部负载和电阻110和112的额定负载不可忽略时，输出晶体管102的大部分集电极电流将流过外部负载。
在本发明的优选的实例中，电阻110和112的值一定，控制输出晶体管102的集电极电流。寄生NPN晶体管108的基极同样控制输出晶体管102的集电极的电流。
在进一步的细节中，输出晶体管102作为一个线性控制元件，在一定范围内，在电压的输出端口106处提供基本恒定的电位，尽管所有电流ILOAD均被负载吸收。
当电压源104的电位下降（例如，电池电压源衰减）到一定的水平，使得的输出晶体管102的输入饱和状态，控制放大器116通过增加驱动输出晶体管102的基极电流IDRIVE来维持输出电压106。在ILOAD较高的情况下，由于IDRIVE必须足够大，才能驱动输出晶体管102的完整输出，如果在电压源104与电压输出打开106之间有一个足够的电位差，整体操作突变电流将远大于正常的静态水平。因此，IDRIVE在饱和区工作在最高水平，并与ILOAD的幅值无关。在负载较小的情况下，工作电流激增幅度大于静态时的激增幅度。
但寄生晶体管108会在电路100的电压调节能力为减弱时抑制这种激增。具体操作如下，当输出晶体管102不饱和时，寄生NPN晶体管108没有正向偏置。然而，当输出晶体管102达到饱和时，寄生NPN晶体管108的基极偏置电势上升，并高于发射极电势。这导致寄生NPN晶体管108正向偏置，并使晶体管108导通，从而重置多余的基极驱动电流IDRIVE，使其流向放大器的偏置电流电路122。控制放大器116开始用晶体管108的发射极电流代替部分来自输出晶体管102的基极电流。放大器偏置电流电路122通过延缓控制放大器106的电流来响应负反馈，通过这种方法使IDRIVE降低到一个平均水平。控制放大器116的滞后电流导致环路带宽和增益的减小，从而保证整个反馈环路在饱和的所有阶段都具有良好的稳定性。
如图3所示为第一个实例，即横向构造的稳压器20的原理图。稳压器200比稳压器100描述的更为详细。当稳压器关断，输出晶体管102的基极电势的通过电阻204放掉，以确保其集电极电势为零。
对于控制放大器116，包括一对PNP晶体管206和208，并且晶体管206的基极120作为同相输入端，晶体管208的基极114作为反相输入端。由于同相输入端120处的电势是固定的（如图3所示为1.23V），晶体管206和208与一对NPN晶体管210和212共同控制晶体管214的基极电位，响应电阻110和112的结点电位。这反过来又控制流过驱动晶体管214的集电极中的电流。
偏置电流控制电路202包括一个PNP晶体管212和电阻216。图3所示的本发明的实例中，电阻216的值、晶体管212的基极的偏置电压VBIAS的值都是有选择的，使尾电流ITAIL达到某个特定值。尾电流流入晶体管206和208的发射极，并在一定程度上决定驱动电流、带宽和增益的水平，其中驱动电流由驱动晶体管214提供，带宽和增益由控制放大器116提供。
在操作中，当输出晶体管102饱和，并且输出端口106上的负载是不存在或非常小时，寄生NPN晶体管108阻止来自电压源104的静态电流发生激增。驱动晶体管214根据需要，引到输出晶体管102的基极电流，从而保证电压输出端口106处的电压恒定。当电压源104的电位明显高于输出端口106所需的电压，并且端口106的流出电流最小或为零时，电阻204两端的电压约等于输出晶体管102的基极-发射极电压，即流过电阻204的电流非常小。
当电压源104的电位下降时，输出晶体管102达到饱和。相对应地，驱动晶体管214试图通过增大集电极电流通过，以保持输出端口106的电压不变。然而，大部分额外的电流，来自寄生NPN晶体管108的发射极，而不是来自输出晶体管102的基极，电流流入控制放大器116，并且这个电流在电阻216两端产生较大的电压，从而向驱动晶体管214提供负反馈，减弱驱动晶体管214的导通。
根据本发明，图4所示为一个更精细的稳压器300的详细的原理图。稳压器300以一个集成电路的形式存在。与图3相比，图4电路包括一个为控制放大器304提供动态偏置的偏置电流电路302。
在控制放大器304中，晶体管306在驱动晶体管214的基极作为电压钳位，从而在输出晶体管102未饱和时，限制晶体管214可提供的电流的量。另外，电阻308进一步限制了驱动晶体管214的发射极电流。在本发明的实例中，晶体管306的基极电位被设置为450毫伏。然而，晶体管306和电阻308在寄生NPN晶体管108开始导通时，不控制驱动晶体管214的基极。相反，驱动晶体管214的基极由差动晶体管206和208通过反馈回路控制，其反馈回路包括晶体管108。
在偏置电流电路302中，晶体管310大致与图3中的晶体管212相对应，它们为控制放大器304提供一个恒定的偏置电流。然而，在图4的实例中，晶体管310与晶体管312一起工作，共同对控制放大器304进行动态偏置。流过晶体管312的电流受输出晶体管102的电流影响，但由于电阻216和电阻314两端的电压下降，晶体管312的基极-发射极电压并不随着输出晶体管102的基极-发射极电压增加。因此，流过晶体管312的电流有一个较慢的对数形式的增长阶段。然而，该电流与流过输出晶体管102的电流的生长相对应。
再次提到偏置电流源302，在本发明的实例中，正向偏置二极管316与电流源318，用来提供16微安的电流，在晶体管310的基极建立正向偏置。然而，当电压源104第一次对稳压器300通电时，晶体管312不导通，晶体管310工作在一个固定的偏置电压，而偏置电压又使得驱动晶体管214导通。从而使得输出晶体管102也导通，并向电压输出端口106提供一个电位。在这点上，由晶体管312提供的自适应偏置比由输出晶体管102提供的占优势。具体来说，晶体管312开始导通，并吸收流过电阻216和314的电流。由电阻216和314产生的电压降开始降低晶体管310的总的基极-发射极电压。
一个非常小的与电阻110并联的电容320提供频率补偿，以防止由于晶体管208基极杂散电容的相位滞后而造成的不稳定性。电容322和电阻324串联在晶体管208和214的集电极之间，并向差分放大器304提供主要的频率补偿。电阻326连接在两个结点之间，一个为晶体管212和214的发射极结点，另一个为电阻308与晶体管210的发射极之间的结点，电阻326的作用是通过与外部负载吸收的电流成正比的感应电流提高负载调节。相对应的，电阻326在晶体管210和212的发射极引入一个小的电势，补偿电压输出端口106的电位下降。电阻328连接在晶体管310和312的发射极之间，以减少通过晶体管310的电流。
图5所示为本发明的稳压器电路的第三个实例，与图4相比，PNP晶体管306被NPN晶体管330替代。
在图4的实例中，由晶体管306提供的钳位电压电平主要取决于晶体管306的基极的偏置电位。然而，在图5所示的实例中，由晶体管330提供的钳位电压电平由晶体管330的基极-发射极电压来设置。因此，该电位设置在控制放大器304的内部，而不是图4所示的实例300中的那样在外部。
图6所示为独立的集成电路400的结构图，该集成电路包括垂直PNP输出晶体管102和合并后的寄生NPN晶体管108。垂直PNP输出晶体管102的基极电流按图6中箭头401所示流过结构400。垂直PNP晶体管在电特性方面优于那些横向构造的晶体管。图6中的输出晶体管102和寄生NPN晶体管108被建立在一个独立的n区域。如前面所述，只有当输出晶体管102饱和时，寄生NPN晶体管108才导通。另外，由于寄生NPN晶体管108热耦合和物理耦合到输出晶体管102的体系结构，从而需要一个用于感应输出晶体管102的饱和点的阈值。具体为晶体管102的饱和点取决于温度和掺杂浓度。由于输出晶体管102的集电极和基极区域分别与寄生NPN晶体管108的基极和发射极区相同，在输出晶体管102和NPN寄生晶体管108之间的温度或掺杂物差异均可忽略不计。因此，随着输出晶体管的温度的变化，NPN寄生晶体管的跨导特性与输出晶体管的饱和点相对应。
P型衬底402包括外延层416和上/下分别为424和422的P型隔离扩散区。n-扩散区404制造了一个用于对p+扩散区406电气隔离的凹槽，其中p+扩散区406在外延层416、n-扩散区404和P型区域422、424之间。p-区425由顶部隔离区422的扩散掺杂剂形成。p-区425构成PNP输出晶体管102的集电极和NPN型感应晶体管108的基极。p+扩散区412有利于金属层之间的电阻互连和降低PNP集电极电阻。p-区425内的n-扩散区420构成输出晶体管102的基极和感应晶体管108的发射极。N+扩散区418有利于金属层之间的电阻互连。p+扩散区410构成输出晶体管102的发射极。N+扩散区414有利于外延层416的电阻性连接。外延层416的电位偏置高于p-区425的电位偏置，从而确保一个反向偏置结点，并作为感应晶体管108的集电极。没有额外的扩散，并且感应晶体管108的制作工艺也不需要任何修改。
在图4和图5所示的实例中，集成电路的制作中一些元件的值下表所示。规定电阻单位为欧姆，电容单位为皮法：
编号类型值110电阻180K113电阻60K204电阻100K216电阻600308电阻200314电阻1.5K320电容2
322电容5324电阻15K
从上述可知，本发明提供了一种新的垂直结构的稳压器饱和电流的控制方法和电路。虽然本发明在PNP输出晶体管和NPN寄生晶体管方面进行了描述，但也可以进行互补操作（即NPN器件代替PNP器件，反之亦然）。根据发明原则，本发明不受限制，只受本发明的权利要求所限制。