《一种基于相变存储单元的随机数字发生器.pdf》由会员分享,可在线阅读,更多相关《一种基于相变存储单元的随机数字发生器.pdf(9页完整版)》请在专利查询网上搜索。
1、(10)申请公布号 CN 103593160 A (43)申请公布日 2014.02.19 CN 103593160 A (21)申请号 201310539653.2 (22)申请日 2013.11.04 G06F 7/58(2006.01) (71)申请人 上海新储集成电路有限公司 地址 201506 上海市金山区天工路285弄10 号楼东单元 (72)发明人 易敬军 陈邦明 (74)专利代理机构 上海麦其知识产权代理事务 所 ( 普通合伙 ) 31257 代理人 董红曼 (54) 发明名称 一种基于相变存储单元的随机数字发生器 (57) 摘要 本发明公开了一种基于相变存储单元的随机 数字发。
2、生器, 包括 : 相变存储单元, 其随输入的电 流改变其电阻值 ; 控制单元, 与相变存储单元的 两端连接, 其控制相变存储单元两端的导通状态 ; 充放电单元, 其与相变存储单元的一端连接, 充放 电单元在控制单元的控制下实现充电或放电 ; 充 放电单元在充电或放电过程中与相变存储单元之 间形成电流, 相变存储单元因电流改变电阻值, 电 流根据相变材料的电阻值生成电平与延迟随机的 随机数字。本发明根据相变材料的电阻值随机变 化, 从而生成真随机数字。 (51)Int.Cl. 权利要求书 1 页 说明书 5 页 附图 2 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书。
3、1页 说明书5页 附图2页 (10)申请公布号 CN 103593160 A CN 103593160 A 1/1 页 2 1. 一种基于相变存储单元的随机数字发生器, 其特征在于, 包括 : 相变存储单元, 其随输入的电流改变其电阻值 ; 控制单元, 与所述相变存储单元的两端连接, 其控制所述相变存储单元两端的导通状 态 ; 充放电单元, 其与所述相变存储单元的一端连接, 所述充放电单元在所述控制单元的 控制下实现充电或放电 ; 所述充放电单元在充电或放电过程中与所述相变存储单元之间形 成电流, 所述相变存储单元因所述电流改变电阻值, 所述电流根据所述相变材料的电阻值 生成电平与延迟随机的随。
4、机数字。 2. 如权利要求 1 所述的基于相变存储单元的随机数字发生器, 其特征在于, 所述控制 单元包括第一输入端、 第二输入端、 第一晶体管和第二晶体管 ; 所述第一晶体管与所述第一 输入端和所述相变存储单元的一端连接, 所述第二晶体管与所述第二输入端和所述相变存 储单元的另一端连接 ; 所述第一输入端和第二输入端控制所述第一晶体管与所述第二晶体 管的工作状态, 实现控制所述相变存储单元两端的导通状态。 3. 如权利要求 2 所述的基于相变存储单元的随机数字发生器, 其特征在于, 所述第一 晶体管的源极与电源连接, 所述第一晶体管的栅极与所述第一输入端连接, 所述第一晶体 管的漏极与所述相。
5、变存储单元连接 ; 所述第一输入端输入高电平信号或者低电平信号时, 所述第一晶体管控制所述相变存储单元的一端与电源断开或导通。 4. 如权利要求 2 所述的基于相变存储单元的随机数字发生器, 其特征在于, 所述第二 晶体管的漏极与所述相变存储单元的另一端连接, 所述第二晶体管的栅极与所述第二输入 端连接, 所述第二晶体管的源极接地 ; 所述第二输入端输入高电平信号或者低电平信号时, 所述第二晶体管控制所述相变存储单元的另一端接地或悬空。 5. 如权利要求 1 所述的基于相变存储单元的随机数字发生器, 其特征在于, 所述充放 电单元包括金属层之间的电容、 多晶硅层之间的电容和栅电容。 权 利 要。
6、 求 书 CN 103593160 A 2 1/5 页 3 一种基于相变存储单元的随机数字发生器 技术领域 0001 本发明属于片上系统技术领域, 尤其涉及一种基于相变存储单元的随机数字发生 器。 背景技术 0002 在信息安全领域, 加解密信息用到的密钥, 以及信息填充时常常都需要用到随机 数。 一个不可预测的适用于集成的随机数字发生器对现在的多数应用于信息安全的片上系 统 (SoC) 来说是必须的。 0003 随机数字发生器通常有两种实现方式, 伪随机数和真随机数字发生器。伪随机数 是一般用同步的数字时序电路或者软件方法来产生, 只要给定一个种子, 其产生的随机数 通常是长周期序列, 理论。
7、上可以预测。伪随机数字发生器中最常用的是线性反馈移位寄存 器(LFSR), 在电路上一般用寄存器和异或门实现。 选择一定的寄存器组合抽头接到异或门, 可以达到最长周期的序列, 使得序列类似随机。不过, 因为伪随机数基于固定的算法, 只要 给定了种子, 其序列就是完全确定的。因此, 理论上是可以预测的。 0004 真随机数字发生器通常基于噪声、 混沌等不可预测的机理, 需要采用全定制的模 拟电路来实现。真随机数字发生器与伪随机数相比, 是不可预测的。不过, 相比伪随机数字 发生器, 要设计一个稳定的、 高速的真随机数字发生器较为困难。 另外, 在工艺、 速率等要求 重新调整时, 就需要重新进行设。
8、计。 发明内容 0005 本发明构造了一种随机变化电阻的机制, 提出了一种基于相变存储单元的随机数 字发生器。 0006 本发明提出了一种基于相变存储单元的随机数字发生器, 包括 : 0007 相变存储单元, 其随输入的电流改变其电阻值 ; 0008 控制单元, 与所述相变存储单元的两端连接, 其控制所述相变存储单元两端的导 通状态 ; 0009 充放电单元, 其与所述相变存储单元的一端连接, 所述充放电单元在所述控制单 元的控制下实现充电或放电 ; 所述充放电单元在充电或放电过程中与所述相变存储单元之 间形成电流, 所述相变存储单元因所述电流改变电阻值, 所述电流根据所述相变材料的电 阻值生。
9、成电平与延迟随机的随机数字。 0010 其中, 所述控制单元包括第一输入端、 第二输入端、 第一晶体管和第二晶体管 ; 所 述第一晶体管与所述第一输入端和所述相变存储单元的一端连接, 所述第二晶体管与所述 第二输入端和所述相变存储单元的另一端连接 ; 所述第一输入端和第二输入端控制所述第 一晶体管与所述第二晶体管的工作状态, 实现控制所述相变存储单元两端的导通状态。 0011 其中, 所述第一晶体管的源极与电源连接, 所述第一晶体管的栅极与所述第一输 入端连接, 所述第一晶体管的漏极与所述相变存储单元连接 ; 所述第一输入端输入高电平 说 明 书 CN 103593160 A 3 2/5 页 。
10、4 信号或者低电平信号时, 所述第一晶体管控制所述相变存储单元的一端与电源断开或导 通。 0012 其中, 所述第二晶体管的漏极与所述相变存储单元的另一端连接, 所述第二晶体 管的栅极与所述第二输入端连接, 所述第二晶体管的源极接地 ; 所述第二输入端输入高电 平信号或者低电平信号时, 所述第二晶体管控制所述相变存储单元的另一端接地或悬空。 0013 其中, 所述充放电单元包括金属层之间的电容、 多晶硅层之间的电容和栅电容。 0014 本发明在充电或放电的过程中使相变材料的电阻值随机变化, 从而生成随机数字 并输出。本发明相变材料的电阻值随机变化越大, 利用本发明的随机数字生成的信号随机 性也。
11、就越大。本发明的电路的元器件少, 面积小 ; 本发明的电路不使用任何参考电压和电 流, 不存在直流通路, 在静态时只有很小的漏电流。 附图说明 0015 图 1 表示相变存储单元的示意图。 0016 图 2 表示一实施例中基于相变存储单元的随机数字发生器。 0017 图 3 表示又一实施例中随机数字发生器的示意图。 0018 图 4 表示应用随机数字发生器的一种随机数字发生装置的示意图。 0019 图 5 表示应用随机数字发生器的又一种随机数字发生装置的示意图。 0020 图 6 表示基于随机数字发生器的振荡器的结构示意图。 0021 图 7 表示应用图 6 中的振荡器的系统的结构示意图。 具。
12、体实施方式 0022 结合以下具体实施例和附图, 对本发明作进一步的详细说明。 实施本发明的过程、 条件、 实验方法等, 除以下专门提及的内容之外, 均为本领域的普遍知识和公知常识, 本发 明没有特别限制内容。 0023 本发明基于相变存储单元的随机数字发生器主要包括相变存储单元 1、 控制单元 和充放电单元2。 相变存储单元1的两端与控制单元连接, 由控制单元控制其两端的导通状 态。充放电单元 2 与相变存储单元 1 的一端连接, 该连接点即为随机数字的输出端 7。充放 电单元 2 在充电或者放电的过程中, 其与相变存储单元 1 之间形成电流。相变存储单元 1 随该电流改变其电阻值, 从而相。
13、变存储单元 1 与充放电单元 2 的连接点处的电压会随电阻 的变化而改变, 相变存储单元的电阻值随机变化越大, 该连接点处的电压变化也越大, 作为 输出的随机数字的随机性也越大, 并且本发明不使用任何参考电压和参考电流, 生成的随 机数字是理论上无法预测的真随机数字。 0024 相变存储单元 1 由两个电极板中间沉淀了一层相变薄膜材料构成, 相变存储单元 可在非晶体态与晶态之间进行编程。在该结构中, 相变存储单元的一端与位线 BL 连接, 第 二端通过一个晶体管连接地。相变存储单元 1 写入信号时, 如图 1 所示, 通过位线 BL 把信 号 “0” 或 “1” 写入相变存储单元 1 中并保存。
14、。读出信号时, 给位线 BL 加一个较小的电流或 者电压, 与晶体管连接的一端即为输出端, 输出端输出的信号与一个参考电位进行比较, 确 定了相变存储单元 1 中存储的信号是 “1” 或 “0” 。 0025 控制单元包括第一输入端3、 第二输入端4、 第一晶体管5和第二晶体管6。 所述第 说 明 书 CN 103593160 A 4 3/5 页 5 一晶体管 5 与所述第一输入端 3 和所述相变存储单元 1 的一端连接, 第一输入端 3 向第一 晶体管5输入高电平信号或者低电平信号改变第一晶体管5的工作状态使其控制相变存储 单元 1 一端的导通状态。例如, 第一晶体管 5 的源极与电源连接,。
15、 所述第一晶体管 5 的栅极 与所述第一输入端 3 连接, 所述第一晶体管 5 的漏极与所述相变存储单元 1 的一端连接, 如 图 2 所示。当所述第一输入端 3 向第一晶体管 5 输入高电平信号或者低电平信号时, 所述 第一晶体管 5 使相变存储单元 1 的一端与电源断开或导通。 0026 类似地, 第二晶体管 6 与第二输入端 4 和相变存储单元 1 连接, 第二输入端输入高 电平信号或者低电平信号改变第二晶体管6的工作状态使其控制相变存储单元1另一端的 导通状态。例如, 所述第二晶体管 6 的漏极与所述相变存储单元 1 的另一端连接, 所述第二 晶体管 6 的栅极与所述第二输入端 4 连。
16、接, 所述第二晶体管 6 的源极接地, 如图 2 所示。所 述第二输入端 4 向第二晶体管 6 输入高电平信号或者低电平信号时, 所述第二晶体管 6 控 制所述相变存储单元 1 的另一端接地或悬空。 0027 充放电单元 2 与相变存储单元 1 的一端或者另一端连接, 充放电单元 2 在控制单 元第一晶体管 5 和第二晶体管 6 的控制下与电源连接进行充电和与地连接进行放电。在充 电和放电过程中, 电流流经相变存储单元1中改变其电阻值, 并且在充放电单元2与相变存 储单元 1 的连接点即输出端 7 上生成不同电平和延迟的随机数字信号。充放电单元 2 为金 属层之间的电容、 多晶硅层之间的电容以。
17、及 N 型或 P 型晶体管的栅电容中的任意一种或多 种的组合。 0028 图 2 显示的是一实施例中基于相变存储单元的随机数字发生器。该随机数字发生 器为放电型随机数字发生器, 第一晶体管 5 由 P 型晶体管, 第二晶体管 6 采用 N 型晶体管, 充放电单元 2 采用栅电容。第一晶体管 5 的源极与电源连接, 所述第一晶体管 5 的栅极与 所述第一输入端 3 连接, 所述第一晶体管 5 的漏极与所述相变存储单元 1 的一端连接。所 述第二晶体管 6 的漏极与所述相变存储单元 1 的另一端连接, 所述第二晶体管 6 的栅极与 所述第二输入端 4 连接, 所述第二晶体管 6 的源极接地。放电型。
18、随机数字发生器中, 输出端 7 与相变存储单元 1 的上端连接。当第一输入端 3 与第二输入端 4 为低电平时, 第一晶体管 5处于导通状态使相变存储单元1的上端与电源连接, 第二晶体管6处于断开状态时相变存 储单元 1 的下端悬空。此时相变存储单元 1 处于断开的状态, 电源流向充放电单元 2 使充 放电单元 2 被充电。然后, 当第一输入端 3 与第二输入端 4 都为高电平时, 第一晶体管 5 处 于断开状态使相变存储单元 1 的上端与电源断开, 第二晶体管 6 导通使相变存储单元 1 的 下端接地。充放电单元 2 通过相变存储单元 1 进行放电。根据相变存储单元 1 的特性, 在 放电过。
19、程将改变相变存储单元 1 的电阻值。当相变存储单元 1 的当前电阻值较低, 输出的 随机数字的对应延迟较短, 相变存储单元1的电阻值将趋向于变大 ; 当相变存储单元1的电 阻值较高时, 输出的延迟较长, 相变存储单元 1 的电阻值又将趋向于变小。放电型随机数字 发生器中相变存储单元 1 的上端即为输出端 7, 按上述过程重复操作时, 相变存储单元 1 的 电阻值将随机变化, 同时输出信号的电平也将随机变化。输出信号的电平与一个参考电平 进行比较判断该信号为 “1” 或 “0” , 由于输出信号的电平随机变化, 所以输出端 7 输出的信 号为随机数字, 且相对于第二输入端 6 的输出延迟也将随机。
20、变化。 0029 图 3 显示的是又一实施例中随机数字发生器的示意图。该随机数字发生器为充电 型随机数字发生器, 第一晶体管 5 用 P 型晶体管, 第二晶体管 6 采用 N 型晶体管, 充放电单 说 明 书 CN 103593160 A 5 4/5 页 6 元 2 采用栅电容。第一晶体管 5 的源极与电源连接, 所述第一晶体管 5 的栅极与所述第一 输入端 3 连接, 所述第一晶体管 5 的漏极与所述相变存储单元 1 的一端连接。所述第二晶 体管 6 的漏极与所述相变存储单元 1 的另一端连接, 所述第二晶体管 6 的栅极与所述第二 输入端 4 连接, 所述第二晶体管 6 的源极接地。充电型。
21、随机数字发生器中, 充放电单元 2 与 相变存储单元 1 的下端连接, 该连接点为输出端 7。当第一输入端 3 与第二输入端 4 都为 高电平时, 第一晶体管 5 处于断开状态使电源与相变存储单元 1 的上端断开, 第二晶体管 6 导通使相变存储单元 1 的下端接地。充放电单元 2 通过相变存储单元 1 的下端进行放电, 电流不流经相变存储器 1 中。然后, 当第一输入端 3 与第二输入端 4 为低电平时, 第一晶体 管 5 处于导通状态使相变存储单元 1 的上端与电源连接, 第二晶体管 6 处于断开状态时相 变存储单元1的下端悬空。 此时电源的电流依次通过相变存储单元1与充放电单元2, 使充。
22、 放电单元 2 被充电。根据相变存储单元 1 的特性, 在充电过程将改变相变存储单元 1 的电 阻值。当相变存储单元 1 的当前电阻值较低, 输出的随机数字的对应延迟较短, 相变存储单 元 1 的电阻值将趋向于变大 ; 当相变存储单元 1 的电阻值较高时, 输出的延迟较长, 相变存 储单元 1 的电阻值又将趋向于变小。充电型随机数字发生器中相变存储单元 1 的下端即为 输出端 7, 按上述过程重复操作时, 相变存储单元 1 的电阻值将随机变化, 同时输出信号的 电平也将随机变化, 输出端7输出的信号为随机数字, 且相对于第二输入端6的输出延迟也 将随机变化。 0030 图 4 显示的是应用本发。
23、明随机数字发生器的一种随机数字发生装置的示意图。该 随机数发生装置由随机数字发生器I、 随机数字发生器II、 两个反相器81, 82和两个二输入 与非门 9, 10 组成。随机数字发生器 I 和随机数字发生器 II 的四个输入端都连接到一个输 入端 EN5, 随机数字发生器 I 的输出端 OUT3 和随机数字发生器 II 的输出端 OUT4 分别接到 两个反相器 81, 82 的输入端, 第一个反相器 81 的输出端与第一个二输入与非门 9 的一个输 入端连接, 该二输入与非门 9 的另一个输入端与另一个二输入与非门 10 的一个输出端连 接 ; 第二个反相器82的输出端与第二个二输入与非门1。
24、0的一个输入端连接, 第二个二输入 与非门10的另一个输入端与第一个二输入与非门9的输出端连接, 第二个二输入与非门10 的输出端连接至输出端 OUT5。该随机数发生装置通过比较随机数字发生器 I 与随机数字 发生器 II 的输出 OUT3 和 OUT4 的延迟, 输出随机的数字 “0” 或 “1” 。当输入端 EN5 没有启 动时, 输出端 OUT3 和 OUT4 都是高电平, 则输出端 OUT5 的结果为高电平 “1” 。当输入端 EN5 从没有启动变为启动时, OUT3 和 OUT4 的电平都开始降低, 如果 OUT3 变低速度比 OUT4 快, OUT5 将保持高电平状态, 如果 OU。
25、T3 变低速度比 OUT4 慢, OUT5 将变为低电平状态。每一次 启动的过程都伴随着两个随机数字发生器内部相变电阻值的改变, OUT3 和 OUT4 的延迟的 相对大小将随机变化, 输出结果 OUT5 因而是随机的。 0031 图 5 显示的是另一种随机数字发生装置。该随机数字发生装置包括随机数字发生 器 I、 随机数字发生器 II 和两个二输入或非门 11, 12 组成。随机数字发生器 I 和随机数字 发生器 II 的四个输入端都连接到输入端 EN6, 输出端 OUT6 和 OUT7 分别与两个二输入或非 门11, 12的一个输入端连接, 第一个二输入或非门11的另一个输入端与第二个二输。
26、入或非 门 12 的输出端连接, 第二个二输入或非门 12 的另一个输入端与第一个二输入或非门 11 的 输出端连接, 第二个二输入或非门 12 的输出端与输出端 OUT8 连接。该随机数字发生装置 的工作原理是比较两个随机数字发生器 I、 II 的输出端 OUT7 和 OUT8 的延迟, 输出随机的数 说 明 书 CN 103593160 A 6 5/5 页 7 字 “0” 或 “1” 。当输入端 EN6 没有启动时, OUT6 和 OUT7 都输出高电平, 输出 OUT8 为低电 平 ; 当输入端 EN6 从没有启动变为启动时, OUT6 和 OUT7 的输出电平均降低, 如果 OUT6 。
27、变低 速度比 OUT7 快, OUT8 将保持低电平状态, 如果 OUT6 变低速度比 OUT7 慢, OUT8 将变为高电 平状态。每一次启动的过程都伴随着随机数字发生器 I 与随机数字发生器 II 内部相变电 阻值的改变, OUT6 和 OUT7 的延迟的相对大小将随机变化, 输出结果 OUT8 因而是随机的。 0032 图 6 显示的是基于随机数字发生器的振荡器的结构示意图。该振荡器由奇数个随 机数字发生器组成。所有随机数字发生器的第一输入端 EN1 和第二输入端 EN2 相连, 所有 的随机数字发生器的输出和下一个随机数的输入相连, 第奇数个随机数字发生器的输出端 连接到第一个随机数字。
28、发生器的输入端, 组成一个环形振荡器。该振荡器在振荡的每一个 周期内, 每个相变电阻都被改变一次, 每个子随机数字发生器的延迟都在变化, 因而下一个 周期的长度是不可预知的, 振荡器的抖动比通常基于固定延迟的振荡器大2到3个数量级。 0033 图7显示为一个基于相变存储单元的振荡器的应用。 其中的高速时钟驱动LFSR产 生伪随机数序列, 基于相变存储单元的慢速时钟采样伪随机数序列产生真随机数序列。基 于相变存储单元的慢速时钟的抖动越大, 它相对于高速时钟的随机性也就越大, 所产生的 随机数也就越真实。 0034 本发明的保护内容不局限于以上实施例。在不背离发明构思的精神和范围下, 本 领域技术人员能够想到的变化和优点都被包括在本发明中, 并且以所附的权利要求书为保 护范围。 说 明 书 CN 103593160 A 7 1/2 页 8 图 1 图 2 图 3 说 明 书 附 图 CN 103593160 A 8 2/2 页 9 图 4 图 5 图 6 图 7 说 明 书 附 图 CN 103593160 A 9 。