一种像素电路及其驱动方法、显示装置.pdf

《一种像素电路及其驱动方法、显示装置.pdf》由会员分享，可在线阅读，更多相关《一种像素电路及其驱动方法、显示装置.pdf（15页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103943067 A (43)申请公布日 2014.07.23 CN 103943067 A (21)申请号 201410126737.8 (22)申请日 2014.03.31 G09G 3/32(2006.01) (71)申请人 京东方科技集团股份有限公司 地址 100015 北京市朝阳区酒仙桥路 10 号 (72)发明人 段立业 吴仲远 王俪蓉 曹昆 (74)专利代理机构 北京中博世达专利商标代理 有限公司 11274 代理人 申健 (54) 发明名称 一种像素电路及其驱动方法、 显示装置 (57) 摘要 本发明实施例提供一种像素电路及其驱动方 法、 显示装置，。

2、 涉及显示技术领域， 可以有效地补 偿TFT的阈值电压漂移， 提升显示效果。 该像素电 路中的第一晶体管的栅极连接第一控制信号端， 其第一极连接数据信号端 ； 第二晶体管的栅极连 接第一晶体管的第二极， 其第一极连接第三晶体 管的第二极， 其第二极连接发光器件的第一端 ； 第三晶体管的栅极连接第二控制信号端， 其第一 极连接第一电源信号端 ； 存储电容的一端连接第 二晶体管的栅极， 其另一端连接第二晶体管的第 二极 ； 发光器件形成的寄生电容的一端连接发光 器件的第一端， 其另一端连接发光器件的第二端 ； 发光器件的第二端还连接第二电源信号端。本发 明实施例用于制造显示面板。 (51)Int.。

3、Cl. 权利要求书 2 页 说明书 7 页 附图 5 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书7页 附图5页 (10)申请公布号 CN 103943067 A CN 103943067 A 1/2 页 2 1. 一种像素电路， 其特征在于， 包括 ： 第一晶体管、 第二晶体管、 第三晶体管、 存储电容以及发光器件 ； 所述第一晶体管的栅极连接第一控制信号端， 其第一极连接数据信号端 ； 所述第二晶体管的栅极连接所述第一晶体管的第二极， 其第一极连接所述第三晶体管 的第二极， 其第二极连接所述发光器件的第一端 ； 所述第三晶体管的栅极连接第二控制信号。

4、端， 其第一极连接第一电源信号端 ； 所述存储电容的一端连接所述第二晶体管的栅极， 其另一端连接所述第二晶体管的第 二极 ； 所述发光器件形成的寄生电容的一端连接所述发光器件的第一端， 其另一端连接所述 发光器件的第二端 ； 所述发光器件的第二端还连接第二电源信号端。 2. 根据权利要求 1 所述的像素电路， 其特征在于， 所述第一晶体管、 所述第二晶体管和 所述第三晶体管均为 N 型晶体管 ； 所述第一晶体管、 所述第二晶体管和所述第三晶体管的第一极均为漏级， 第二极均为 源级， 所述发光器件的第一端为所述发光器件的阳极， 所述发光器件的第二端为所述发光 器件的阴极。 3.根据权利要求2所述。

5、的像素电路， 其特征在于， 所述晶体管包括耗尽型TFT或增强型 TFT。 4. 根据权利要求 1 或 3 所述的像素电路， 其特征在于， 所述发光器件为有机发光二极 管。 5. 一种显示装置， 其特征在于， 包括如权利要求 1 至 4 中任一所述像素电路。 6. 一种用于驱动如权利要求 1 至 4 任一所述像素电路的像素电路驱动方法， 其特征在 于， 包括 ： 第一阶段 ： 导通第一晶体管和第三晶体管 ； 第一电源信号端输入第一电压， 数据信号 端输入重置信号， 导通第二晶体管， 并控制发光器件处于关闭状态， 使得所述存储电容的电 压大于所述第二晶体管的阈值电压 ； 第二阶段 ： 保持所述第一。

6、晶体管、 所述第二晶体管和所述第三晶体管导通， 发光器件处 于关闭状态， 第一电源信号端输入第二电压， 直到所述第二晶体管关闭， 所述存储电容的电 压等于所述第二晶体管的阈值电压 ； 第三阶段 ： 保持所述第一晶体管导通 ； 关闭所述第三晶体管， 所述数据信号端输入数 据信号， 使得所述第二晶体管导通， 并通过所述存储电容和所述发光器件形成的寄生电容 的分压作用向所述发光器件的第一端写入数据 ； 第四阶段 ： 关闭所述第一晶体管， 导通所述第三晶体管， 通过所述第二晶体管和所述第 三晶体管的电流驱动所述发光器件发光。 7. 根据权利要求 6 所述的像素电路驱动方法， 其特征在于， 对应所述第一。

7、阶段的控制 时序包括 ： 所述第一控制信号端和所述第二控制信号端均输入高电平， 所述第一电源信号 端输入低电平， 所述数据信号端输入低电平的所述重置信号 ； 对应所述第二阶段的控制时序包括 ： 所述第一控制信号端、 所述第二控制信号端以及 所述第一电源信号端均输入高电平， 所述数据信号端输入低电平的所述重置信号 ； 权 利 要 求 书 CN 103943067 A 2 2/2 页 3 对应所述第三阶段的控制时序包括 ： 所述第一控制信号端和所述第一电源信号端均 输入高电平， 所述第二控制信号端输入低电平， 所述数据信号端输入高电平的所述数据信 号 ； 对应所述第四阶段的控制时序包括 ： 所述第。

8、一电源信号端和所述第二控制信号端均输 入高电平， 所述第一控制信号端和所述数据信号端均输入低电平。 8. 根据权利要求 6 或 7 所述的像素电路驱动方法， 其特征在于， 所述第一晶体管、 所述 第二晶体管和所述第三晶体管均为 N 型晶体管。 9.根据权利要求6或7所述的像素电路驱动方法， 其特征在于， 所述晶体管包括耗尽型 TFT 或增强型 TFT。 10. 根据权利要求 6 或 7 所述的像素电路驱动方法， 其特征在于， 所述发光器件为有机 发光二极管。 权 利 要 求 书 CN 103943067 A 3 1/7 页 4 一种像素电路及其驱动方法、 显示装置 技术领域 0001 本发明涉。

9、及显示技术领域， 尤其涉及一种像素电路及其驱动方法、 显示装置。 背景技术 0002 目前， AMOLED （Active Matrix/Organic Light Emitting Diode， 有源矩阵有机发 光二极体面板） 使用 TFT（Thin Film Transistor， 薄膜晶体管） 驱动 OLED（Organic Light Emitting Diode， 有机发光二极管） 发光。 0003 现有技术中， AMOLED 像素电路通常采用 2T1C 电路， 该 2T1C 电路包括两个 TFT 和 一个电容。在该 2T1C 电路中， 流经 OLED 的电流 IOLED通过如下公式。

10、计算 ： 0004 0005 其中 n为载流子迁移率， COX为栅氧化层电容， W/L 为晶体管宽长比， Vdata 为数 据电压， Voled 为 OLED 的工作电压， 为所有像素单元共享， Vthn 为晶体管的阈值电压， 对于 增强型 TFT， Vthn 为正值， 对于耗尽型 TFT， Vthn 为负值。 0006 但是由于晶化工艺和制作水平的限制， 导致在大面积玻璃基板上制作的 TFT 开关 电路常常在诸如阈值电压、 迁移率等电学参数上出现非均匀性， 从而使得各个 TFT 的阈值 电压偏移不一致， 则由上式可知， 如果不同像素单元之间的 Vthn 不同， 流经不同 OLED 的电 流存。

11、在差异。如果像素的 Vthn 随时间发生漂移， 则可能造成先后流经同一个 OLED 的电流 不同， 导致残影， 且由于OLED器件非均匀性引起OLED工作电压不同， 也会导致电流差异， 从 而造成了 AMOLED 显示亮度的差异。 发明内容 0007 本发明提供一种像素电路及其驱动方法、 显示装置， 可以有效地补偿 TFT 的阈值 电压漂移， 提高显示装置发光亮度的均匀性， 提升显示效果。 0008 为达到上述目的， 本发明的实施例采用如下技术方案 ： 0009 本发明实施例的一方面， 提供一种像素电路， 包括 ： 0010 第一晶体管、 第二晶体管、 第三晶体管、 存储电容以及发光器件 ； 。

12、0011 所述第一晶体管的栅极连接第一控制信号端， 其第一极连接数据信号端 ； 0012 所述第二晶体管的栅极连接所述第一晶体管的第二极， 其第一极连接所述第三晶 体管的第二极， 其第二极连接所述发光器件的第一端 ； 0013 所述第三晶体管的栅极连接第二控制信号端， 其第一极连接第一电源信号端 ； 0014 所述存储电容的一端连接所述第二晶体管的栅极， 其另一端连接所述第二晶体管 的第二极 ； 0015 所述发光器件形成的寄生电容的一端连接所述发光器件的第一端， 其另一端连接 所述发光器件的第二端 ； 0016 所述发光器件的第二端还连接第二电源信号端。 说 明 书 CN 103943067。

13、 A 4 2/7 页 5 0017 另一方面， 本发明实施例还提供一种显示装置， 包括如上所述的像素电路。 0018 本发明实施例的又一方面， 还提供一种用于驱动如上所述像素电路的像素电路驱 动方法， 包括 ： 0019 第一阶段 ： 导通第一晶体管和第三晶体管 ； 第一电源信号端输入第一电压， 数据 信号端输入重置信号， 导通第二晶体管， 并控制发光器件处于关闭状态， 使得所述存储电容 的电压大于所述第二晶体管的阈值电压 ； 0020 第二阶段 ： 保持所述第一晶体管和所述第三晶体管导通 ； 第一电源信号端输入第 二电压， 使得所述第二晶体管关闭， 所述存储电容的电压等于所述第二晶体管的阈值。

14、电压， 发光器件处于关闭状态 ； 0021 第三阶段 ： 保持所述第一晶体管导通 ； 关闭所述第三晶体管， 所述数据信号端输 入数据信号， 使得所述第二晶体管导通， 并通过所述存储电容和所述发光器件形成的寄生 电容的分压作用向所述发光器件的第一端写入数据 ； 0022 第四阶段 ： 关闭所述第一晶体管， 导通所述第三晶体管， 通过所述第二晶体管和所 述第三晶体管的电流驱动所述发光器件发光。 0023 本发明实施例提供的像素电路及其驱动方法、 显示装置， 通过多个晶体管和电容 对电路进行开关和充放电控制， 可以使得通过晶体管的用于驱动发光器件的电流与晶体管 的阈值电压无关， 补偿了由于晶体管的阈。

15、值电压的不一致或偏移所造成的流过发光器件的 电流差异， 提高了显示装置发光亮度的均匀性， 显著提升了显示效果。此外， 由于这样一种 结构的像素电路结构简单， 晶体管的数量较少， 从而可以减少覆盖晶体管的遮光区域的面 积， 有效增大显示装置的开口率。 附图说明 0024 为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本 发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以 根据这些附图获得其他的附图。 0025 图 1 为本发明实施例提供的一种像素电路的连。

16、接结构示意图 ； 0026 图 2 为驱动图 1 所示像素电路的各信号线的时序图 ； 0027 图 3 为本发明实施例提供的像素电路在重置阶段的等效电路示意图 ； 0028 图 4 为本发明实施例提供的像素电路在补偿阶段的等效电路示意图 ； 0029 图 5 为本发明实施例提供的像素电路在准备写入数据之前的等效电路示意图 ； 0030 图 6 为本发明实施例提供的像素电路在写数据阶段的等效电路示意图 ； 0031 图 7 为本发明实施例提供的像素电路在准备驱动发光器件发光之前的等效电路 示意图 ； 0032 图 8 为本发明实施例提供的像素电路在发光阶段的等效电路示意图 ； 0033 图 9 。

17、为本发明实施例提供的一种像素电路驱动方法的流程示意图。 具体实施方式 0034 下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完 说 明 书 CN 103943067 A 5 3/7 页 6 整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。基于 本发明中的实施例， 本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例， 都属于本发明保护的范围。 0035 本发明实施例提供的像素电路， 如图 1 所示， 包括 ： 0036 第一晶体管 T1、 第二晶体管 T2、 第三晶体管 T3、 存储电容 C1 以及发光器件 L。 0。

18、037 第一晶体管 T1 的栅极连接第一控制信号端 S1， 其第一极连接数据信号端 DATA。 0038 第二晶体管 T2 的栅极连接第一晶体管 T1 的第二极， 其第一极连接第三晶体管 T3 的第二极， 其第二极连接发光器件 L 的第一端。 0039 第三晶体管 T3 的栅极连接第二控制信号端 S2， 其第一极连接第一电源信号端 ELVDD。 0040 存储电容 C1 的一端连接第二晶体管 T2 的栅极， 其另一端连接第二晶体管 T2 的第 二极。 0041 发光器件 L 形成的寄生电容 C2 的一端连接发光器件 L 的第一端， 其另一端连接发 光器件的 L 的第二端。 0042 发光器件 。

19、L 的第二端还连接第二电源信号端 ELVSS。 0043 需要说明的是， 本发明实施例中的发光器件 L 可以是现有技术中包括 LED（Light Emitting Diode， 发光二极管） 或 OLED （Organic Light Emitting Diode， 有机发光二极管） 在内的多种电流驱动发光器件。在本发明实施例中， 是以 OLED 为例进行的说明。 0044 本发明实施例提供的像素电路， 通过多个晶体管和电容对电路进行开关和充放电 控制， 可以使得通过晶体管的用于驱动发光器件的电流与晶体管的阈值电压无关， 补偿了 由于晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异。

20、， 提高了显示装 置发光亮度的均匀性， 显著提升了显示效果。此外， 由于这样一种结构的像素电路结构简 单， 晶体管的数量较少， 从而可以减少覆盖晶体管的遮光区域的面积， 有效增大显示装置的 开口率。 0045 其中， 第一晶体管 T1、 第二晶体管 T2 和第三晶体管 T3 均为 N 型晶体管， 该第一晶 体管 T1、 该第二晶体管 T2 和该第三晶体管 T3 的第一极均为漏级， 第二极均为源级， 该发光 器件的第一端为阳极， 第二端为阴极。 0046 需要说明的是， 现有技术中， 采用 N 型晶体管集成驱动电路的制作工艺已经很成 熟了， 因此本发明中第一晶体管T1、 第二晶体管T2和第三晶体。

21、管T3均为N型晶体管可以减 少制作成本， 实现工艺简单。 0047 在图 1 所示的像素电路的工作时， 其工作过程具体可以分为四个阶段， 分别为 ： 重 置阶段、 补偿阶段、 写数据阶段以及发光阶段。图 2 是图 1 所示像素电路工作过程中各信号 线的时序图。如图 2 所示， 在图中分别用 P1、 P2、 P3 和 P4 来相应地表示重置阶段、 补偿阶 段、 写数据阶段以及发光阶段。 0048 具体的， P1 阶段为重置阶段， 该阶段的等效电路如图 3 所示。在重置阶段中， 第 一控制信号端 S1 和第二控制信号端 S2 均输入高电平， 第一电源信号端 ELVDD 输入低电平 （Voled） 。

22、， 数据信号端 DATA 输入低电平的重置信号 （Vref） ， 其中 Vref-VoledVth(Vth 为 T2 晶体管的阈值电压 )。此时， 第一晶体管 T1、 第二晶体管 T2 和第三晶体管 T3 导通， 存储电 容 C1 两端的电压为 Vref-Voled， 发光器件 L 的阳极电压为 Voled， 发光器件 L 处于关闭状 说 明 书 CN 103943067 A 6 4/7 页 7 态。 0049 P2阶段为补偿阶段， 该阶段的等效电路如图4所示。 在补偿阶段中， 第一控制信号 端S1、 第二控制信号端S2以及第一电源信号端ELVDD均输入高电平， 数据信号端DATA输入 低电平。

23、的重置信号 （Vref） 。此时， 第一晶体管 T1、 第二晶体管 T2 和第三晶体管 T3 保持导 通， 发光器件 L 的阳极电压随着第二晶体管 T2 的充电而升高， 直到电压等于 Vref-Vth。在 补偿阶段结束时， 存储在存储电容 C1 两端的电荷为 VthCST， 其中 CST为存储电容 C1 的电 容值， 此时， 第二晶体管关闭， 存储电容 C1 两端的电压为第二晶体管的阈值电压 Vth。 0050 P3 阶段为写数据阶段。具体的， 在准备写入数据之前， 需要关闭第三晶体管 T3， 此 时的等效电路如图 5 所示， 第二晶体管 T2 的栅极电压为数据信号端 DATA 输入的低电平的。

24、 重置信号 Vref， 此时， 发光器件 L 的阳极电压此时为 Vref-Vth。在写数据阶段中， 等效电路 如图 6 所示， 其中， 第一控制信号端 S1 和第一电源信号端 ELVDD 均输入高电平， 第二控制 信号端 S2 输入低电平， 数据信号端 DATA 输入高电平的数据信号 （Vdata） 。此时， 第一晶体 管 T1 和第二晶体管 T2 导通， 第三晶体管 T3 关闭， 则由于存储电压 C1 和发光器件形成的 寄生电容 C2 的分压作用， 发光器件 L 的阳极电压此时变为 Vref-Vth+a(Vdata-Vref)， 其中 a=CST/(CST+CL)， CL为寄生电容 C2 的。

25、电容值。 0051 P4阶段为发光阶段。 具体的， 在像素电路准备驱动发光器件进行发光之前， 需要关 闭第一晶体管T1， 此时的等效电路如图7所示。 在发光阶段中， 第一电源信号端ELVDD和第 二控制信号端 S2 均输入高电平， 第一控制信号端 S1 输入低电平， 以使得第三晶体管 T3 导 通， 第一晶体管 T1 保持关闭， 此时的等效电路如图 8 所示， 此时第二晶体管 T2 的栅源极之 间电压差 Vgs 为 (1-a)(Vdata-Vref)+Vth。 0052 此时流过第三晶体管 T3、 第二晶体管 T2 和发光器件 L 的电流为 ： 0053 0054 则， 0055 由上式可知，。

26、 发光器件 L 发光的电流与 TFT 阈值电压和 OLED 两端的电压均无关， 因此有效消除了阈值电压非均匀性、 漂移的影响。 0056 需要说明的是， 在上述实施例中， 晶体管均是以增强型 N 型 TFT 为例进行的说明。 或者， 同样可以采用耗尽型 N 型 TFT， 其不同之处在于， 对于增强型 TFT， 阈值电压 Vth 为正 值， 而对于耗尽型 TFT， 阈值电压 Vth 为负值。 0057 采用该结构的像素电路， 无论对于增强型还是耗尽型的 TFT， 都可以补偿阈值电压 非均匀性的影响， 因此适用性更广。同时该结构使用的 TFT 数量较少， 控制信号简单， 适用 于高分辨率像素设计。。

27、 0058 本发明实施例还提供一种显示装置， 包括有机发光显示器， 其他显示器等。 所述显 示装置包括如上所述的任意一种像素电路。所述显示装置可以包括多个像素单元阵列， 每 一个像素单元包括如上所述的任意一个像素电路。 0059 具体的， 本发明实施例所提供的显示装置可以是包括LED显示器或OLED显示器在 内的具有电流驱动发光器件的显示装置。 0060 本发明实施例提供的显示装置， 包括像素电路， 通过多个晶体管和电容对电路进 说 明 书 CN 103943067 A 7 5/7 页 8 行开关和充放电控制， 可以使得通过晶体管的用于驱动发光器件的电流与晶体管的阈值 电压无关， 补偿了由于晶。

28、体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差 异， 提高了显示装置发光亮度的均匀性， 显著提升了显示效果。此外， 由于这样一种结构的 像素电路结构简单， 晶体管的数量较少， 从而可以减少覆盖晶体管的遮光区域的面积， 有效 增大显示装置的开口率。 0061 本发明实施例提供的像素电路驱动方法， 可以应用于前述实施例中所提供的像素 电路， 如图 9 所示， 包括 ： 0062 S901、 导通第一晶体管和第三晶体管， 第一电源信号端输入第一电压， 数据信号端 输入重置信号， 使得第二晶体管导通， 并控制发光器件处于关闭状态， 存储电容的电压大于 第二晶体管的阈值电压。 0063 S90。

29、2、 保持第一晶体管、 第二晶体管和第三晶体管导通， 发光器件处于关闭状态， 第一电源信号端输入第二电压， 直到第二晶体管关闭， 存储电容的电压等于第二晶体管的 阈值电压。 0064 S903、 保持第一晶体管导通， 关闭第三晶体管， 数据信号端输入数据信号， 使得第 二晶体管导通， 并通过存储电容和发光器件形成的寄生电容的分压作用向发光器件的第一 端写入数据。 0065 S904、 关闭第一晶体管， 导通第三晶体管， 通过第二晶体管和第三晶体管的电流驱 动发光器件发光。 0066 本发明实施例提供的像素电路驱动方法， 通过多个晶体管和电容对电路进行开关 和充放电控制， 可以使得通过晶体管的用。

30、于驱动发光器件的电流与晶体管的阈值电压无 关， 补偿了由于晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异， 提 高了显示装置发光亮度的均匀性， 显著提升了显示效果。 此外， 由于这样一种结构的像素电 路结构简单， 晶体管的数量较少， 从而可以减少覆盖晶体管的遮光区域的面积， 有效增大显 示装置的开口率。 0067 需要说明的是， 本发明实施例中的发光器件可以是现有技术中包括LED或OLED在 内的多种电流驱动发光器件。 0068 在本发明实施例中， 第一晶体管、 第二晶体管和第三晶体管均为 N 型晶体管。控制 信号的时序可以如图 2 所示， 则对应步骤 S901 的控制时序为 ：。

31、 第一控制信号端和第二控制 信号端均输入高电平， 第一电源信号端输入低电平， 数据信号端输入低电平的重置信号。 0069 对应步骤 S902 的控制时序为 ： 第一控制信号端、 第二控制信号端以及第一电源信 号端均输入高电平， 数据信号端输入低电平的重置信号。 0070 对应步骤 S903 的控制时序为 ： 第一控制信号端和第一电源信号端均输入高电平， 第二控制信号端输入低电平， 数据信号端输入高电平的数据信号。 0071 对应步骤 S904 的控制时序为 ： 第一电源信号端和第二控制信号端均输入高电平， 第一控制信号端和数据信号端均输入低电平。 0072 具体的， 当该第一晶体管、 第二晶体。

32、管和第三晶体管均为 N 型增强型薄膜晶体管 时， 步骤 S901 具体可以包括 ： 0073 第一控制信号端 S1 和第二控制信号端 S2 均输入高电平， 第一电源信号 端 ELVDD 输入低电平 （Voled） ， 数据信号端 DATA 输入低电平的重置信号 （Vref） ， 其中 说 明 书 CN 103943067 A 8 6/7 页 9 Vref-VoledVth(Vth 为 T2 晶体管的阈值电压 )。 0074 其中， 该步骤为重置阶段， 参照图 2 所示， 在重置阶段 （P1） 中， 第一控制信号端 S1 和第二控制信号端S2均输入高电平， 第一电源信号端ELVDD输入低电平 （。

33、Voled） ， 数据信号 端 DATA 输入低电平的重置信号 （Vref） 。此时， 第一晶体管 T1、 第二晶体管 T2 和第三晶体 管 T3 导通， 存储电容 C1 两端的电压为 Vref-Voled， 发光器件 L 的阳极电压为 Voled， 发光 器件 L 处于关闭状态。 0075 相应的， 步骤 S902 具体可以包括 ： 0076 第一控制信号端 S1、 第二控制信号端 S2 以及第一电源信号端 ELVDD 均输入高电 平， 数据信号端 DATA 输入低电平的重置信号 （Vref） 。 0077 该步骤为补偿阶段， 此时， 第一晶体管 T1、 第二晶体管 T2 和第三晶体管 T3。

34、 保持导 通， 发光器件 L 的阳极电压随着第二晶体管 T2 的充电而升高， 直到电压等于 Vref-Vth。在 补偿阶段结束时， 第二晶体管关闭， 存储电容 C1 两端的电压为第二晶体管的阈值电压 Vth， 存储在存储电容 C1 两端的电荷为 VthCST， 其中 CST为存储电容 C1 的电容值。 0078 步骤 S903 具体可以包括 ： 0079 具体的， 在准备写入数据之前， 需要关闭第三晶体管 T3， 此时的等效电路如图 5 所 示， 第二晶体管 T2 的栅极电压为数据信号端 DATA 输入的低电平的重置信号 Vref， 此时， 发 光器件 L 的阳极电压此时为 Vref-Vth。。

35、 0080 该步骤为写数据阶段， 在这个阶段， 第一控制信号端 S1 和第一电源信号端 ELVDD 均输入高电平， 第二控制信号端 S2 输入低电平， 数据信号端 DATA 输入高电平的数据信 号 （Vdata） 。由于此时第一晶体管 T1 和第二晶体管 T2 导通， 则该第二晶体管 T2 的栅极 电压由 Vref 增加至 Vdata， 该第二晶体管 T2 栅极的电位变化了 Vdata-Vref， 又由于存 储电容和发光器件形成的寄生电容的分压作用， 则该存储电容 C1 两端的电压变化了 CL/ (CST+CL)（Vdata-Vref） ， CL为发光器件形成的寄生电容 C2 的电容值， 该发。

36、光器件形成的 寄生电容 C2 两端的电压变化了 CST/(CST+CL)（Vdata-Vref） ， 也就是说发光器件 L 的阳 极电位变化了 a(Vdata-Vref)， 其中 a=CST/(CST+CL)， 则发光器件 L 的阳极电压此时变为 Vref-Vth+a(Vdata-Vref)， 完成数据的写入， 但是， 由于第三晶体管 T3 关闭， 该发光器件保 持关闭状态。 0081 步骤 S904 具体可以包括 ： 0082 在像素电路准备驱动发光器件进行发光之前， 需要关闭第一晶体管 T1。 0083 该步骤为发光阶段， 在这个阶段， 第一电源信号端 ELVDD 和第二控制信号端 S2 。

37、均 输入高电平， 第一控制信号端 S1 输入低电平， 以使得第三晶体管 T3 导通， 第一晶体管 T1 保 持关闭， 此时第二晶体管T2的栅极电压为Vdata， 其源极电压为Vref-Vth+a(Vdata-Vref)， 则该第二晶体管 T2 的栅源极之间电压差 Vgs 为 ： 0084 Vgs=VdataVref-Vth+a(Vdata-Vref) 0085 则， Vgs=(1-a)(Vdata-Vref)+Vth。 0086 此时流过第三晶体管 T3、 第二晶体管 T2 和发光器件 L 的电流为 ： 0087 说 明 书 CN 103943067 A 9 7/7 页 10 0088 则， 。

38、0089 由上式可知， 发光器件 L 发光的电流与 TFT 阈值电压和 OLED 两端的电压均无关， 因此有效消除了阈值电压非均匀性、 漂移的影响。 0090 采用该结构的像素电路， 无论对于增强型还是耗尽型的 TFT， 都可以补偿阈值电压 非均匀性的影响， 因此适用性更广。同时该结构使用的 TFT 数量较少， 控制信号简单， 适用 于高分辨率像素设计。 0091 本领域普通技术人员可以理解 ： 实现上述方法实施例的全部或部分流程可以通过 计算机程序指令相关的硬件来完成， 前述的程序可以存储于一计算机可读取存储介质中， 该程序在执行时， 执行包括上述方法实施例的步骤 ； 而前述的存储介质包括 。

39、： ROM、 RAM、 磁 碟或者光盘等各种可以存储程序代码的介质。 0092 以上所述， 仅为本发明的具体实施方式， 但本发明的保护范围并不局限于此， 任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内， 可轻易想到变化或替换， 都应涵 盖在本发明的保护范围之内。 因此， 本发明的保护范围应以所述权利要求的保护范围为准。 说 明 书 CN 103943067 A 10 1/5 页 11 图 1 图 2 说 明 书 附 图 CN 103943067 A 11 2/5 页 12 图 3 图 4 说 明 书 附 图 CN 103943067 A 12 3/5 页 13 图 5 图 6 说 明 书 附 图 CN 103943067 A 13 4/5 页 14 图 7 图 8 说 明 书 附 图 CN 103943067 A 14 5/5 页 15 图 9 说 明 书 附 图 CN 103943067 A 15 。