可变电阻存储结构及其形成方法.pdf

《可变电阻存储结构及其形成方法.pdf》由会员分享，可在线阅读，更多相关《可变电阻存储结构及其形成方法.pdf（20页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103811656 A (43)申请公布日 2014.05.21 CN 103811656 A (21)申请号 201310175513.1 (22)申请日 2013.05.13 13/673,658 2012.11.09 US H01L 45/00(2006.01) G11C 13/00(2006.01) (71)申请人 台湾积体电路制造股份有限公司 地址 中国台湾新竹 (72)发明人 涂国基 朱文定 杨晋杰 廖钰文 陈侠威 张至扬 (74)专利代理机构 北京德恒律治知识产权代理 有限公司 11409 代理人 章社杲 孙征 (54) 发明名称 可变电阻存储结构及其形。

2、成方法 (57) 摘要 本发明公开了可变电阻存储结构及其形成方 法， 其中一种半导体结构包括可变电阻存储结构。 该半导体结构还包括介电层。可变电阻存储结构 位于介电层上方。可变电阻存储结构包括设置在 介电层上方的第一电极。 第一电极具有侧面。 可变 电阻层具有设置在第一电极的侧面上方的第一部 分和从第一部分延伸远离第一电极的第二部分。 第二电极位于可变电阻层上方。 (30)优先权数据 (51)Int.Cl. 权利要求书 1 页 说明书 8 页 附图 10 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书8页 附图10页 (10)申请公布号 CN 10381。

3、1656 A CN 103811656 A 1/1 页 2 1. 一种半导体结构， 包括 ： 介电层 ； 以及 可变电阻存储结构， 位于所述介电层上方， 所述可变电阻存储结构包括 ： 第一电极， 设置在所述介电层上方， 所述第一电极具有侧面 ； 可变电阻层， 具有设置在所述第一电极的所述侧面上方的第一部分和从所述第一部分 延伸远离所述第一电极的第二部分 ； 和 第二电极， 设置在所述可变电阻层上方。 2. 根据权利要求 1 所述的半导体结构， 其中， 所述可变电阻层的所述第二部分设置在 所述第二电极和所述介电层之间。 3. 根据权利要求 2 所述的半导体结构， 其中， 所述第一部分选择性地可配。

4、置为在所述 第一电极和所述第二电极之间形成至少一条导电路径。 4. 根据权利要求 1 所述的半导体结构， 进一步包括设置在所述可变电阻层和所述第二 电极之间的保护层。 5. 根据权利要求 4 所述的半导体结构， 其中， 所述保护层包括钛、 钽或铪。 6. 根据权利要求 1 所述的半导体结构， 进一步包括嵌入所述介电层并且电连接至所述 第一电极的导电结构。 7. 根据权利要求 1 所述的半导体结构， 其中， 所述第一电极和所述第二电极均包括从 Pt、 AlCu、 TiN、 Au、 Ti、 Ta、 TaN、 W、 WN 和 Cu 的组中所选择的至少一种材料。 8. 根据权利要求 1 所述的半导体结。

5、构， 其中， 所述可变电阻层包括高 k 介电材料、 二元 金属氧化物或过渡金属氧化物。 9. 一种半导体结构， 包括 ： 导电结构 ； 以及 可变电阻存储结构， 位于所述导电结构上方， 所述可变电阻存储结构包括 ： 第一电极， 设置在所述导电结构上方， 所述第一电极具有侧面 ； 可变电阻层， 具有垂直部分和水平部分， 所述垂直部分包围所述第一电极的侧面， 并且 所述水平部分从所述垂直部分延伸远离所述第一电极 ； 和 第二电极， 设置在所述可变电阻层上方并包围所述可变电阻层的所述垂直部分。 10. 一种形成可变电阻存储结构的方法， 所述方法包括 ： 在介电层上方形成第一电极， 所述第一电极具有顶。

6、面和从所述顶面向下朝着所述介电 层延伸的侧面 ； 在所述第一电极的所述顶面和所述侧面上方沉积可变电阻材料和第二电极材料 ； 以及 蚀刻所述可变电阻材料和所述第二电极材料的一部分， 以形成在所述第一电极的所述 侧面上方的可变电阻层和第二电极。 权 利 要 求 书 CN 103811656 A 2 1/8 页 3 可变电阻存储结构及其形成方法 技术领域 0001 本发明总的来说涉及半导体结构， 更具体地， 涉及可变电阻存储结构和形成可变 电阻存储结构的方法。 背景技术 0002 在集成电路 (IC) 中， 电阻式随机存取存储器 (RRAM) 对于下一代非易失性存储器 件而言是新兴的技术。RRAM 。

7、是包括 RRAM 单元阵列的存储结构， 每个 RRAM 单元都利用电阻 而不是电荷来存储数据位。具体地， 每个 RRAM 单元都包括可变电阻层， 可对其电阻进行调 整来表示逻辑 “0” 或逻辑 “1” 。 0003 从应用的观点来看， RRAM 具有许多优点。与其他非易失性存储结构相比， RRAM 具 有简单的单元结构和 CMOS 逻辑兼容工艺， 这使得降低看制造复杂性与成本。尽管上面提到 了引人注目的特性， 但是存在与发展 RRAM 有关的许多挑战。已实施了针对这些 RRAM 的配 置和材料的各种技术以尝试并进一步提高器件的性能。 发明内容 0004 根据本发明的一个方面， 提供了一种半导体。

8、结构， 包括 ： 介电层 ； 以及可变电阻存 储结构， 位于介电层上方。 可变电阻存储结构包括 ： 第一电极， 设置在介电层上方， 第一电极 具有侧面 ； 可变电阻层， 具有设置在第一电极的侧面上方的第一部分和从第一部分延伸远 离第一电极的第二部分 ； 和第二电极， 设置在可变电阻层上方。 0005 优选地， 可变电阻层的第二部分设置在第二电极和介电层之间。 0006 优选地， 第一部分选择性地可配置为在第一电极和第二电极之间形成至少一条导 电路径。 0007 优选地， 该半导体结构进一步包括设置在可变电阻层和第二电极之间的保护层。 0008 优选地， 保护层包括钛、 钽或铪。 0009 优选。

9、地， 该半导体结构进一步包括嵌入介电层并且电连接至第一电极的导电结 构。 0010 优选地， 第一电极和所述第二电极均包括从 Pt、 AlCu、 TiN、 Au、 Ti、 Ta、 TaN、 W、 WN 和 Cu 的组中所选择的至少一种材料。 0011 优选地， 可变电阻层包括高 k 介电材料、 二元金属氧化物或过渡金属氧化物。 0012 优选地， 可变电阻层包括氧化镍、 氧化钛、 氧化铪、 氧化锆、 氧化锌、 氧化钨、 氧化 铝、 氧化钽、 氧化钼或氧化铜。 0013 优选地， 第二电极是包围可变电阻层和第一电极的闭合环路。 0014 根据本发明的另一方面， 提供了一种半导体结构， 包括 ： 。

10、导电结构 ； 以及可变电阻 存储结构， 位于导电结构上方。 可变电阻存储结构包括 ： 第一电极， 设置在导电结构上方， 第 一电极具有侧面 ； 可变电阻层， 具有垂直部分和水平部分， 垂直部分包围第一电极的侧面， 并且水平部分从垂直部分延伸远离第一电极 ； 和第二电极， 设置在可变电阻层上方并包围 说 明 书 CN 103811656 A 3 2/8 页 4 可变电阻层的垂直部分。 0015 优选地， 垂直部分选择性地可配置为在第一电极和第二电极之间形成至少一条导 电路径。 0016 优选地， 该半导体结构进一步包括位于可变电阻层和第二电极之间的保护层。 0017 优选地， 保护层包括钛、 钽。

11、或铪。 0018 优选地， 可变电阻层包括高 k 介电材料、 二元金属氧化物或过渡金属氧化物。 0019 优选地， 第一电极和第二电极包括从 Pt、 AlCu、 TiN、 Au、 Ti、 Ta、 TaN、 W、 WN 和 Cu 的 组中选择的至少一种材料。 0020 优选地， 该半导体结构进一步包括设置在第二电极上方并与第二电极接触的导电 插塞。 0021 优选地， 该半导体结构进一步包括位于可变电阻存储结构下方的第一介电层和第 二介电层， 第一介电层设置在第二介电层上方并且具有比第二介电层更高的抗蚀刻性。 0022 根据本发明的又一方面， 提供了一种形成可变电阻存储结构的方法， 包括 ： 在。

12、介电 层上方形成第一电极， 第一电极具有顶面和从顶面向下朝着介电层延伸的侧面 ； 在第一电 极的顶面和侧面上方沉积可变电阻材料和第二电极材料 ； 以及蚀刻可变电阻材料和第二电 极材料的一部分， 以形成在第一电极的侧面上方的可变电阻层和第二电极。 0023 优选地， 形成第一电极包括 ： 在介电层中形成开口 ； 用第一电极材料填充开口以 形成第一电极 ； 以及移除介电层的一部分， 以露出第一电极的顶面并至少露出侧面的顶部。 附图说明 0024 根据下面的详细描述和附图可以理解本发明的内容。需要强调的是， 根据行业标 准惯例， 各个部件没有按照比例绘制。事实上， 为了清楚地讨论， 可以任意增大或减。

13、小各个 部件的尺寸。 0025 图 1 是根据本发明至少一个实施例的形成具有可变电阻存储结构的半导体结构 的方法的流程图。 0026 图 2A 至图 2H 是根据图 1 中的方法的一个或多个实施例的处于各个制造阶段的具 有可变电阻存储结构的半导体结构的截面图。 0027 图 2I 是具有图 2H 的可变电阻存储结构的半导体结构的平面图。 0028 图 2J 是根据本发明一个或多个实施例的沿着图 2I 中的线 A-A 截取以示出在可 变电阻层中形成细丝的操作的半导体结构的截面图。 0029 图 3 是根据本发明一个或多个实施例的形成具有可变电阻存储结构的半导体结 构的方法的流程图。 0030 图。

14、 4A 至图 4E 是根据图 3 所示方法的一个或多个实施例的处于各个制造阶段的具 有可变电阻存储结构的半导体结构的截面图。 具体实施方式 0031 以下详细讨论说明性实施例的制造和使用。 然而， 应该理解， 本发明提供了许多可 以在各种具体环境中具体化的可应用发明概念。所讨论的具体实施例只是说明性的， 而不 限制本发明的范围。 说 明 书 CN 103811656 A 4 3/8 页 5 0032 根据本发明的一个或多个实施例， 半导体结构包括可变电阻存储结构。该可变电 阻存储结构包括形成在两个电极之间的可变电阻层。 通过向两个电极中的每一个施加特定 的电压来改变可变电阻层的电阻。低电阻和高。

15、电阻用于表示数字信号 “1” 或 “0” ， 从而允许 进行数据存储。这种切换行为不仅取决于可变电阻层的材料， 而且还取决于电极的选择以 及电极的界面性能。 0033 根据本发明的一个或多个实施例， 具有可变电阻存储结构的半导体结构形成在衬 底的芯片区内。通过芯片区之间的划线在衬底上标记出多个半导体芯片区。衬底将经历各 种清洗、 层压、 图案化、 蚀刻和掺杂步骤来形成半导体结构。本文中术语 “衬底” 通常是指在 其上形成各种层和器件的块状衬底。 在一些实施例中， 块状衬底包括硅或化合物半导体， 诸 如 GaAs、 InP、 Si/Ge 或 SiC。各种层的实例包括介电层、 掺杂层、 多晶硅层或。

16、导电层。器件 结构的实例包括晶体管、 电阻器和 / 或电容器， 它们可以通过互连层与其他集成电路互连。 0034 图 1 是根据本发明至少一个实施例的形成具有可变电阻存储结构的半导体结构 的方法 100 的流程图。图 2A 至图 2H 是根据图 1 的方法 100 的各个实施例的处于各个制造 阶段的具有可变电阻存储结构的半导体结构 200 的截面图。可在图 1 方法 100 之前、 期间 或之后提供附加工艺。为了更好地理解本发明的发明概念， 对各个附图进行了简化。 0035 现在参考图 1， 方法 100 的流程开始于操作 101。导电结构被形成为嵌入介电层。 在至少一个实施例中， 介电层包括。

17、形成在衬底上方的多个介电层。至少一个导电结构形成 在衬底上方并嵌入多个介电层。 0036 参考图 2A， 其是具有可变电阻存储结构的半导体结构 200 在执行操作 101 之后的 放大截面图。半导体结构 200 包括衬底 ( 未示出 )， 诸如碳化硅 (SiC) 衬底、 GaAs、 InP、 Si/ Ge 或硅衬底。在一些实施例中， 衬底包括形成在衬底顶面上方的多个层。这些层的实例包 括介电层、 掺杂层、 多晶硅层或导电层。衬底还包括形成在多个层中的多个器件结构。器件 结构的实例包括晶体管、 电阻器和 / 或电容器。 0037 在图 2A 至图 2J 所示的实例中， 半导体结构 200 包括形。

18、成在衬底 ( 未示出 ) 顶面 上的介电层 201。在至少一个实施例中， 介电层 201 包括多个介电层 203、 205 和 207。与介 电层 207 和介电层 203 相比， 介电层 205 具有更高的抗蚀刻性。介电层 203、 205 和 207 包 括氧化硅、 氟硅玻璃 (FSG)、 掺碳氧化硅、 氮化硅、 氮氧化硅、 正硅酸乙酯 (TEOS) 氧化物、 磷 硅酸玻璃 (PSG)、 硼磷硅酸盐玻璃 (BPSG)、( 加利福尼亚圣克拉拉的应 用材料 )、 氟化非晶碳、 低 k 介电材料或它们的组合。沉积工艺可包括化学汽相沉积 (CVD)、 原子层沉积 (ALD)、 高密度等离子 CVD。

19、(HDPCVD) 或旋涂式玻璃法。 0038 导电结构 209 被形成为嵌入介电层 201( 也嵌入介电层 203、 205 和 207)。在特定 实施例中， 导电结构209包括导电互连件、 掺杂区或硅化区。 在一些实施例中， 导电结构209 包括 Al、 Cu、 Ti、 Ta、 W、 Mo、 TaN、 NiSi、 CoSi、 TiN、 WN、 硅或它们的组合。在图 2A 所示的实例 中， 可通过在介电层 203 和 205 中进行光刻图案化和蚀刻来形成半导体结构 200。在介电 层 203 和 205 上方执行金属层沉积和平坦化工艺以形成导电结构 209。导电结构 209 的顶 面 209A。

20、 与介电层 205 的顶面 205A 基本共面。具有顶面 207A 的介电层 207 形成在导电结 构 209 和介电层 205 上方。 0039 重新参考图 1， 方法 100 继续到操作 102。在操作 102 中， 在介电层中形成开口以 露出导电结构的顶面。 说 明 书 CN 103811656 A 5 4/8 页 6 0040 参考图 2B， 其是半导体结构 200 的一部分在执行操作 102 之后的放大截面图。在 介电层 207 中 ( 也是介电层 201) 蚀刻从介电层 207 的顶面 207A 延伸至导电结构 209 的顶 面 209A 的开口 211， 以露出导电结构 209 。

21、的一部分。通过开口 211 还露出了介电层 205 的 一部分。通过包括光刻图案化和蚀刻工艺的适合工艺来形成开口 211。 0041 重新参考图 1， 方法 100 继续到操作 103。在操作 103 中， 用第一电极材料填充导 电结构上方的介电层中的开口， 以形成第一电极。 在至少一个实施例中， 用第一电极材料填 充开口大致到达介电层的顶面。 0042 图 2C 是半导体结构 200 在执行操作 103 之后的截面图。第一电极 213 填充在开 口211中覆盖导电结构209。 第一电极213包括具有适当功函的第一电极导电材料， 使得在 第一电极213和随后形成的可变电阻层之间建立高功函壁。 。

22、第一电极213可包括Pt、 AlCu、 TiN、 Au、 Ti、 Ta、 TaN、 W、 WN、 Cu 或它们的组合。在至少一个实施例中， 第一电极导电材料可 过填充图 2B 中的介电层 207( 也是介电层 201) 的开口 211。可能的形成方法包括无电镀、 溅射、 电镀、 PVD 或 ALD。然后， 通过诸如 CMP 或平坦化回蚀工艺的适合平坦化工艺移除开 口 211 外的过量第一电极导电材料。第一电极 213 形成在介电层 201 的顶部并嵌入介电层 207。第一电极 213 的顶表面 213A 与介电层 207 的顶表面 207A 基本共面。第一电极 213 通过导电结构 209 电。

23、连接至下方的晶体管。 0043 重新参考图 1， 方法 100 继续到操作 104。在操作 104 中， 介电层的至少一部分被 移除以露出第一电极。 0044 图 2D 是半导体结构 200 在介电层 201 的顶部 ( 即， 整个介电层 207) 被移除而露 出第一电极 213 之后的截面图。执行蚀刻工艺以移除介电层 207。蚀刻工艺可包括干蚀刻 工艺、 湿蚀刻工艺或它们的组合。介电层 205 在该蚀刻工艺期间具有比介电层 207 更高的 抗蚀刻性。介电层 205 可作为蚀刻终止层来移除顶面 205A 之上的介电层 207。在移除介电 层 207 之后， 露出顶面 205A 之上的第一电极 。

24、213 的侧面 213B。 0045 重新参考图 1， 方法 100 继续到操作 105。在操作 105 中， 在第一电极上方沉积可 变电阻层和第二电极材料。 0046 图 2E 是半导体结构 200 在执行操作 105 之后的截面图。在第一电极 213 的顶面 213A 和侧面 213B 以及介电层 205 的顶面 205A 上方沉积可变电阻层 215。通过施加电压， 可变电阻层 215 的电阻率能够在高阻态和低阻态 ( 或导电 ) 之间切换。在各个实施例中， 可变电阻层215包括至少一种介电材料， 包含高k介电材料、 二元金属氧化物和过渡金属氧 化物。在一些实施例中， 可变电阻层 215 。

25、包括氧化镍、 氧化钛、 氧化铪、 氧化锆、 氧化锌、 氧化 钨、 氧化铝、 氧化钽、 氧化钼或氧化铜。可能的形成方法包括脉冲激光沉积 (PLD) 或 ALD， 诸 如前体包含锆和氧的 ALD。在一个实例中， 可变电阻层 215 的厚度范围在约 10 埃到约 500 埃之间。 0047 在可变电阻层 215 上方沉积第二电极材料 217。第二电极材料 217 可包括将随后 形成的可变电阻存储结构电连接至用于电路布线的互连结构的其他部分的适合导电材料。 第二电极材料 217 可包括 Pt、 AlCu、 TiN、 Au、 Ti、 Ta、 TaN、 W、 WN、 Cu 或它们的组合。在至少 一个实例中。

26、， 第二电极材料 217 的厚度范围在约 30 埃至约 3000 埃之间。在一些实施例中， 第一电极材料 213 和第二电极材料 217 具有相同的组成。在一些实施例中， 第一电极材料 213 和第二电极材料 217 具有不同的组成。可能的形成方法包括无电镀、 溅射、 电镀、 PVD 或 说 明 书 CN 103811656 A 6 5/8 页 7 ALD。 0048 重新参考图 1， 方法 100 继续到操作 106， 其中蚀刻第二电极材料和可变电阻层的 一部分来形成位于第一电极侧壁上方的第二电极。 0049 图 2F 是半导体结构 200 在执行操作 106 之后的截面图。在至少一个实施例。

27、中， 各 向异性地蚀刻第二电极材料 217 和可变电阻层 215 的一部分， 以形成位于第一电极 213 的 侧壁 213B 上方的间隔件， 而无需光刻图案化工艺。间隔件包括位于第一电极 213 的侧壁 213B 上方保留的可变电阻层 215 的垂直部分 215A 和位于介电层 205 的顶面 205A 上方保 留的可变电阻层 215 的水平部分 215B。间隔件还包括形成在保留的可变电阻层 215 的垂 直部分 215A 和水平部分 215B 上方的第二电极 217A。形成包括第一电极 213、 可变电阻层 215 的垂直部分 215A 和水平部分 215B 以及第二电极 217A 的可变电。

28、阻存储结构。 0050 在一些实例中， 如图2G所示， 半导体结构200还包括可选地形成在可变电阻层215 的垂直部分 215A 和水平部分 215B 上方以及第二电极 217A 下方的保护层 216。保护层 216 包括不稳定且能够从可变电阻层215剥夺氧并在可变电阻层215中生成空位缺陷的导电材 料。在一些实施例中， 保护层 216 包括钛、 钽或铪。 0051 重新参考图1， 方法100可选地继续到操作107， 其中， 形成与第二电极接触的导电 插塞。 0052 图 2H 是半导体结构 200 在执行操作 107 之后的截面图。层间介电 (ILD) 层 219 可毯式形成在可变电阻存储结。

29、构上方。进一步向半导体结构 200 应用化学机械抛光 (CMP) 工艺， 以平坦化 ILD 层 219。ILD 层 219 可包括多个介电层。ILD 层 219 可包括氧化硅、 氟硅 玻璃 (FSG)、 掺碳氧化硅、 氮化硅、 氮氧化硅、 TEOS 氧化物、 磷硅酸玻璃 (PSG)、 硼磷硅酸盐玻 璃 (BPSG)、( 加利福尼亚圣克拉拉的应用材料 )、 氟化非晶碳、 低 k 介电 材料或它们的组合。 0053 在 ILD 层 219 中蚀刻开口以露出部分第二电极 217A。接触插塞 221 的导电材料可 过填充 ILD 层 219 中的开口。导电材料可包括铜、 铜合金、 铝或钨。可能的形成方。

30、法包括无 电镀、 溅射、 电镀或化学汽相沉积 (CVD)。通过诸如化学机械抛光 (CMP) 的适合工艺移除开 口外的过量导电材料。具有导电材料的接触插塞 221 被形成为与可变电阻存储结构中的第 二电极 217A 接触。 0054 图 2I 是半导体结构 200 的平面图。图 2H 是沿图 2I 中的线 A-A 截取的垂直平面 的截面图。在图 2I 中， 第一电极 213 被可变电阻层 215 的垂直部分 215A 所包围。可变电 阻层 215 的垂直部分 215A 被第二电极 217A 所包围。第二电极 217A 是包围可变电阻层 215 的垂直部分 215A 和第一电极 213 的闭合环路。

31、。当沿图 2I 中的线 A-A 切割半导体结构 200 时， 第二电极 217A 在图 2H 中被示为位于第一电极 213 相对两侧的两部分。图 2H 中的导电 结构 209 和可变电阻层 215 的水平部分 215B 分别位于第一电极 213 和第二电极 217A 的下 方。因此， 图 2H 中的导电结构 209 和水平部分 215B 在图 2I 中未示出。 0055 图 2J 是用于存储数据的各个操作中的具有可变电阻存储结构的半导体结构 200 的截面图。在 “形成” 操作中， 向可变电阻存储结构的第一电极和第二电极 213 和 217A 施 加 “形成” 电压。 “形成” 电压要足够高，。

32、 以在可变电阻层的垂直部分 215A 中生成导电部分。 在一个实例中， 导电部分包括提供导电路径的一条或多条导电细丝 250， 使得可变电阻层的 垂直部分 215A 呈现出 “导通” 或低阻态。导电路径与可变电阻层的垂直部分 215A 中的缺 说 明 书 CN 103811656 A 7 6/8 页 8 陷 ( 例如， 氧 ) 空位的排列有关。在一些实施例中， 只施加一次 “形成” 电压。一旦形成导 电路径， 导电路径就将保存在可变电阻层 215A 中。其他操作可使用较小的电压或不同电压 断开或重新连接导电路径。 0056 在 “复位” 操作中， 向半导体结构 200 施加足够高的 “复位” 。

33、电压来断开可变电阻 层 215A 中的导电路径， 使得可变电阻层 215A 呈现出 “关闭” 或高阻态。 0057 在 “置位” 操作中， 向可变电阻存储结构施加足够高的置位电压来重新连接可变电 阻层 215A 中的导电路径， 使得可变电阻层 215A 呈现出 “导通” 或低阻态。 “置位” 操作将可 变电阻层215A转变到低阻态。 通过在两个电极213和217A之间施加特定的电压， 可变电阻 层 215A 的电阻在施加特定电压之后发生改变。低阻和高阻用于表示数字信号 “1” 或 “0” ， 从而允许用于数据存储。 0058 图 3 是根据本发明一个或多个实施例的形成具有可变电阻存储结构的半导。

34、体结 构的方法 300 的流程图。图 4A 至图 4E 是根据图 3 方法 300 的各个实施例的处于各个制造 阶段的具有可变电阻存储结构的半导体结构 400 的截面图。可在图 3 方法 300 之前、 期间 或之后提供附加工艺。图 4A 至图 4E 中的一些结构可与图 2A 至图 2J 所公开的实施例基本 类似， 尽管在下面的实施例中也完全可以应用这些常规结构， 但是这里对它们不再进行重 复描述。 0059 现在参考图 3， 方法 300 的流程开始于操作 301。在至少一个实施例中， 在衬底上 方形成介电层。至少一个导电结构形成在衬底上方并嵌入介电层。至少一个导电结构的一 部分暴露于介电层。

35、的顶面。第一电极材料沉积在导电结构和介电层上方。 0060 参考图 4A， 其是具有可变电阻存储结构的半导体结构 400 的一部分在执行操作 301 之后的截面图。半导体结构 400 包括衬底 ( 未示出 )。在图 4A 至图 4E 示出的实例中， 半导体 400 包括形成在衬底 ( 未示出 ) 顶面上的介电层 401。在至少一个实施例中， 介电层 401 包括一个或多个介电层。可在与半导体结构 200 中的介电层 201 有关的文字中得到衬 底和介电层 401 的材料和制造方法的详细说明， 因此这里不再重复。 0061 导电结构 409 被形成为嵌入介电层 401。在一些实施例中， 导电结构。

36、 409 包括 Al、 Cu、 Ti、 Ta、 W、 Mo、 TaN、 NiSi、 CoSi、 TiN、 WN、 硅或它们的组合。在图 4A 所示的实例中， 可通 过在介电层 401 中进行光刻图案化和蚀刻开口来形成半导体结构 400。在开口中沉积金属 层并且在介电层 401 上执行平坦化工艺来形成导电结构 409。导电结构 409 的顶面 409A 被 露出， 并且与介电层 401 的顶面 401A 基本共面。 0062 第一电极材料413沉积在导电结构409和介电层401的顶面(409A和401A)上方。 第一电极材料 413 可包括 Pt、 AlCu、 TiN、 Au、 Ti、 Ta、 。

37、TaN、 W、 WN、 Cu 或它们的组合。可能的 形成方法包括无电镀、 溅射、 电镀、 PVD 或 ALD。第一电极材料 413 通过导电结构 409 电连接 至下方的晶体管。 0063 重新参考图 3， 方法 300 继续到操作 302。在操作 302 中， 图案化第一电极材料以 形成第一电极。第一电极具有顶面和侧面。 0064 参考图 4B， 其是半导体结构 400 的一部分在执行操作 302 之后的截面图。具有部 件的掩膜层 414 形成在第一电极材料 413 上方， 同时也形成在导电结构 409 上方。通过包 括沉积、 光刻图案化和 / 或蚀刻工艺的适合工艺来形成该部件。执行蚀刻工艺。

38、以移除不在 掩膜层 414 的部件下方的第一电极材料 413。然后， 第一电极 413A 形成并与导电结构 409 说 明 书 CN 103811656 A 8 7/8 页 9 接触。 0065 在蚀刻工艺之后从半导体结构 400 移除掩膜层 414， 并且露出第一电极 413A 的顶 面 413B。而且， 第一电极 413A 具有与顶面 413B 连接的侧面 413C。移除工艺可包括干蚀刻 工艺、 湿蚀刻工艺或它们的组合。 0066 重新参考图 3， 方法 300 继续到操作 303。在操作 303 中， 在第一电极的顶面和侧 面上方沉积可变电阻层和第二电极材料。 0067 图4C是半导体结。

39、构400在执行操作303之后的截面图。 可变电阻层415被沉积在 第一电极 413A 的顶面 413B 和侧面 413C 以及介电层 401 的顶面 401A 上方。第二电极材料 417 沉积在可变电阻层 415 上方。第二电极材料 417 可包括将随后形成的可变电阻存储结 构电连接至用于电路布线的互连结构的其他部分的适合导电材料。可在与半导体结构 200 的可变电阻层 215 和第二电极材料 217 有关的文字中得知可变电阻层 415 的材料和制造方 法的详细说明， 这里不再重复。 0068 重新参考图 3， 方法 300 继续到操作 304， 其中蚀刻第二电极材料和可变电阻层的 一部分以形。

40、成位于第一电极侧壁上方的第二电极。 0069 图 4D 是半导体结构 400 在执行操作 304 之后的截面图。在至少一个实施例中， 各 向异性地蚀刻第二电极材料 417 和可变电阻层 415 的一部分以形成位于第一电极 413A 的 侧壁413C上方的间隔件， 而无需光刻图案化工艺。 间隔件包括在第一电极413A的侧壁413C 上方保留的可变电阻层 415 的垂直部分 415A 和在介电层 401 顶面 401A 上方保留的可变电 阻层 415 的水平部分 415B。间隔件还包括形成在保留的可变电阻层 415 的垂直部分 415A 和水平部分 415B 上方的第二电极 417A。可形成包括第。

41、一电极 413A、 可变电阻层 415 的垂 直部分 415A 和水平部分 415B 以及第二电极 417A 的可变电阻存储结构。 0070 在一些实例中， 半导体结构 400 还包括可选地形成在可变电阻层 415 的垂直部分 415A 和水平部分 415B 上方以及第二电极 417A 下方的保护层 ( 未示出 )。保护层包括不稳 定且能够从可变电阻层 415 剥夺氧并在可变电阻层 415 中产生空位缺陷的导电材料。在一 些实施例中， 保护层包括钛钽或铪。 0071 重新参考图 3， 方法 300 可选地继续操作 305， 形成与第二电极接触的导电插塞。 0072 图 4E 是半导体结构 40。

42、0 在执行操作 305 之后的截面图。层间介电 (ILD) 层 419 可毯式形成在可变电阻存储结构上方。进一步向半导体结构 400 应用化学机械抛光 (CMP) 工艺以平坦化 ILD 层 419。在 ILD 层 419 中蚀刻开口， 以露出第二电极 417A 的一部分。接 触插塞 421 的导电材料可过填充 ILD 层 419 中的开口。通过诸如化学机械抛光 (CMP) 的适 合工艺移除开口外的过量导电材料。具有导电材料的接触插塞 421 形成为与可变电阻存储 结构中的第二电极 417A 接触。可在与半导体结构 200 的 ILD 层 219 和接触插塞 221 有关 的文字中得知 ILD 。

43、层 419 和接触插塞 421 的材料和制造方法的详细说明， 这里不再重复。 0073 本发明的各个实施例可用于改善可变电阻存储结构的工艺。例如， 在操作 103 中， 通过填充工艺在开口 211 中形成第一电极 213。在第一电极 203 的形成期间， 所公开的方 法 100 包括操作 102 中形成开口 211 的单次光刻图案化工艺。在操作 106 中， 通过间隔件 蚀刻工艺形成第二电极 217A 而无需光刻图案化工艺。所公开的方法 100 包括用于形成电 极 213 和 217A 的单次光刻图案化工艺 ( 在操作 102 中 )。类似地， 所公开的方法 300 包括 操作 302 中形成。

44、第一电极 413A 的单次光刻图案化工艺。在操作 304 中， 通过间隔件蚀刻工 说 明 书 CN 103811656 A 9 8/8 页 10 艺形成第二电极 417A 而无需光刻图案化工艺。所公开的方法 300 包括用于形成电极 413A 和 417A 的单次光刻图案化工艺 ( 在操作 302 中 )。本发明克服了在其他方法中使用多次光 刻图案化工艺步骤对第一和第二电极进行图案化的缺点。根据一些实施例， 制造的复杂性 和成本都得到降低。 0074 在另一实例中， 在操作102中确定第一电极213的宽度。 通过间隔件蚀刻工艺形成 第二电极 217A 而无需光刻图案化工艺。半导体结构 200 。

45、的可变电阻存储结构的大小由在 操作 102 中形成开口 211 的光刻图案化和蚀刻工艺能力来确定。从光刻图案化和蚀刻工艺 的角度来看， 减小材料层中开口 ( 或被蚀刻部分 ) 的尺寸比减小材料层中的部件 ( 或被保 留的部分 ) 的尺寸更容易。在本发明中， 第一电极 213 的宽度由开口 211 限定。本发明提 供一种随着进一步提高光刻图案化的缩小能力而利于缩小可变电阻存储结构的有效技术。 0075 本发明的一个方面描述了一种包括可变电阻存储结构的半导体结构。 半导体结构 还包括介电层。可变电阻存储结构位于介电层上方。可变电阻存储结构包括设置在介电层 上方的第一电极。第一电极具有侧面。可变电阻。

46、层具有位于第一电极的侧面上方的第一部 分和从第一部分延伸远离第一电极的第二部分。第二电极位于可变电阻层上方。 0076 本发明的另一方面描述了一种包括可变电阻存储结构的半导体结构。 半导体结构 还包括导电结构。可变电阻存储结构位于导电结构上方。可变电阻存储结构包括设置在导 电结构上方的第一电极。第一电极具有侧面。可变电阻层具有垂直部分和水平部分。垂直 部分包围第一电极的侧面， 并且水平部分从垂直部分延伸远离第一电极。第二电极位于可 变电阻层上方， 并且包围可变电阻层的垂直部分。 0077 本发明还描述了一种形成可变电阻存储结构的方法。 该方法包括在介电层上方形 成第一电极。第一电极具有顶面和从。

47、顶面向下朝介电层延伸的侧面。可变电阻材料和第二 电极材料沉积在第一电极的顶面和侧面上方。蚀刻可变电阻材料和第二电极材料的一部 分， 以形成位于第一电极的侧面上方的可变电阻层和第二电极。 0078 尽管已经详细描述了本发明的实施例及它们的优点， 但是应该理解， 在不背离所 附权利要求限定的本发明的精神和范围的情况下， 可以进行各种改变、 替换和变更。 本领域 的技术人员很容易理解， 根据本发明可以利用与本文描述的对应实施例执行基本相同功能 或实现基本相同结果的工艺机器装置、 制造、 物质组成、 工具、 方法或步骤。因此， 所附权利 要求旨在包括在这种工艺、 机器装置、 制造、 物质组成、 工具、。

48、 方法或步骤的范围内。 说 明 书 CN 103811656 A 10 1/10 页 11 图 1 说 明 书 附 图 CN 103811656 A 11 2/10 页 12 图 2A 图 2B 说 明 书 附 图 CN 103811656 A 12 3/10 页 13 图 2C 图 2D 说 明 书 附 图 CN 103811656 A 13 4/10 页 14 图 2E 图 2F 说 明 书 附 图 CN 103811656 A 14 5/10 页 15 图 2G 图 2H 说 明 书 附 图 CN 103811656 A 15 6/10 页 16 图 2I 图 2J 说 明 书 附 图 CN 103811656 A 16 7/10 页 17 图 3 说 明 书 附 图 CN 103811656 A 17 8/10 页 18 图 4A 图 4B 说 明 书 附 图 CN 103811656 A 18 9/10 页 19 图 4C 图 4D 说 明 书 附 图 CN 103811656 A 19 10/10 页 20 图 4E 说 明 书 附 图 CN 103811656 A 20 。