《存储器修复方法、存储器控制器与存储器储存装置.pdf》由会员分享，可在线阅读，更多相关《存储器修复方法、存储器控制器与存储器储存装置.pdf（30页完整版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103871480 A (43)申请公布日 2014.06.18 CN 103871480 A (21)申请号 201310048377.X (22)申请日 2013.02.06 61/734,375 2012.12.07 US G11C 29/44(2006.01) (71)申请人 群联电子股份有限公司 地址 中国台湾苗栗县竹南镇群义路 1 号 (72)发明人 林纬 许祐诚 郑国义 张俊彦 (74)专利代理机构 北京同立钧成知识产权代理 有限公司 11205 代理人 臧建明 (54) 发明名称 存储器修复方法、 存储器控制器与存储器储 存装置 (57) 摘要 本发明。
2、提供一种用于可复写式非易失性存储 器模组的存储器修复方法、 存储器控制器与存储 器储存装置。此存储器修复方法包括监控该可复 写式非易失性存储器模组的至少其中一部分的磨 损程度 ； 以及当可复写式非易失性存储器模组的 此其中一部分的磨损程度大于门槛值时， 加热此 可复写式非易失性存储器模组的此至少其中一部 分， 其中此可复写式非易失性存储器模组的此至 少其中一部分的温度会被加热至介于摄氏 100 度 至摄氏600度之间。 基此， 劣化的可复写式非易失 性存储器模组可被适时的修复以避免数据遗失。 (30)优先权数据 (51)Int.Cl. 权利要求书 5 页 说明书 13 页 附图 11 页 (1。
3、9)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书5页 说明书13页 附图11页 (10)申请公布号 CN 103871480 A CN 103871480 A 1/5 页 2 1. 一种存储器修复方法， 用于一可复写式非易失性存储器模组， 其特征在于， 包括 ： 监控该可复写式非易失性存储器模组的至少其中一部分的一磨损程度 ； 以及 当该可复写式非易失性存储器模组的该至少其中一部分的该磨损程度大于一门槛值 时， 加热该可复写式非易失性存储器模组的该至少其中一部分。 2. 根据权利要求 1 所述的存储器修复方法， 其特征在于， 该可复写式非易失性存储器 模组的该至少其中一部分的。
4、一温度会被加热至介于摄氏 100 度至摄氏 600 度之间。 3. 根据权利要求 1 所述的存储器修复方法， 其特征在于， 该可复写式非易失性存储器 模组包括一第一可复写式非易失性存储器子模组与一第二可复写式非易失性存储器子模 组， 该第一可复写式非易失性存储器子模组是由一第一可复写式非易失性存储器芯片与一 第一加热器封装而成， 并且该第二可复写式非易失性存储器子模组是由一第二可复写式非 易失性存储器芯片与一第二加热器封装而成， 其中监控该可复写式非易失性存储器模组的磨损程度的步骤包括记录该第一可复写 式非易失性存储器芯片的一磨损程度值， 其中当该可复写式非易失性存储器模组的该磨损程度大于该门。
5、槛值时， 加热该可复写 式非易失性存储器模组的步骤包括 ： 判断该第一可复写式非易失性存储器芯片的该磨损程度值是否大于该门槛值 ； 倘若该第一可复写式非易失性存储器芯片的该磨损程度值大于该门槛值时， 将储存在 该第一可复写式非易失性存储器芯片上的一数据复制到该第二可复写式非易失性存储器 芯片中并且通过该第一加热器加热该第一可复写式非易失性存储器芯片， 其中该第一可复 写式非易失性存储器芯片会被加热至介于摄氏100度至摄氏600度之间并且维持一预设时 间 ； 以及 将复制到该第二可复写式非易失性存储器芯片的该数据回存至该第一可复写式非易 失性存储器芯片中。 4. 根据权利要求 1 所述的存储器修。
6、复方法， 其特征在于， 该可复写式非易失性存储器 模组包括一第一可复写式非易失性存储器子模组， 并且该第一可复写式非易失性存储器子 模组是由一第一可复写式非易失性存储器芯片与一第一加热器封装而成， 其中监控该可复写式非易失性存储器模组的磨损程度的步骤包括记录该第一可复写 式非易失性存储器芯片的一磨损程度值， 其中当该可复写式非易失性存储器模组的该磨损程度大于该门槛值时， 加热该可复写 式非易失性存储器模组的步骤包括 ： 判断该第一可复写式非易失性存储器芯片的该磨损程度值是否大于该门槛值 ； 倘若该第一可复写式非易失性存储器芯片的该磨损程度值大于该门槛值时， 将储存在 该第一可复写式非易失性存储。
7、器芯片上的一数据复制到一缓冲存储器中并且通过该第一 加热器加热该第一可复写式非易失性存储器芯片， 其中该第一可复写式非易失性存储器芯 片会被加热至介于摄氏 100 度至摄氏 600 度之间并且维持一预设时间 ； 以及 将复制到该缓冲存储器的该数据回存至该第一可复写式非易失性存储器芯片中。 5. 根据权利要求 1 所述的存储器修复方法， 其特征在于， 该可复写式非易失性存储器 模组包括多个实体擦除单元并且每一该些实体擦除单元配置有一加热电路， 其中监控该可复写式非易失性存储器模组的磨损程度的步骤包括记录每一该些实体 权 利 要 求 书 CN 103871480 A 2 2/5 页 3 擦除单元的。
8、一磨损程度值， 其中当该可复写式非易失性存储器模组的该磨损程度值大于该门槛值时， 加热该可复 写式非易失性存储器模组的步骤包括 ： 判断该些实体擦除单元之中的一第一实体擦除单元的一磨损程度值是否大于该门槛 值 ； 倘若该第一实体擦除单元的该磨损程度值大于该门槛值时， 将储存在该第一实体擦除 单元上的一数据复制到该些实体擦除单元之中的一第二实体擦除单元中并且通过对应该 第一实体擦除单元的加热电路加热该第一实体擦除单元， 其中该第一实体擦除单元会被加 热至介于摄氏 100 度至摄氏 600 度之间并且维持一预设时间 ； 以及 将复制到该第二实体擦除单元的该数据回存至该第一实体擦除单元中。 6. 根。
9、据权利要求 3 所述的存储器修复方法， 其特征在于， 该第一可复写式非易失性存 储器芯片的该磨损程度值是根据该第一可复写式非易失性存储器芯片的一擦除次数、 一写 入次数、 一错误比特数、 一错误比特比例及一读取次数的至少其中之一来计算。 7. 根据权利要求 5 所述的存储器修复方法， 其特征在于， 该第一实体擦除单元的该磨 损程度值是根据该第一实体擦除单元的一擦除次数、 一写入次数、 一错误比特数、 一错误比 特比例及一读取次数的至少其中之一来计算。 8. 根据权利要求 1 所述的存储器修复方法， 其特征在于， 该可复写式非易失性存储器 模组的该至少其中一部分为一存储器晶粒或一存储器区块面。 。
10、9. 一种存储器控制器， 用于控制一可复写式非易失性存储器模组， 其特征在于， 包括 ： 一主机接口， 用以电性连接至一主机系统 ； 一存储器接口， 用以电性连接至该可复写式非易失性存储器模组 ； 一缓冲存储器 ； 以及 一存储器管理电路， 电性连接至该主机接口、 该存储器接口与该缓冲存储器， 并且用以 监控该可复写式非易失性存储器模组的至少其中一部分的一磨损程度， 其中当该可复写式非易失性存储器模组的该至少其中一部分的该磨损程度大于一门 槛值时， 该存储器管理电路指示加热该可复写式非易失性存储器模组的该至少其中一部 分。 10. 根据权利要求 9 所述的存储器控制器， 其特征在于， 该可复写。
11、式非易失性存储器模 组的该至少其中一部分的一温度会被加热至介于摄氏 100 度至摄氏 600 度之间。 11. 根据权利要求 9 所述的存储器控制器， 其特征在于， 该可复写式非易失性存储器模 组包括一第一可复写式非易失性存储器子模组与一第二可复写式非易失性存储器子模组， 该第一可复写式非易失性存储器子模组是由一第一可复写式非易失性存储器芯片与一第 一加热器封装而成， 并且该第二可复写式非易失性存储器子模组是由一第二可复写式非易 失性存储器芯片与一第二加热器封装而成， 其中在上述监控该可复写式非易失性存储器模组的该至少一部分的该磨损程度的运 作中， 该存储器管理电路记录该第一可复写式非易失性存。
12、储器芯片的一磨损程度值， 其中在上述当该可复写式非易失性存储器模组的该至少其中之一的该磨损程度大于 该门槛值时， 加热该可复写式非易失性存储器模组的该至少其中之一的运作中， 该存储器 管理电路会判断该第一可复写式非易失性存储器芯片的该磨损程度值是否大于该门槛值， 权 利 要 求 书 CN 103871480 A 3 3/5 页 4 其中倘若该第一可复写式非易失性存储器芯片的该磨损程度值大于该门槛值时， 该存储器 管理电路会将储存在该第一可复写式非易失性存储器芯片上的一数据复制到该第二可复 写式非易失性存储器芯片中， 通过该第一加热器加热该第一可复写式非易失性存储器芯 片， 并且将复制到该第二可。
13、复写式非易失性存储器芯片的该数据回存至该第一可复写式非 易失性存储器芯片中， 其中该第一可复写式非易失性存储器芯片会被加热至介于摄氏100度至摄氏600度之 间并且维持一预设时间。 12. 根据权利要求 9 所述的存储器控制器， 其特征在于， 该可复写式非易失性存储器模 组包括一第一可复写式非易失性存储器子模组， 并且该第一可复写式非易失性存储器子模 组是由一第一可复写式非易失性存储器芯片与一第一加热器封装而成， 其中在上述监控该可复写式非易失性存储器模组的该至少一部分的该磨损程度的运 作中， 该存储器管理电路记录该第一可复写式非易失性存储器芯片的一磨损程度值， 其中在上述当该可复写式非易失性。
14、存储器模组的该至少其中之一的该磨损程度大于 该门槛值时， 加热该可复写式非易失性存储器模组的该至少其中之一的运作中， 该存储器 管理电路会判断该第一可复写式非易失性存储器芯片的该磨损程度值是否大于该门槛值， 其中倘若该第一可复写式非易失性存储器芯片的该磨损程度值大于该门槛值时， 该存储器 管理电路会将储存在该第一可复写式非易失性存储器芯片上的一数据复制到该缓冲存储 器中， 通过该第一加热器加热该第一可复写式非易失性存储器芯片， 并且将复制到该缓冲 存储器的该数据回存至该第一可复写式非易失性存储器芯片中， 其中该第一可复写式非易失性存储器芯片会被加热至介于摄氏100度至摄氏600度之 间并且维持。
15、一预设时间。 13. 根据权利要求 9 所述的存储器控制器， 其特征在于， 该可复写式非易失性存储器模 组包括多个实体擦除单元并且每一该些实体擦除单元配置有一加热电路， 其中上述在监控该可复写式非易失性存储器模组的磨损程度的运作中， 该存储器管理 电路会记录每一该些实体擦除单元的一磨损程度值， 其中在上述当该可复写式非易失性存储器模组的该至少其中之一的该磨损程度大于 该门槛值时， 加热该可复写式非易失性存储器模组的该至少其中之一的运作中， 该存储器 管理电路会判断该些实体擦除单元之中的一第一实体擦除单元的一磨损程度值是否大于 该门槛值， 其中倘若该第一实体擦除单元的该磨损程度值大于该门槛值时，。
16、 该存储器管理 电路会将储存在该第一实体擦除单元上的一数据复制到该些实体擦除单元之中的一第二 实体擦除单元中， 通过对应该第一实体擦除单元的加热电路加热该第一实体擦除单元， 并 且将复制到该第二实体擦除单元的该数据回存至该第一实体擦除单元中， 其中该第一实体擦除单元会被加热至介于摄氏100度至摄氏600度之间并且维持一预 设时间。 14. 根据权利要求 11 所述的存储器控制器， 其特征在于， 该第一可复写式非易失性存 储器芯片的该磨损程度值是根据该第一可复写式非易失性存储器芯片的一擦除次数、 一写 入次数、 一错误比特数、 一错误比特比例及一读取次数的至少其中之一来计算。 15. 根据权利要。
17、求 13 所述的存储器控制器， 其特征在于， 该第一实体擦除单元的该磨 损程度值是根据该第一实体擦除单元的一擦除次数、 一写入次数、 一错误比特数、 一错误比 权 利 要 求 书 CN 103871480 A 4 4/5 页 5 特比例及一读取次数的至少其中之一来计算。 16. 根据权利要求 9 所述的存储器控制器， 其特征在于， 该可复写式非易失性存储器模 组的该至少其中一部分为一存储器晶粒或一存储器区块面。 17. 一种存储器储存装置， 其特征在于， 包括 ： 一连接器， 用以电性连接至一主机系统 ； 一可复写式非易失性存储器模组 ； 以及 一存储器控制器， 具有一缓冲存储器且电性连接至该。
18、连接器与该可复写式非易失性存 储器模组， 其中该存储器控制器用以监控该可复写式非易失性存储器模组的至少其中一部分的 一磨损程度， 其中当该可复写式非易失性存储器模组的该至少其中一部分的该磨损程度大于一门 槛值时， 该存储器控制器指示加热该可复写式非易失性存储器模组的该至少其中一部分。 18. 根据权利要求 17 所述的存储器储存装置， 其特征在于， 该可复写式非易失性存储 器模组的该至少其中一部分的一温度会被加热至介于摄氏 100 度至摄氏 600 度之间。 19. 根据权利要求 17 所述的存储器储存装置， 其特征在于， 该可复写式非易失性存储 器模组包括一第一可复写式非易失性存储器子模组与。
19、一第二可复写式非易失性存储器子 模组， 该第一可复写式非易失性存储器子模组是由一第一可复写式非易失性存储器芯片与 一第一加热器封装而成， 并且该第二可复写式非易失性存储器子模组是由一第二可复写式 非易失性存储器芯片与一第二加热器封装而成， 其中在上述监控该可复写式非易失性存储器模组的该至少一部分的该磨损程度的运 作中， 该存储器控制器记录该第一可复写式非易失性存储器芯片的一磨损程度值， 其中在上述当该可复写式非易失性存储器模组的该至少其中之一的该磨损程度大于 该门槛值时， 加热该可复写式非易失性存储器模组的该至少其中之一的运作中， 该存储器 控制器会判断该第一可复写式非易失性存储器芯片的该磨损。
20、程度值是否大于该门槛值， 其 中倘若该第一可复写式非易失性存储器芯片的该磨损程度值大于该门槛值时， 该存储器控 制器会将储存在该第一可复写式非易失性存储器芯片上的一数据复制到该第二可复写式 非易失性存储器芯片中， 通过该第一加热器加热该第一可复写式非易失性存储器芯片， 并 且将复制到该第二可复写式非易失性存储器芯片的该数据回存至该第一可复写式非易失 性存储器芯片中， 其中该第一可复写式非易失性存储器芯片会被加热至介于摄氏100度至摄氏600度之 间并且维持一预设时间。 20. 根据权利要求 17 所述的存储器储存装置， 其特征在于， 该可复写式非易失性存储 器模组包括一第一可复写式非易失性存储。
21、器子模组， 并且该第一可复写式非易失性存储器 子模组是由一第一可复写式非易失性存储器芯片与一第一加热器封装而成， 其中在上述监控该可复写式非易失性存储器模组的该至少一部分的该磨损程度的运 作中， 该存储器控制器记录该第一可复写式非易失性存储器芯片的一磨损程度值， 其中在上述当该可复写式非易失性存储器模组的该至少其中之一的该磨损程度大于 该门槛值时， 加热该可复写式非易失性存储器模组的该至少其中之一的运作中， 该存储器 控制器会判断该第一可复写式非易失性存储器芯片的该磨损程度值是否大于该门槛值， 其 权 利 要 求 书 CN 103871480 A 5 5/5 页 6 中倘若该第一可复写式非易失。
22、性存储器芯片的该磨损程度值大于该门槛值时， 该存储器控 制器会将储存在该第一可复写式非易失性存储器芯片上的一数据复制到该缓冲存储器中， 通过该第一加热器加热该第一可复写式非易失性存储器芯片， 并且将复制到该缓冲存储器 的该数据回存至该第一可复写式非易失性存储器芯片中， 其中该第一可复写式非易失性存储器芯片会被加热至介于摄氏100度至摄氏600度之 间并且维持一预设时间。 21. 根据权利要求 17 所述的存储器储存装置， 其特征在于， 该可复写式非易失性存储 器模组包括多个实体擦除单元并且每一该些实体擦除单元配置有一加热电路， 其中上述在监控该可复写式非易失性存储器模组的磨损程度的运作中， 该。
23、存储器控制 器会记录每一该些实体擦除单元的一磨损程度值， 其中在上述当该可复写式非易失性存储器模组的该至少其中之一的该磨损程度大于 该门槛值时， 加热该可复写式非易失性存储器模组的该至少其中之一的运作中， 该存储器 控制器会判断该些实体擦除单元之中的一第一实体擦除单元的一磨损程度值是否大于该 门槛值， 其中倘若该第一实体擦除单元的该磨损程度值大于该门槛值时， 该存储器控制器 会将储存在该第一实体擦除单元上的一数据复制到该些实体擦除单元之中的一第二实体 擦除单元中， 通过对应该第一实体擦除单元的加热电路加热该第一实体擦除单元， 并且将 复制到该第二实体擦除单元的该数据回存至该第一实体擦除单元中，。
24、 其中该第一实体擦除单元会被加热至介于摄氏100度至摄氏600度之间并且维持一预 设时间。 22. 根据权利要求 19 所述的存储器储存装置， 其特征在于， 该第一可复写式非易失性 存储器芯片的该磨损程度值是根据该第一可复写式非易失性存储器芯片的一擦除次数、 一 写入次数、 一错误比特数、 一错误比特比例及一读取次数的至少其中之一来计算。 23. 根据权利要求 21 所述的存储器储存装置， 其特征在于， 该第一实体擦除单元的该 磨损程度值是根据该第一实体擦除单元的一擦除次数、 一写入次数、 一错误比特数、 一错误 比特比例及一读取次数的至少其中之一来计算。 24. 根据权利要求 17 所述的存。
25、储器储存装置， 其特征在于， 该可复写式非易失性存储 器模组的该至少其中一部分为一存储器晶粒或一存储器区块面。 权 利 要 求 书 CN 103871480 A 6 1/13 页 7 存储器修复方法、 存储器控制器与存储器储存装置 技术领域 0001 本发明是有关于一种存储器修复方法、 存储器控制器与存储器储存装置。背景技 术 0002 数码相机、 手机与 MP3 在这几年来的成长十分迅速， 使得消费者对储存媒介的需 求也急速增加。由于可复写式非易失性存储器 (rewritable non-volatilememory) 具有数 据非易失性、 省电、 体积小、 无机械结构、 读写速度快等特性，。
26、 最适于便携式电子产品， 例如 笔记本电脑。固态硬盘就是一种以快闪存储器作为储存媒介的储存装置。因此， 近年快闪 存储器产业成为电子产业中相当热门的一环。 0003 图 1 是现有技术示出的快闪存储器元件的示意图。 0004 请参照图1， 快闪存储器元件1包含用于储存电子的电荷捕捉层(charge traping layer)2、 用于施加偏压的控制栅极(Control Gate)3、 穿遂氧化层(Tunnel Oxide)4与多晶 硅间介电层(Interpoly Dielectric)5。 当欲写入数据至快闪存储器元件1时， 可通过将电 子注入电荷捕捉层 2 以改变快闪存储器元件 1 的临界。
27、电压， 由此定义快闪存储器元件 1 的 数位高低态， 而实现储存数据的功能。在此， 注入电子至电荷捕捉层 2 的过程称为程序化。 反之， 当欲将所储存的数据移除时， 通过将所注入的电子从电荷捕捉层 2 中移除， 则可使快 闪存储器元件 1 恢复为未被程序化前的状态。 0005 在写入与擦除过程中， 快闪存储器元件 1 会随着电子的多次的注入与移除而造成 磨损， 导致电子写入速度增加并造成临界电压分布变宽。因此， 在快闪存储器元件 1 被程序 化后无法被正确地识别其储存状态， 而产生错误比特。 发明内容 0006 本发明提供一种存储器修复方法、 存储器控制器与存储器储存装置， 能够将劣化 的存储。
28、胞修复， 以恢复存储器的储存能力。 0007 本发明范例实施例的存储器修复方法用于一可复写式非易失性存储器模组。 此快 闪存储器修复方法包括监控该可复写式非易失性存储器模组的至少其中一部分的磨损程 度 ； 以及当可复写式非易失性存储器模组的此其中一部分的磨损程度大于门槛值时， 加热 此可复写式非易失性存储器模组的此至少其中一部分。 0008 在本发明的一实施例中， 可复写式非易失性存储器模组的此至少其中一部分的温 度会被加热至介于摄氏 100 度至摄氏 600 度之间。 0009 在本发明的一实施例中， 上述的可复写式非易失性存储器模组包括第一可复写式 非易失性存储器子模组与第二可复写式非易失。
29、性存储器子模组， 第一可复写式非易失性存 储器子模组是由第一可复写式非易失性存储器芯片与第一加热器封装而成， 并且第二可复 写式非易失性存储器子模组是由第二可复写式非易失性存储器芯片与第二加热器封装而 成。 其中监控可复写式非易失性存储器模组的磨损程度的步骤包括记录第一可复写式非易 失性存储器芯片的磨损程度值。 其中当可复写式非易失性存储器模组的该磨损程度大于门 槛值时， 加热可复写式非易失性存储器模组的步骤包括 ： 判断第一可复写式非易失性存储 说 明 书 CN 103871480 A 7 2/13 页 8 器芯片的磨损程度值是否大于门槛值 ； 倘若第一可复写式非易失性存储器芯片的磨损程度 。
30、值大于门槛值时， 将储存在第一可复写式非易失性存储器芯片上的数据复制到第二可复写 式非易失性存储器芯片中并且通过第一加热器加热第一可复写式非易失性存储器芯片， 其 中第一可复写式非易失性存储器芯片会被加热至介于摄氏100度至摄氏600度之间并且维 持一预设时间 ； 以及将复制到第二可复写式非易失性存储器芯片的数据回存至第一可复写 式非易失性存储器芯片中。 0010 在本发明的一实施例中， 上述的可复写式非易失性存储器模组包括第一可复写式 非易失性存储器子模组， 并且第一可复写式非易失性存储器子模组是由第一可复写式非易 失性存储器芯片与第一加热器封装而成。其中监控可复写式非易失性存储器模组的磨损。
31、 程度的步骤包括记录第一可复写式非易失性存储器芯片的磨损程度值。其中当可复写式 非易失性存储器模组的磨损程度大于门槛值时， 加热可复写式非易失性存储器模组的步骤 包括 ： 判断第一可复写式非易失性存储器芯片的磨损程度值是否大于门槛值 ； 倘若第一可 复写式非易失性存储器芯片的磨损程度值大于门槛值时， 将储存在第一可复写式非易失性 存储器芯片上的数据复制到缓冲存储器中并且通过第一加热器加热第一可复写式非易失 性存储器芯片， 其中第一可复写式非易失性存储器芯片会被加热至介于摄氏 100 度至摄氏 600 度之间并且维持一预设时间 ； 以及将复制到缓冲存储器的该数据回存至第一可复写式 非易失性存储器。
32、芯片中。 0011 在本发明的一实施例中， 上述的可复写式非易失性存储器模组包括多个实体擦除 单元并且每一实体擦除单元配置有一加热电路。 其中监控可复写式非易失性存储器模组的 磨损程度的步骤包括记录每一实体擦除单元的磨损程度值。 其中当可复写式非易失性存储 器模组的磨损程度值大于门槛值时， 加热可复写式非易失性存储器模组的步骤包括 ： 判断 此些实体擦除单元之中的一第一实体擦除单元的磨损程度值是否大于门槛值 ； 倘若第一实 体擦除单元的磨损程度值大于门槛值时， 将储存在第一实体擦除单元上的数据复制到此些 实体擦除单元之中的第二实体擦除单元中并且通过对应第一实体擦除单元的加热电路加 热第一实体擦。
33、除单元， 其中第一实体擦除单元会被加热至介于摄氏 100 度至摄氏 600 度之 间并且维持一预设时间 ； 以及将复制到第二实体擦除单元的数据回存至第一实体擦除单元 中。 0012 在本发明的一实施例中， 上述的第一可复写式非易失性存储器芯片的磨损程度值 是根据第一可复写式非易失性存储器芯片的擦除次数、 写入次数、 错误比特数、 错误比特比 例及读取次数的至少其中之一来计算。 0013 在本发明的一实施例中， 上述的第一实体擦除单元的磨损程度值是根据第一实体 擦除单元的擦除次数、 写入次数、 错误比特数、 错误比特比例及读取次数的至少其中之一来 计算。 0014 在本发明的一实施例中， 上述可。
34、复写式非易失性存储器模组的至少其中一部分为 一存储器晶粒 (die) 或一存储器区块面 (plane)。 0015 本发明范例实施例的存储器控制器用于控制可复写式非易失性存储器模组并且 包括主机接口、 存储器接口、 缓冲存储器与存储器管理电路。 主机接口用以电性连接至主机 系统， 存储器接口用以电性连接至可复写式非易失性存储器模组， 并且存储器管理电路电 性连接至主机接口、 存储器接口与缓冲存储器。存储器管理电路用以监控可复写式非易失 说 明 书 CN 103871480 A 8 3/13 页 9 性存储器模组的至少其中一部分的磨损程度。 当该可复写式非易失性存储器模组的该至少 其中一部分的磨。
35、损程度大于门槛值时， 存储器管理电路指示加热可复写式非易失性存储器 模组的此至少其中一部分。 0016 在本发明的一实施例中， 上述的可复写式非易失性存储器模组包括第一可复写式 非易失性存储器子模组与第二可复写式非易失性存储器子模组， 第一可复写式非易失性存 储器子模组是由第一可复写式非易失性存储器芯片与第一加热器封装而成， 并且第二可复 写式非易失性存储器子模组是由第二可复写式非易失性存储器芯片与第二加热器封装而 成。在上述监控此可复写式非易失性存储器模组的至少一部分的磨损程度的运作中， 存储 器管理电路记录第一可复写式非易失性存储器芯片的磨损程度值。 在上述当可复写式非易 失性存储器模组的。
36、至少其中之一的磨损程度大于门槛值时， 加热可复写式非易失性存储器 模组的此至少其中之一的运作中， 存储器管理电路会判断第一可复写式非易失性存储器芯 片的该磨损程度值是否大于该门槛值。 倘若第一可复写式非易失性存储器芯片的磨损程度 值大于门槛值时， 存储器管理电路会将储存在第一可复写式非易失性存储器芯片上的数据 复制到第二可复写式非易失性存储器芯片中， 通过第一加热器加热第一可复写式非易失性 存储器芯片， 并且将复制到第二可复写式非易失性存储器芯片的数据回存至第一可复写式 非易失性存储器芯片中， 第一可复写式非易失性存储器芯片会被加热至介于摄氏 100 度至 摄氏 600 度之间并且维持一预设时。
37、间。 0017 在本发明的一实施例中， 上述的可复写式非易失性存储器模组包括第一可复写式 非易失性存储器子模组， 并且第一可复写式非易失性存储器子模组是由第一可复写式非易 失性存储器芯片与第一加热器封装而成。 在上述监控可复写式非易失性存储器模组的至少 一部分的磨损程度的运作中， 存储器管理电路记录第一可复写式非易失性存储器芯片的磨 损程度值。 在上述当可复写式非易失性存储器模组的至少其中之一的磨损程度大于门槛值 时， 加热可复写式非易失性存储器模组的至少其中之一的运作中， 存储器管理电路会判断 第一可复写式非易失性存储器芯片的磨损程度值是否大于门槛值， 其中倘若第一可复写式 非易失性存储器芯。
38、片的磨损程度值大于该门槛值时， 存储器管理电路会将储存在第一可复 写式非易失性存储器芯片上的数据复制到缓冲存储器中， 通过第一加热器加热第一可复写 式非易失性存储器芯片， 并且将复制到缓冲存储器的该数据回存至第一可复写式非易失性 存储器芯片中， 其中第一可复写式非易失性存储器芯片会被加热至介于摄氏 100 度至摄氏 600 度之间并且维持一预设时间。 0018 在本发明的一实施例中， 上述的可复写式非易失性存储器模组包括多个实体擦除 单元并且每一实体擦除单元配置有一加热电路。 在监控该可复写式非易失性存储器模组的 磨损程度的运作中， 存储器管理电路会记录每一实体擦除单元的磨损程度值。在上述当可。
39、 复写式非易失性存储器模组的至少其中之一的磨损程度大于门槛值时， 加热可复写式非易 失性存储器模组的至少其中之一的运作中， 存储器管理电路会判断此些实体擦除单元之中 的第一实体擦除单元的磨损程度值是否大于门槛值， 其中倘若第一实体擦除单元的磨损程 度值大于此门槛值时， 存储器管理电路会将储存在第一实体擦除单元上的数据复制到此些 实体擦除单元之中的第二实体擦除单元中， 通过对应此第一实体擦除单元的加热电路加热 第一实体擦除单元， 并且将复制到第二实体擦除单元的数据回存至第一实体擦除单元中， 其中第一实体擦除单元会被加热至介于摄氏 100 度至摄氏 600 度之间并且维持一预设时 说 明 书 CN。
40、 103871480 A 9 4/13 页 10 间。 0019 本发明范例实施例的存储器储存装置包括连接器、 可复写式非易失性存储器模组 与存储器控制器。连接器用以电性连接至主机系统。存储器控制器具有缓冲存储器且电性 连接至连接器与可复写式非易失性存储器模组。此外， 存储器控制器用以监控可复写式非 易失性存储器模组的至少其中一部分的磨损程度。 当可复写式非易失性存储器模组的至少 其中一部分的磨损程度大于门槛值时， 存储器控制器指示加热此可复写式非易失性存储器 模组的至少其中一部分。 0020 在本发明的一实施例中， 上述的可复写式非易失性存储器模组包括第一可复写式 非易失性存储器子模组与第二。
41、可复写式非易失性存储器子模组， 第一可复写式非易失性存 储器子模组是由第一可复写式非易失性存储器芯片与第一加热器封装而成， 并且第二可复 写式非易失性存储器子模组是由第二可复写式非易失性存储器芯片与第二加热器封装而 成。在上述监控此可复写式非易失性存储器模组的至少一部分的磨损程度的运作中， 存储 器管理电路记录第一可复写式非易失性存储器芯片的磨损程度值。 在上述当可复写式非易 失性存储器模组的至少其中之一的磨损程度大于门槛值时， 加热可复写式非易失性存储器 模组的此至少其中之一的运作中， 存储器控制器会判断第一可复写式非易失性存储器芯片 的该磨损程度值是否大于该门槛值。 倘若第一可复写式非易失。
42、性存储器芯片的磨损程度值 大于门槛值时， 存储器控制器会将储存在第一可复写式非易失性存储器芯片上的数据复制 到第二可复写式非易失性存储器芯片中， 通过第一加热器加热第一可复写式非易失性存储 器芯片， 并且将复制到第二可复写式非易失性存储器芯片的数据回存至第一可复写式非易 失性存储器芯片中， 第一可复写式非易失性存储器芯片会被加热至介于摄氏 100 度至摄氏 600 度之间并且维持一预设时间。 0021 在本发明的一实施例中， 上述的可复写式非易失性存储器模组包括第一可复写式 非易失性存储器子模组， 并且第一可复写式非易失性存储器子模组是由第一可复写式非易 失性存储器芯片与第一加热器封装而成。 。
43、在上述监控可复写式非易失性存储器模组的至少 一部分的磨损程度的运作中， 存储器控制器记录第一可复写式非易失性存储器芯片的磨损 程度值。在上述当可复写式非易失性存储器模组的至少其中之一的磨损程度大于门槛值 时， 加热可复写式非易失性存储器模组的至少其中之一的运作中， 存储器控制器会判断第 一可复写式非易失性存储器芯片的磨损程度值是否大于门槛值， 其中倘若第一可复写式非 易失性存储器芯片的磨损程度值大于该门槛值时， 存储器控制器会将储存在第一可复写式 非易失性存储器芯片上的数据复制到缓冲存储器中， 通过第一加热器加热第一可复写式非 易失性存储器芯片， 并且将复制到缓冲存储器的该数据回存至第一可复写。
44、式非易失性存储 器芯片中， 其中第一可复写式非易失性存储器芯片会被加热至介于摄氏 100 度至摄氏 600 度之间并且维持一预设时间。 0022 在本发明的一实施例中， 上述的可复写式非易失性存储器模组包括多个实体擦除 单元并且每一实体擦除单元配置有一加热电路。 在监控该可复写式非易失性存储器模组的 磨损程度的运作中， 存储器控制器会记录每一实体擦除单元的磨损程度值。在上述当可复 写式非易失性存储器模组的至少其中之一的磨损程度大于门槛值时， 加热可复写式非易失 性存储器模组的至少其中之一的运作中， 存储器控制器会判断此些实体擦除单元之中的第 一实体擦除单元的磨损程度值是否大于门槛值， 其中倘若。
45、第一实体擦除单元的磨损程度值 说 明 书 CN 103871480 A 10 5/13 页 11 大于此门槛值时， 存储器控制器会将储存在第一实体擦除单元上的数据复制到此些实体擦 除单元之中的第二实体擦除单元中， 通过对应此第一实体擦除单元的加热电路加热第一实 体擦除单元， 并且将复制到第二实体擦除单元的数据回存至第一实体擦除单元中， 其中第 一实体擦除单元会被加热至介于摄氏 100 度至摄氏 600 度之间并且维持一预设时间。 0023 基于上述， 本范例实施的存储器修复方法、 存储器控制器与存储器储存装置能够 适时的将劣化的可复写式非易失性存储器模组修复， 以恢复存储胞的数据保存能力， 由。
46、此 可靠地储存数据。 0024 为让本发明的上述特征和优点能更明显易懂， 下文特举实施例， 并配合附图作详 细说明如下。 附图说明 0025 图 1 是现有技术示出的快闪存储器元件的示意图 ； 0026 图 2 是本发明范例实施例示出的存储器修复方法的流程图 ； 0027 图 3 是第一范例实施例示出的主机系统与存储器储存装置 ； 0028 图 4 是一范例实施例示出的电脑、 输入 / 输出装置与存储器储存装置的示意图 ； 0029 图 5 是一范例实施例示出的主机系统与存储器储存装置的示意图 ； 0030 图 6 是第一范例实施例示出的存储器储存装置的概要方块图 ； 0031 图7A7B是本。
47、发明第一范例实施例示出的封装可复写式非易失性存储器芯片与 加热器的示意图 ； 0032 图7C7D是本发明另一范例实施例示出的封装可复写式非易失性存储器芯片与 加热器的示意图 ； 0033 图 8 是第一范例实施例示出的存储器控制器的概要方块图 ； 0034 图 9 是本发明第一范例实施例示出的存储器修复方法的流程图 ； 0035 图 10 是本发明第二范例实施例示出的存储器储存装置的概要方块图 ； 0036 图 11 是本发明第二范例实施例示出的实体擦除单元的结构示意图 ； 0037 图 12 是本发明第一范例实施例示出的存储器修复方法的流程图 ； 0038 图 13 是另一范例实施例示出的。
48、实体擦除单元的结构示意图。 0039 附图标记说明 ： 0040 1 ： 快闪存储器元件 ； 0041 2 ： 电荷捕捉层 ； 0042 3 ： 控制栅极 ； 0043 4 ： 穿遂氧化层 ； 0044 5 ： 多晶硅间介电层 ； 0045 S1001、 S1003、 S1005 ： 存储器修复方法的步骤 ； 0046 1000 ： 主机系统 ； 0047 1100 ： 电脑 ； 0048 1102 ： 微处理器 ； 0049 1104 ： 随机存取存储器 ； 0050 1106 ： 输入 / 输出装置 ； 说 明 书 CN 103871480 A 11 6/13 页 12 0051 1108。
49、 ： 系统总线 ； 0052 1110 ： 数据传输接口 ； 0053 1202 ： 鼠标 ； 0054 1204 ： 键盘 ； 0055 1206 ： 显示器 ； 0056 1208 ： 打印机 ； 0057 1212 ： 随身盘 ； 0058 1214 ： 存储卡 ； 0059 1216 ： 固态硬盘 ； 0060 1310 ： 数码相机 ； 0061 1312 ： SD 卡 ； 0062 1314 ： MMC 卡 ； 0063 1316 ： 存储棒 ； 0064 1318 ： CF 卡 ； 0065 1320 ： 嵌入式储存装置 ； 0066 100 ： 存储器储存装置 ； 0067 102 ： 连接器 ； 0068 104 ： 存储器控制器 ； 0069 106 ： 可复写式非易失性存储器模组 ； 0070 202 ： 存储器管理电路 ； 0071 206 ： 存储器接口 ； 0072 252 ： 缓冲存储器 ； 0073 254 ： 电源管理电路 ； 0074 256 ： 错误。