一种移位寄存器、驱动电路及显示面板技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器、驱动电路及显示面板。
背景技术
目前，半导体氧化物晶体管由于其自身半导体特性可以驱动超高清显示面板，且
迁移率高功耗低使得越来越多的显示面板开始使用半导体氧化物晶体管。
目前中小尺寸显示面板的栅极驱动电路多使用7T2C(7个薄膜晶体管以及2个电
容)的构造，7个薄膜晶体管使用半导体氧化物晶体管可以有效降低功耗并满足高像素的需
求。但是，由于现今产线的工艺问题，使得半导体氧化物晶体管在制作过程中由于工艺条件
的波动而造成晶体管本身阈值电压偏负值。此外，目前背光发光照射，使得阵列基板侧的半
导体氧化物晶体管受光照影响而导致自身阈值电压偏负值。
由于晶体管阈值电压偏负值，使得晶体管会随着时钟脉冲信号而打开并输出至栅
极，对面板的显示效果具有较大影响。
发明内容
为解决上述问题，本发明提供一种移位寄存器，包括初始控制模块、第一反向模
块、第二反向模块、上拉控制模块、第一上拉输出模块、第二上拉输出模块、第一下拉输出模
块、第二下拉输出模块、第一节点、第二节点、第三节点以及第四节点，其中：
所述初始控制模块、所述第一反向模块、所述第二反向模块、所述上拉控制模块、
所述第一上拉输出模块、所述第二上拉输出模块、所述第一下拉输出模块、所述第二下拉输
出模块均包括至少一个开关；
所述初始控制模块电连接信号输入端、高电平信号输入端、第一时钟信号输入端、
第一低电平信号输入端，用于生成控制信号；
所述第一反向模块与所述初始控制模块通过所述第一节点电连接，所述第一反向
模块电连接所述高电平信号输入端、所述第一低电平信号输入端以及第二低电平信号输入
端；
所述第二反向模块与所述第一反向模块通过所述第二节点电连接，所述第二反向
模块电连接所述高电平信号输入端、所述第一低电平信号输入端以及第二低电平信号输入
端；
所述上拉控制模块与所述第一反向模块通过所述第二节点电连接，与所述第二反
向模块通过所述第三节点实现电连接，所述上拉控制模块电连接所述信号输入端，用于抬
高节点电位；
所述第一上拉输出模块与所述上拉控制模块通过所述第四节点电连接，所述第一
上拉输出模块电连接第二时钟信号输入端以及第一信号输出端；
所述第二上拉输出模块与所述第一上拉输出模块通过所述第四节点电连接，所述
第二上拉输出模块电连接第二时钟信号输入端以及第二信号输出端，用于向下一级所述移
位寄存器输入信号；
所述第一下拉输出模块与所述第二反向模块通过所述所述第三节点实现电连接，
所述第一下拉输出模块电连接第一低电平信号输入端以及第一信号输出端；
所述第二下拉输出模块与所述第二反向模块通过所述第三节点实现电连接，所述
第二下拉输出模块电连接第二低电平信号输入端以及第二信号输出端，用于向下一级所述
移位寄存器输入信号。
一种驱动电路，包括N级上述所述的任意一种移位寄存器，N为正整数，其中，
第i+1级所述移位寄存器的信号输入端电连接第i级所述移位寄存器的第二信号
输出端，i为小于N的正整数。
一种显示面板，包括：
衬底基板，所述衬底基板具有显示区与围绕所述显示区的非显示区；
栅极线，设置于所述显示区；
数据线，设置于所述显示区，与所述栅极线绝缘相交以限定多个像素区域；
上述所述的驱动电路，设置于所述非显示区；
所述栅极线电连接所述驱动电路中的第一信号输出端。
与现有技术相比，本发明的技术方案具有以下优点之一：移位寄存器提供初始控
制模块、第一反向模块、第二反向模块、上拉控制模块、第一上拉输出模块、第二上拉输出模
块、第一下拉输出模块、第二下拉输出模块。其中，第一上拉输出模块以及第一下拉输出模
块用于控制第一信号输出端的信号输出，第二上拉输出模块以及第二下拉输出模块用于控
制第二信号输出端的信号输出，第一信号输出端电连接显示面板的栅极，第二信号输出端
电连接下一级移位寄存器的信号输入端。通过两个电平信号值不同的低电平信号输入端，
实现移位寄存器的半导体氧化物晶体管不因阈值偏负而导通。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本
发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据
提供的附图获得其他的附图。
图1为本发明实施例提供的一种移位寄存器的模块连接示意图；
图2为本发明实施例提供的初始控制模块的结构示意图；
图3为本发明实施例提供的第一反向模块的结构示意图；
图4为本发明实施例提供的第二反向模块的结构示意图；
图5为本发明实施例提供的上拉控制模块的结构示意图；
图6为本发明实施例提供的第一上拉输出模块的结构示意图；
图7为本发明实施例提供的第二上拉输出模块的结构示意图；
图8为本发明实施例提供的第一下拉输出模块的结构示意图；
图9为本发明实施例提供的第二下拉输出模块的结构示意图；
图10为本发明实施例提供的一种移位寄存器的连接结构示意图；
图11为本发明实施例提供的一种驱动电路的结构示意图；
图12为本发明实施例提供的一种驱动图11驱动电路的驱动方法；
图13为本发明实施例提供的一种显示面板的示意图。
具体实施方式
下面结合示意图对本发明的一种移位寄存器及驱动电路进行更详细的描述，其中
表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍
然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，
而并不作为对本发明的限制。
图1为本发明实施例提供的一种移位寄存器的模块连接示意图，本发明一种移位
寄存器包括初始控制模块1、第一反向模块2、第二反向模块3、上拉控制模块4、第一上拉输
出模块5、第二上拉输出模块6、第一下拉输出模块7、第二下拉输出模块8、第一节点A、第二
节点B、第三节点C、第四节点D，初始控制模块1、第一反向模块2、第二反向模块3、上拉控制
模块4、第一上拉输出模块5、第二上拉输出模块6、第一下拉输出模块7、第二下拉输出模块8
均包括至少一个开关，该开关可以是金属氧化物晶体管，其中：
初始控制模块1电连接信号输入端Cn-1、高电平信号输入端VGH、第一时钟信号输
入端CK1、第一低电平信号输入端VGL1，初始控制模块1用于生成控制信号，并将其传输至第
一节点A。
第一反向模块2与初始控制模块1通过第一节点A实现电连接，第一反向模块2电连
接高电平信号输入端VGH、第一低电平信号输入端VGL1以及第二低电平信号输入端VGL2。第
一反向模块2主要用于将第一节点A的电位进行反向输出，并传输至第二节点B。
第二反向模块3与第一反向模块2通过第二节点B实现电连接，第二反向模块3电连
接高电平信号输入端VGH、第一低电平信号输入端VGL1以及第二低电平信号输入端VGL2。第
二反向模块3主要用于将第二节点B处的电位进行反向输出，并传输至节点第三节点C。此
时，第三节点C与第一节点A的电性相同，但电位不同。
上拉控制模块4与所述第一反向模块2通过第二节点B实现电连接，与第二反向模
块3通过第三节点C实现电连接，上拉控制模块4电连接信号输入端Cn-1，用于抬高节点电
位。
第一上拉输出模块5与上拉控制模块4通过第四节点D实现电连接，第一上拉输出
模块5电连接第二时钟信号输入端CK2以及第一信号输出端Gn。第一上拉输出模块5用于给
第一信号输出端Gn传递输出信号。
第二上拉输出模块6与第一上拉输出模块5通过第四节点D实现电连接，第二上拉
输出模块6电连接第二时钟信号输入端CK2以及第二信号输出端Cn，用于向下一级移位寄存
器传输输入信号。
第一下拉输出模块7与第二反向模块3通过第三节点C实现电连接，第一下拉输出
模块7电连接第一低电平信号输入端VGL1以及第一信号输出端Gn。第一下拉输出模块7用于
给第一信号输出端Gn传递输出信号。
第二下拉输出模块8与第二反向模块3通过第三节点C实现电连接，第二下拉输出
模块8电连接第二低电平信号输入端VGL2以及第二信号输出端Cn，用于向下一级所述移位
寄存器输入信号。
为了更清楚的说明各个模块的具体连接结构，现通过图2至图9对各个模块的元器
件进行说明。附图说明只是本实施例的一种，并非对本发明的限制。
图2为本发明实施例提供的初始控制模块的结构示意图，初始控制模块1包括第一
开关M1以及第二开关M2。第一开关M1的控制端电连接第一时钟信号输入端CK1，第一开关M1
的第一极电连接高电平信号输入端VGH，第一开关M1的第二极电连接第一节点A。第二开关
M2的控制端电连接信号输入端Cn-1，第二开关M2的第一极电连接第一低电平信号输入端
VGL1，第二开关M2的第二极电连接第一节点A。第一节点A接收由高电平信号输入端VGH输入
的高电平信号或者第一低电平信号输入端VGL1输入的低电平信号。
图3为本发明实施例提供的第一反向模块的结构示意图，第一反向模块2包括第三
开关M3、第四开关M4、第五开关M5以及第六开关M6，其中，第三开关M3的控制端电连接高电
平信号输入端VGH，第三开关M3的第一极电连接高电平信号输入端VGH，第三开关M3的第二
极电连接第四开关M4的控制端。第四开关M4的第一极电连接高电平信号输入端VGH，第四开
关M4的第二极电连接第二节点B。第五开关M5的控制端电连接第一节点A，第五开关M5的第
一极电连接第一低电平信号输入端VGL1，第五开关M5的第二极电连接第四开关M4的控制
端。第六开关M6的控制端电连接第一节点A，第六开关M6的第一极电连接第二低电平信号输
入端VGL2，第六开关M6的第二极电连接第二节点B。第一反向模块2用于将第一节点A的电位
进行反向并传输至第二节点B。
具体的，第三开关M3的阻抗大于第五开关M5的阻抗，阻抗即电阻。第四开关M4的控
制端由第三开关M3以及第五开关M5的输出信号控制，当第三开关M3以及第五开关M5均导通
时，与第三开关M3电连接的高电平信号输入端VGH输出的高电平以及与第五开关M5电连接
的第一低电平信号输入端VGL1输入的低电平在第四开关M4处发生竞争。此时，当第三开关
M3的电阻大于第五开关M5的电阻时，低电平信号的电流大于高电平信号的电流，第四开关
M4的控制端受低电平信号控制而断开。
此外，由于第三开关M3以及第五开关M5由于发生竞争，电流损耗较大，因此电连接
第四开关M4以及第六开关M6来降低损耗。
图4为本发明实施例提供的第二反向模块的结构示意图，第二反向模块3包括第七
开关M7、第八开关M8、第九开关M9以及第十开关M10。第七开关M7的控制端电连接高电平信
号输入端VGH，第七开关M7的第一极电连接高电平信号输入端VGH，第七开关M7的第二极电
连接第八开关M8的控制端。第八开关M8的第一极电连接高电平信号输入端VGH，第八开关M8
的第二极电连接第三节点C。第九开关M9的控制端电连接第二节点B，第九开关M9的第一极
电连接第一低电平信号输入端VGL1，第九开关M9的第二极电连接第八开关M8的控制端。第
十开关M10的控制端电连接第二节点B，第十开关M10的第一极电连接第二低电平信号输入
端VGL2，第十开关M10的第二极电连接第三节点C。
具体的，第七开关M7的阻抗大于第九开关M9的阻抗，阻抗即电阻。第八开关M8的控
制端由第七开关M7以及第九开关M9的输出信号控制，当第七开关M3以及第九开关M9均导通
时，与第七开关M7电连接的高电平信号输入端VGH输出的高电平以及与第九开关M9电连接
的第一低电平信号输入端VGL1输入的低电平在第八开关M8处发生竞争。此时，当第七开关
M7的电阻大于第九开关M9的电阻时，低电平信号的电流大于高电平信号的电流，第八开关
M8的控制端受低电平信号控制而断开。
此外，由于第七开关M7以及第九开关M9由于发生竞争，电流损耗较大，因此电连接
第八开关M8以及第十开关M10来降低损耗。
图5为本发明实施例提供的上拉控制模块的结构示意图，上拉控制模块4包括第十
一开关M11与第十二开关M12。第十一开关M11的控制端电连接信号输入端Cn-1，第十一开关
M11的第一极电连接第二节点B，第十一开关的第二极电连接第四节点D。第十二开关M12的
控制端电连接第三节点C，第十二开关M12的第一极电连接第二几点B，第十二开关M12的第
二极电连接第四节点D。上拉控制模块4用于控制第四节点D的电位。
图6为本发明实施例提供的第一上拉输出模块的结构示意图，第一上拉输出模块5
包括第十五开关M15，其中，第十五开关M15的控制端电连接第四节点D，第十五开关M15的第
一极电连接第二时钟信号输入端CK2，第十五开关M15的第二极电连接第一信号输出端Gn。
具体的，第一信号输出端Gn电连接栅极线，用于将第一上拉输出模块5生成的输出
信号传输至栅极线。
图7为本发明实施例提供的第二上拉输出模块的结构示意图，第二上拉输出模块6
包括第十三开关M13。第十三开关M13的控制端电连接第四节点D，第十三开关M13的第一极
电连接第二时钟信号输入端CK2，第十三开关M13的第二极电连接第二信号输出端Cn。第二
信号输出端Cn电连接下一级移位寄存器的信号输入端，因此第二上拉输出模块6用于生成
信号并传输至下一级移位寄存器。
图8为本发明实施例提供的第一下拉输出模块的结构示意图，第一下拉输出模块7
包括第十六开关M16。第十六开关M16的控制端电连接第三节点C，第十六开关M16的第一极
电连接第一低电平信号输入端VGL1，第十六开关M16的第二极电连接第一信号输出端Gn。
具体的，第一信号输出端Gn电连接栅极线，用于将第一下拉输出模块7生成的输出
信号传输至栅极线。
图9为本发明实施例提供的第二下拉输出模块的结构示意图，第二下拉输出模块8
包括第十四开关M14。第十四开关M14的控制端电连接第三节点C，第十四开关M14的第一极
电连接第二低电平信号输入端VGL2，第十四开关M14的第二极电连接第二信号输出端Cn。第
二信号输出端Cn电连接下一级移位寄存器的信号输入端，因此第二下拉输出模块8用于生
成信号并传输至下一级移位寄存器。
图2至图9具体描述了所有模块的内部连接，图10为本发明实施例提供的一种移位
寄存器的连接结构示意图。图10的各个模块具体连接方式同图2至图9，相同之处不再赘述。
图10所示的移位寄存器均采用N型氧化物半导体管，第一开关M1至第十六开关M16的控制端
接收高电平信号时，开关导通。
具体的，第一低电平信号输入端VGL1与第二低电平信号输入端VGL2具有不同的电
平信号，第一低电平信号输入端VGL1输入的低电平信号高于第二低电平信号输入端VGL2输
入的低电平信号。由于移位寄存器具有两个低电平信号输入端，因此，第一信号输出端Gn与
第二信号输出端Cn输出的信号不同。
本发明还提供一种驱动电路，参考图11，图11为本发明实施例提供的一种驱动电
路的结构示意图，本发明一种驱动电路包括N级上述所述的移位寄存器，其中N为正整数。具
体的，以该移位寄存器均由N型氧化物半导体管组成为例。
驱动电路中第i+1级移位寄存器(图中未示出)的信号输入端Cn-1电连接第i级移
位寄存器(图中未示出)的第二信号输出端Cn，其中i为小于N的正整数。
具体的，驱动电路还包括第一时钟信号线S1、第二时钟信号线S2以及第三时钟信
号线S3。第一时钟信号线S1输出的脉冲信号、第二时钟信号线S2输出的脉冲信号以及第三
时钟信号线S3输出的脉冲信号时序互不相同。举例来说，第一时钟信号线S1输出的脉冲信
号的下降沿与第二时钟信号线S2输出的脉冲信号的上升沿重叠，第二时钟信号线S2输出的
脉冲信号的下降沿与第三时钟信号线S3输出的脉冲信号的上升沿重叠。
具体的，第k级移位寄存器的第一时钟信号输入端CK1电连接第一时钟信号线S1，
第二时钟信号输入端CK2电连接第三时钟信号线S3。此时，第k级移位寄存器的信号输入端
Cn-1输入的信号时序同第二时钟信号线S2的信号时序。第k级移位寄存器的第一信号输出
端Gn输出信号Gk并传输至显示面板中的栅极线，用于控制栅极的导通与断开；第二信号输
出端Cn输出信号Ck并传输至第k+1级移位寄存器。
第k+1级移位寄存器的第一时钟信号输入端CK1电连接第二时钟信号线S2，第二时
钟信号输入端CK2电连接第一时钟信号线S1。信号输入端电连接第k级移位寄存器的第二信
号输出端Cn，接收输入信号Ck。第k+1级移位寄存器的第一信号输出端Gn输出信号Gk+1并传
输至显示面板中的栅极线，用于控制栅极的导通与断开；第二信号输出端Cn输出信号Ck+1
并传输至第k+2级移位寄存器。
第k+2级移位寄存器的第一时钟信号输入端CK1电连接第三时钟信号线S3，第二时
钟信号输入端CK2电连接第二时钟信号线S2。第k+2级移位寄存器的信号输入端Cn-1电连接
第k+1级移位寄存器的第二信号输出端Cn并接收输入信号Ck+1。第k+2级移位寄存器的第一
信号输出端Gn输出信号Gk+2并传输至显示面板中的栅极线，用于控制栅极的导通与断开；
第二信号输出端Cn输出信号Ck+2并传输至下一极移位寄存器。
图11仅示例性的列举了第k级移位寄存器、第k+1级移位寄存器以及第k+2级移位
寄存器，其中，k+1为小于N的正整数。但本发明实施例不限于此，任何基于上述实施例所做
的变形以及扩展都属于本发明保护范围。
为了清楚解释本发明移位寄存器及驱动电路的工作原理与方式，现结合图10至图
12来说明，其中图12为本发明实施例提供的一种驱动图11驱动电路的驱动方法。图11中的
移位寄存器的具体连接结构同图10所述的移位寄存器。具体的，移位寄存器中的开关均为N
型氧化物半导体管。
图12所示的驱动方法包括第一阶段T1、第二阶段T2、第三阶段T3、第四阶段T4以及
第五阶段T5。以该级移位寄存器的第一时钟信号输入端CK1电连接第一时钟信号线S1、第二
时钟信号输入端CK2电连接第三时钟信号线S3为例。
第一阶段T1过程中，本发明移位寄存器的第一时钟信号输入端CK1输入高电平信
号，第二时钟信号输入端CK2输入低电平信号，信号输入端Cn-1尚无信号输入。此时，第一开
关M1导通，第二开关M2断开，高电平信号输入端VGH的高电平信号传输至第一节点A。第三开
关M3一直处于导通状态，第五开关M5因第一节点A处于高电平状态而导通。此时，因第三开
关M3的阻抗大于第五开关M5的阻抗，导致电流竞争过程中第五开关M5传输的第一低电平信
号占优势，因此第四开关M4断开而第六开关M6导通。此时第二节点B接收第二低电平信号输
入端VGL2输入的第二低电平信号。第一反向模块2实现了第一节点A与第二节点B的信号反
向。
同理，第二反向模块3与第一反向模块2的结构与工作原理完全一致，因此第一阶
段T1过程中，第三阶段C为高电平信号。此时，第十一开关M11因信号输入端Cn-1为低电平信
号而断开，第十二开关M12因第三节点C的高电平信号而导通。此时第四节点D接收第二节点
B传输的低电平信号。同理，第十三开关M13与第十五开关M15因第四节点D的低电平信号断
开，第十四开关M14以及第十六开关M16因第三节点C的高电平信号而高通。此时第一信号输
出端Gn输出第一低电平信号，而第二信号输出端Cn输出第二低电平信号。
第二阶段T2过程中，第一时钟信号输入端CK1输入低电平信号，第二时钟信号输入
端CK2维持低电平信号，信号输入端Cn-1此时有高电平信号输入。第一节点A因第二开关M2
导通而接收第一低电平信号输入端VGL1输入的第一低电平信号。第二节点B因第一反向模
块2的反向原理而处于高电平状态，第三节点C因第二反向模块3的反向原理而处于低电平
状态。运作原理同第一阶段T1。
因信号输入端Cn-1有高电平信号输入，因此第十一开关M11处于导通状态，此时第
四节点D接收第二节点B传输的高电平信号。第十三开关M13以及第十五开关M15因第四节点
D的高电平状态而高通。此时，第一信号输出端Gn以及第二时钟信号输出端Cn输出第二时钟
信号输入端CK2传输的低电平信号。
第三阶段T3过程中，第一时钟信号输入端CK1维持低电平信号，第二时钟信号输入
端CK2输入高电平信号，信号输入端Cn-1变为低电平信号。此时，第一节点A维持上一阶段的
低电平状态，第二节点B因第一反向模块2的反向作用而维持高电平状态，第三节点C因第二
反向模块3的反向作用而维持低电平状态。第四节点因上一阶段为高电平状态，无放电途
径，因此此时第十三开关M13与第十五开关M15导通，第一信号输出端Gn以及第二信号输出
端Cn传输第三时钟信号输入端CK3传输的高电平信号。因第十三开关M13与第十五开关M15
的元器件本身会形成耦合电容，当耦合电容的一极电连接的输出端电位变高时，导致耦合
电容另一极连接的节点电位也变高，此时第四节点D因耦合电容的影响而电位被拉高。
第四阶段T4过程中，第一时钟信号输入端CK1输入高电平信号，而第二时钟信号输
入端CK2输入低电平信号。此时第一节点A因第一开关M1的导通而接收高电平信号输入端
VGH传输的高电平信号。第二节点B因第一反向模块2的反向作用而变为低电平状态，而第三
节点C因第二反向模块3的反向作用而维持高电平状态。第四节点D因第十二开关M12导通而
接收第三节点的高电平信号。此时，第一信号输出端Gn以及第二信号输出端Cn输出低电平
信号。
第五阶段T5过程中，第一时钟信号输入端CK1输入低电平信号，第二时钟信号输入
端输入低电平信号。此时，第一节点A维持高电平状态，而第二节点B因反向模块维持低电平
状态，第三节点C因反向模块而维持高电平状态。第四节点D因第十二开关M12打开而变为低
电平状态。此时，第一信号输出端Gn以及第二信号输出端Cn均输出低电平信号。
上述移位寄存器在运作过程中，氧化物半导体管并不会因阈值电压偏负而被打
开。此时，移位寄存器能够在工艺条件不佳以及背光光照条件下正常的进行信号输出，不会
在非打开状态开启输出多脉冲信号而影响显示。此外，因低电平信号输入端设置两个，且第
一低电平信号与第二低电平信号不同，区分了输出至栅极的信号与传输至下一极移位寄存
器的信号。
图13为本发明实施例提供的一种显示面板的示意图，该显示面板包括衬底基板
10，衬底基板10包括显示区与围绕显示区的非显示区。此外，衬底基板10上设置有栅极线20
以及数据线30。栅极线20与数据线30位于显示区域。该衬底基板10还包括上述所述的驱动
电路GIP，该驱动电路GIP设置于非显示区。驱动电路GIP由上述移位寄存器组成，栅极线20
电连接驱动电路GIP中的第一信号输出端，即图11中的Gn。其中，一条栅极线20电连接一级
移位寄存器的第一信号输出端，与其他移位寄存器的第一信号输出端电绝缘，实现一一对
应连接关系。
通过实验验证发现，现有技术7T2C的移位寄存器驱动电路如果要正常输出，需要
保证氧化物半导体管的阈值电压大于0.5V；而本发明实施例提供的一种移位寄存器及驱动
电路，如有需要正常输出，只需要保证氧化物半导体管的阈值电压大于-2V即可。也就是说，
在阈值电压偏负的情况下，本发明实施例也能够较好的进行运作。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，
本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、
重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行
了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还
可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。