振荡电路技术领域
本发明关于振荡电路，更详细而言，关于与由电流控制振荡频率的振荡电路的异常控
制电流对应的技术。
背景技术
图4中示出现有的振荡电路400的电路图。
现有的振荡电路400具备：电源端子101；接地端子102；V/I转换电路103；PMOS晶体
管115及118；以及电流控制振荡器104。
V/I转换电路103具备：第1基准电压源111；误差放大器112；NMOS晶体管114；以及
电阻113。
图5中示出电流控制振荡器104的电路图。
电流控制振荡器104具备：电容器141；第2基准电压源143；比较器142；以及NMOS晶
体管144。
参照图4及图5，对现有的振荡电路400的连接进行说明。误差放大器112的非反相
输入端子与第1基准电压源111的一端连接。第1基准电压源111的另一端与接地端子102连
接。NMOS晶体管114的栅极与误差放大器112的输出连接，源极与误差放大器112的反相输入
端子和电阻113的一端连接。电阻113的另一端与接地端子102连接。PMOS晶体管115的源极
与电源端子101连接，栅极和漏极与NMOS晶体管114的漏极连接。PMOS晶体管118的源极与电
源端子101连接，栅极与PMOS晶体管115的栅极连接，漏极与电流控制振荡器104内部的电容
器141的一端和NMOS晶体管144的漏极和比较器142的非反相输入端子连接。比较器142的反
相输入端子与第2基准电压源143的一端连接。第2基准电压143的另一端与接地端子102连
接。NMOS晶体管144的栅极与比较器142的输出连接，源极与接地端子102连接。电容器141的
另一端与接地端子102连接。
对现有的振荡电路400的动作进行说明。
V/I转换电路103利用包含误差放大器112的负反馈环，以第1基准电压源111的电
压VREF与NMOS晶体管114的源极电压成为相等的方式进行动作。作为结果，对电阻113施加
与电压VREF相等的电压，NMOS晶体管114的漏极电流I1成为恒流。PMOS晶体管115和118构成
电流反射镜，向电流控制振荡器104供给与电流I1成比例的电流I2。
图6中示出用于说明电流控制振荡器104的动作的波形图。电流控制振荡器104将
电流I2作为电容器141的充电电流，在电容器141的一端生成倾斜状的电压VRAMP。若电压
VRAMP达到第2基准电压源143的电压VPK，则比较器142的输出CMPOUT变为高（High），NMOS晶
体管144导通而释放电容器141的电荷。比较器142存在检测延迟，因此输出CMPOUT以某一延
迟时间变为低（Low），NMOS晶体管144截止而电容器141再次充电。通过重复上述动作，电压
VRAMP成为具有既定振幅及既定频率的锯齿波，继续振荡动作。
在专利文献1中示出了在这样的现有的振荡电路中，以能将振荡频率的上限值及
下限值控制在期望的值的方式构成误差放大器112的情况。
【现有技术文献】
【专利文献】
【专利文献1】日本特开2001－44808号公报。
发明内容
【发明要解决的课题】
然而，专利文献1所示的振荡电路中，是通过改变基准电压源111的电压VREF，改变NMOS
晶体管114中流过的电流而控制振荡频率的上限值及下限值的构成，因此在V/I转换电路
103自身产生任何异常的情况下，变得不能控制NMOS晶体管114的电流，有时会输出期望的
范围外的频率。
例如，在电阻113短路故障的情况下，在NMOS晶体管114中流过过大的电流，频率会
超过期望的范围。另外，另一方面电阻113开路故障的情况下，NMOS晶体管114的电流成为
0A，会停止振荡动作。
本发明为解决以上那样的课题而构思，提供即使在V/I转换电路103产生任何异常
也能限制频率的最大值、最小值的振荡电路。
【用于解决课题的方案】
为了解决现有的课题，本发明的振荡电路，其特征在于具备：电流源电路，基于在电源
端子与电流输入端子之间的第1电流路径流过的第1电流生成第2电流；以及电流控制振荡
器，基于所述第2电流进行振荡，所述电流源电路具有：第1PMOS晶体管，设在所述第1电流路
径，栅极和漏极连接；第2PMOS晶体管，与所述第1PMOS晶体管构成电流反射镜，流过所述第2
电流；第3PMOS晶体管，与所述第1PMOS晶体管构成电流反射镜；恒流源，与所述第3PMOS晶体
管的漏极连接；以及第4PMOS晶体管，栅极被所述第3PMOS晶体管的漏极的电压控制，该第
4PMOS晶体管限制所述第1电流的电流值。
【发明效果】
依据本发明的振荡电路，即使在向电流输入端子输入的输入电流变得过大的情况下，
或者不能流过的情况下，也能根据恒流源的电流值和第1电流的大小关系，利用第4PMOS晶
体管来限制第1电流的最大值或最小值。
附图说明
【图1】是示出本发明的第1实施方式的振荡电路的电路图。
【图2】是用于说明本发明的第1实施方式的振荡电路的动作的图。
【图3】是示出本发明的第2实施方式的振荡电路的电路图。
【图4】是现有的振荡电路的电路图。
【图5】是示出电流控制振荡器的一个例子的电路图。
【图6】是用于说明电流控制振荡器的动作的波形图。
具体实施方式
图1是本发明的第1实施方式的振荡电路100的电路图。
本实施方式的振荡电路100具备V/I转换电路103、电流控制振荡器104和电流源电
路105而构成。
V/I转换电路103及电流控制振荡器104的电路构成，与图4所示的现有的振荡电路
400中的V/I转换电路103及图5所示的电流控制振荡器104同样，因此对同一构成要素标注
同一标号，适当省略重复的说明。
此外，关于V/I转换电路103的NMOS晶体管114中流过的电流，作为输入电流源电路
105的电流输入端子Tin的电流，在图1中设为输入电流Iin。
电流源电路105成为对现有的振荡电路400中的由PMOS晶体管115和118构成的电
流反射镜追加了限制流过PMOS晶体管115的电流I1的最大电流值和最小电流值的电流限制
电路106的结构。
电流限制电路106具备PMOS晶体管116、117、121及122、和恒流源119及120。恒流源
119及120的电流值分别为Imax及Imin。
对电流源电路105的连接进行说明。
PMOS晶体管115的源极与电源端子101连接，栅极和漏极连接。PMOS晶体管116的源
极与电源端子101连接，漏极与电流源119的一端和PMOS晶体管121的栅极连接。PMOS晶体管
117的源极与电源端子101连接，漏极与电流源120的一端和PMOS晶体管122的栅极连接。
PMOS晶体管118的源极与电源端子101连接，漏极与电流控制振荡器104连接。
PMOS晶体管115、116、117及118的栅极共同连接，PMOS晶体管115和116、PMOS晶体
管115和117、及PMOS晶体管115和118分别构成电流反射镜。在此，为使以后的说明简单，将
各电流反射镜的镜像比设为1：1。
PMOS晶体管121的源极与PMOS晶体管115的漏极连接。PMOS晶体管122的源极与
NMOS晶体管114的漏极和PMOS晶体管121的漏极连接，漏极与接地端子102连接。电流源119
的另一端与接地端子102连接。电流源120的另一端与接地端子102连接。
接着，说明本实施方式的振荡电路100的动作。
图2是用于说明本实施方式的振荡电路的动作的图。
在图2中，横轴表示电阻113的电阻值RT，纵轴表示PMOS晶体管115中流过的电流
I1。
首先，关于图2的A区域进行说明。该区域中，电流限制电路106不动作，在V/I转换
电路103生成的电流Iin经由NMOS晶体管114的漏极而输出，作为输入电流向电流源电路105
输入。此时，输入电流Iin和PMOS晶体管115的电流I1成为相等的电流值。PMOS晶体管115和
118如上所述构成电流反射镜，因此向电流控制振荡器104供给与电流I1成比例的电流I2，
在本实施方式中镜像比为1：1因此供给电流值与电流I1相同的电流I2，电流控制振荡器104
以既定频率进行振荡。
PMOS晶体管115和116构成电流反射镜，因此向电流源119供给电流值与电流I1相
同的电流。区域A中，PMOS晶体管116的漏极电流低于电流源119的电流，PMOS晶体管121的栅
极电压大致为0V，所以导通。PMOS晶体管115和117构成电流反射镜，因此向电流源120供给
电流值与电流I1相同的电流。区域A中，PMOS晶体管117的漏极电流超过电流源120的电流，
PMOS晶体管122的栅极电压大致与电源端子101的电压相等，所以截止。
接着，关于图2的区域B进行说明。若电阻113的电阻值RT减少则电流Iin及电流I1
增加。由此，对电流I1进行镜像的PMOS晶体管116的电流增加。若该PMOS晶体管116的电流超
过电流源119的电流Imax，则PMOS晶体管121的栅极电压增加，电流I1被限制为电流源119的
电流Imax。其结果，对电流I1进行镜像的PMOS晶体管118的电流I2的最大电流受到限制，电
流控制振荡器104的最大频率受到限制。此外，PMOS晶体管122与区域A同样地截止。
最后，关于图2的区域C进行说明。若电阻RT增加则电流Iin及电流I1减少。由此，对
电流I1进行镜像的PMOS晶体管117的电流减少。若该PMOS晶体管117的电流低于电流源120
的电流Imin，则PMOS晶体管122的栅极电压减少而漏极电流增加。PMOS晶体管122的漏极电
流以补充电流Iin的减少分量的方式增加，作为结果，电流I1的最小电流被限制为电流源
120的电流Imin。其结果，对电流I1进行镜像的PMOS晶体管118的电流I2的最小电流受到限
制，电流控制振荡器104的最小频率受到限制。此外，PMOS晶体管121与区域A同样地导通。
在上述的动作说明中，虽然对电阻113的变化进行了描述，但V/I转换电路103的其
他要素出现故障的情况下也同样地限制电流I1及I2。
如以上说明的那样，依据本实施方式的振荡电路，即使在V/I转换电路产生任何异
常的情况下，向电流控制振荡器104供给的电流也受到限制，能够限制频率的最大值和最小
值。
图3是示出本发明的第2实施方式的振荡电路200的电路图。
本实施方式的振荡电路200，取代第1实施方式的振荡电路100中的V/I转换电路
103，具备时钟输入端子201、相位频率比较电路（PFD）202、电荷泵（charge pump）电路（CP）
203、电容器204、NMOS晶体管214和电阻213。
关于电流控制振荡器104和电流源电路105，与图1所示的振荡电路100同样，因此
对于同一构成要素标注同一标号，省略重复的说明。
相位频率比较电路202的输入接受从时钟输入端子201输入的时钟信号CLK和电流
控制振荡器104的输出。电荷泵电路203的输入接受相位频率比较电路202的输出，输出连接
有电容器204的一端和NMOS晶体管214的栅极。电容器204的另一端与接地端子102连接。
NMOS晶体管214的漏极与电流源电路105的输入端子Tin连接，源极经由电阻213与接地端子
102连接。
振荡电路200取代振荡电路100中的V/I转换电路103而追加上述构成要素，从而构
成PLL电路。用NMOS晶体管214和电阻213对电容器204的电压VCP进行V/I转换，从而电流源
电路105的输入端子Tin被输入输入电流Iin2。
与图1的振荡电路100同样，因输入电流Iin2而向电流控制振荡器104供给与PMOS
晶体管115中流过的电流I1成比例的电流I2，能得到期望的频率。在此，在向时钟输入端子
输入了超过期望的范围的频率的信号的情况下，因PLL动作而电容器204的电压VCP增加，
NMOS晶体管204的电流Iin2增加，因此电流I1及电流I2增加。若电流I1达到上限值则电流限
制电路106进行动作，与图1的振荡电路100同样地进行，电流I1被限制为电流源119的电流
Imax。省略详细的说明，但是对最小值也能同样地进行限制。如此即使是PLL电路的结构，向
电流控制振荡器104供给的电流也受到限制，能够限制频率的最大值和最小值。
以上，关于本发明的实施方式进行了说明，但本发明不限于上述实施方式，在不脱
离本发明的主旨的范围内能进行各种各样的变更这一点无需赘述。
例如，在上述实施方式中，作为振荡器说明了使用电流控制振荡器104的例子，但
是也可以使用环形振荡器等、其他的振荡器。
另外，在上述实施方式中，作为电流限制电路106，示出了限制最大值及最小值双
方的结构，但是即使仅采用限制最大值的构成、限制最小值的构成的哪一方也无妨。
另外，只要是输入端子Tin（NMOS晶体管114或214的漏极）到电源端子101的路径
上，则PMOS晶体管121配置在哪里都行，并不限于图1及图3所示的配置。
进而，只要是输入端子Tin到PMOS晶体管115的漏极的路径上，则PMOS晶体管122的
漏极连接在哪里都行，并不限于图1及图3所示的配置。
【标号说明】
100、200 振荡电路
103 V/I转换电路
104 电流控制振荡器
105 电流源电路
106 电流限制电路
202 相位频率比较电路
203 电荷泵。