薄膜晶体管基板及其制造方法技术领域
本公开内容涉及一种薄膜晶体管(TFT)基板及其制造方法，且更具体地，涉及一种
消除了当在液晶显示器(LCD)中实现高分辨率时由单个像素的尺寸减小导致的开口率劣化
的TFT基板及其制造方法。
背景技术
液晶显示器(LCD)通过利用电场调整液晶的透光率来显示图像。LCD根据驱动液晶
的电场的方向而被划分为垂直取向(VA)LCD和面内切换(IPS)LCD。
在VA LCD中，形成于上基板上的公共电极和形成于下基板上的像素电极被设置成
面向彼此，且扭曲向列(TN)模式液晶由在公共电极与像素电极之间形成的垂直场驱动。VA
LCD有利地具有较大开口率，但不利的是具有约90度的窄视角。
在IPS LCD中，液晶由位于下基板上的设置成彼此平行的像素电极和公共电极之
间的面内场以IPS模式被驱动。IPS LCD有利地具有宽视角，但不利的是具有比VA LCD的开
口率小的开口率。
图1是图解根据相关技术的TFT基板的结构的平面图。图2是图1中所示的TFT基板
沿线I-I’截取的截面图。
参照图1和图2，相关技术的TFT基板包括位于透明下基板SUB上的彼此交叉的栅极
线GL和数据线DL。彼此交叉的栅极线GL和数据线DL与插入两者之间的栅极绝缘层GI限定呈
矩阵布置的像素区域。在像素区域的一侧上，设置有TFT T，TFT T包括从栅极线GL分支出来
的栅极电极G、从数据线DL分支出来的源极电极S以及设置成与源极电极S以预定间隔隔开
且面向源极电极S的漏极电极D。
与栅极电极G交叠的半导体层A形成于栅极绝缘层GI上并覆盖栅极电极G。半导体
层A的一侧与源极电极S接触，且半导体层A的另一侧与漏极电极D接触。
用于保护元件的第一绝缘层PAS和用于平坦化的第二绝缘层PAC依次形成于TFT T
上。由导电材料形成的像素电极PXL和公共电极COM形成于第二绝缘层PAC上。
像素电极PXL经由穿透第二绝缘层PAC的像素接触孔PH与漏极电极D接触。此外，像
素电极PXL具有梳齿结构，其中多个线段形状在像素区域内以预定的间隔平行布置。
公共电极COM连接至与栅极线GL平行设置的公共线CL。公共线CL与栅极线GL形成
于同一层上且由与栅极线GL相同的材料形成。公共电极COM经由穿透第一绝缘层PAS、第二
绝缘层PAC和栅极绝缘层GI的公共接触孔CH连接至公共线CL。
与下基板SUB的表面方向水平的面内场形成于像素电极PXL和公共电极COM之间，
以驱动设置在下基板SUB上的液晶层。像素电极PXL的一部分被设置成与公共线CL交叠，在
它们之间插入有栅极绝缘层GI、第一绝缘层PAS和/或第二绝缘层PAC。存储电容器形成于交
叠区域中。
为了电连接形成于相互不同的层上的线路和/或电极并施加相同的信号，形成穿
透插入于电极之间的绝缘层的接触孔。也就是说，如上面提到的，像素接触孔PH形成为将像
素电极PXL与漏极电极D电连接，公共接触孔CH形成为将公共电极COM与公共线CL电连接。
接触孔PH和CH的每一个需要被设计成具有足够的区域，以防止将要电连接的线路
和/或电极D、PXL、CL和COM接触不良。随着绝缘层PAS、PAC及GI变厚，穿透它们的接触孔PH和
CH的区域增加。此外，当设置多个接触孔PH和CH时，接触孔PH和CH之间需要工艺余量。
为了确保设置接触孔PH和CH的区域以及接触孔PH和CH之间的工艺余量区域，需要
分配足够的空间。这样的空间是非开口的(或为非显示区域)，因此，空间的增加减小了开口
率。此外，为了防止因接触孔PH和CH而产生的台阶导致产生光泄漏，在与之对应的区域中设
置黑矩阵。在此，由于黑矩阵也是非开口的，因此黑矩阵导致开口率减小。
在每英寸高像素显示装置中这些问题是严重的。也就是说，在具有高PPI的高分辨
率显示装置中，单个像素的尺寸显著减小，因而，接触孔PH和CH等的尺寸显著带来开口率的
减小。
发明内容
本公开内容的一个方面提供了一种薄膜晶体管(TFT)及其制造方法，其具有数量
减少的接触孔，以允许单个像素的尺寸相对较小的高分辨率显示装置能够确保充分的开口
率。
一种薄膜晶体管基板包括：第二电极，所述第二电极在共享接触孔内连接至第一
电极；和第四电极，所述第四电极在所述共享接触孔内连接至第三电极，其中所述共享接触
孔穿透多个堆叠的绝缘层，并且其中位于所述第一电极与所述第二电极的连接部以及所述
第三电极与所述第四电极的连接部中的至少一个连接部下方的绝缘层在所述共享接触孔
内具有底切结构。
一种用于制造薄膜晶体管基板的方法包括：在基板上形成栅极电极和公共线；在
所述栅极电极和所述公共线上形成栅极绝缘层；在所述栅极电极和所述公共线上形成半导
体层；形成与所述半导体层的一侧接触的源极电极和与所述半导体层的另一侧接触的漏极
电极；在所述源极电极和所述漏极电极上形成第一绝缘层和第二绝缘层；形成穿透所述栅
极绝缘层、所述第一绝缘层和所述第二绝缘层的共享接触孔以暴露所述公共线的一部分和
所述漏极电极的一部分，并在所述栅极绝缘层的一端处产生底切；和通过在所述第二绝缘
层上涂敷金属材料并图案化所述金属材料而形成在所述共享接触孔内连接至所述公共线
的公共电极和连接至所述漏极电极的像素电极。
还提供一种用于制造薄膜晶体管基板的方法，所述薄膜晶体管基板包括具有第一
薄膜晶体管(TFT)的第一像素区域和具有第二TFT的第二像素区域，所述第一薄膜晶体管
(TFT)包括第一半导体层、栅极线、第一源极电极和第一漏极电极，所述第二TFT包括第二半
导体层、所述栅极线、第二源极电极和第二漏极电极，所述方法包括：在基板上，形成所述第
一半导体层，所述第一半导体层具有第一通道区域以及分别限定在所述第一通道区域的两
侧上的第一源极区域和第一漏极区域；并且形成所述第二半导体层，所述第二半导体层具
有第二通道区域以及分别限定在所述第二通道区域的两侧上的第二源极区域和第二漏极
区域；在所述第一半导体层和所述第二半导体层上依次形成栅极绝缘层和栅极线；在所述
栅极线上形成中间绝缘层；在所述中间绝缘层上，形成经由第一源极接触孔与所述第一源
极区域接触的第一源极电极和经由第一漏极接触孔与所述第一漏极区域接触的第一漏极
电极，并且形成经由第二源极接触孔与所述第二源极区域接触的第二源极电极和经由第二
漏极接触孔与所述第二漏极区域接触的第二漏极电极；在所述第一源极电极和所述第一漏
极电极以及所述第二源极电极和所述第二漏极电极上形成第一绝缘层；在所述第一绝缘层
上形成公共电极；在所述公共电极上形成第二绝缘层；形成穿透所述中间绝缘层、所述第一
绝缘层和所述第二绝缘层的共享接触孔以暴露所述第一漏极电极的一部分、所述第二漏极
电极的一部分和所述栅极线的一部分，并在所述中间绝缘层的一端处产生底切；和通过在
所述第二绝缘层上涂敷金属材料并图案化所述金属材料，形成在所述共享接触孔内连接至
所述第一漏极电极的第一像素电极和连接至所述第二漏极电极的第二像素电极。
附图说明
被包括来给本发明提供进一步理解并结合在本申请文件中组成本申请文件一部
分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：
图1是图解根据相关技术的薄膜晶体管(TFT)基板的结构的平面图。
图2是图1的TFT基板沿线I-I’截取的截面图。
图3是图解根据本发明的第一实施方式的TFT基板的结构的平面图。
图4是图3中所示的根据本发明第一实施方式的TFT基板沿线II-II’截取的截面
图。
图5是图3的区域“AR”的放大图。
图6A至6F是图解沿图3的线II-II’截取的根据本发明第一实施方式的TFT基板的
制造方法的示图。
图7是图解根据本发明第二实施方式的TFT基板的结构的平面图。
图8是图7中所示的根据本发明第二实施方式的TFT基板沿线III-III’截取的截面
图。
图9A至9E是图解沿图7的线III-III’截取的根据本发明第二实施方式的TFT基板
的制造方法的示图。
具体实施方式
现在将详细描述本发明的实施方式，这些实施方式的例子在附图中示出。将尽可
能地在所有附图中使用相同的参考标记来指代相同或相似的部件。需要注意的是，当确定
对已知技术的详细描述会误导本发明的实施方式时，将省略对这些已知技术的详细描述。
在描述各个实施方式时，相同的部件将在第一实施方式中被代表性地描述且可在其它实施
方式中被省略。
应当理解的是，尽管在此可使用术语“第一”、“第二”等来描述各种元件，但这些元
件不应被这些术语限制。这些术语仅仅是用来将元件彼此区分开。
应当理解的是，当一个元件被称为“连接至”或“耦接至”另一元件时，元件可以直
接连接至或直接耦接至另一元件，或者可以在这两个元件之间插入有其它元件的情况下使
元件连接至或耦接至另一元件。另一方面，应当理解的是，当一个元件被称为“直接连接至”
或“直接耦接至”另一元件时，在不插入其它元件的情况下元件连接至或耦接至另一元件。
本发明旨在减少被提供用来将位于互不相同的层中的电极与插入其间的一个或
多个绝缘层电连接的接触孔的数量。
根据本发明的薄膜晶体管(TFT)基板包括第一电极(或线)、第二电极、第三电极和
第四电极。经由共享接触孔，第一电极与第二电极连接并且第三电极与第四电极连接。共享
接触孔穿透至少一个堆叠的绝缘层。在共享接触孔内，位于第一电极与第二电极的连接部
以及第三电极与第四电极的连接部中的至少一个连接部下方的绝缘层具有底切结构。在
此，第一信号被施加至彼此接触的第一电极和第二电极，且第二信号被施加至彼此接触的
第三电极和第四电极。第一信号和第二信号是不同的信号。
换句话说，根据本发明的TFT基板包括第一电极和第二电极并且包括第三电极和
第四电极，第二电极与第一电极形成于不同的层上并且电连接至第一电极，施加至第三电
极的信号与施加至第一电极的信号不同，第四电极与第三电极形成于不同的层上并且电连
接至第三电极。在此，在根据本发明的TFT基板上，通过单个共享公共接触孔，第一电极与第
二电极彼此接触并且第三电极与第四电极彼此接触。
下文中，将通过本发明的实施方式来描述本发明的技术特征。在此，本发明的特征
并不限于以下实施方式。
【第一实施方式】
下文中，将参照图3至图5来描述根据本发明的第一实施方式的TFT基板。图3是图
解根据本发明第一实施方式的TFT基板的结构的平面图。图4是图3中所示的根据本发明第
一实施方式的TFT基板沿线II-II’截取的截面图。图5是图3的区域“AR”的放大图。
参照图3至图5，根据本发明的第一实施方式的TFT基板包括在下基板SUB上彼此交
叉的栅极线GL和数据线DL。彼此交叉的栅极线GL和数据线DL与插入两者之间的栅极绝缘层
GI限定像素区域。在像素区域的一侧上，设置有TFT T，TFT T包括从栅极线GL分支出来的栅
极电极G、从数据线DL分支出来的源极电极S以及设置成与源极电极S以预定间隔隔开且面
向源极电极S的漏极电极D。TFT的结构并不限于图3和图4中所示的结构，且TFT可具有各种
其他结构，比如顶栅结构、底栅结构、双栅极结构等。
半导体层A形成于栅极绝缘层GI上并覆盖栅极电极G并且与栅极电极G交叠。半导
体层A的一侧与源极电极S接触，且半导体层A的另一侧与漏极电极D接触。
用于保护元件的第一绝缘层PAS和用于平坦化的第二绝缘层PAC依次形成于TFT T
上。由导电材料形成的像素电极PXL和公共电极COM形成于第二绝缘层PAC上。像素电极PXL
和公共电极COM形成于同一层上且由相同的材料形成。
像素电极PXL通过穿透第一绝缘层PAS、第二绝缘层PAC和栅极绝缘层GI的共享接
触孔SRH与漏极电极D接触。也就是说，像素电极PXL电连接至漏极电极D的通过共享接触孔
SRH暴露的一部分。像素电极PXL可具有梳齿结构，其中多个线段(line segment)形状在像
素区域内以预定的间隔平行布置。然而，像素电极PXL的形状并不限于此。
公共电极COM连接至沿预定方向延伸的公共线CL，以便不电连接至栅极线GL。公共
线CL由与栅极线GL相同的材料形成且与栅极线GL形成于同一层上。公共电极COM经由穿透
第一绝缘层PAS、第二绝缘层PAC和栅极绝缘层GI的共享接触孔SRH与公共线CL接触。也就是
说，公共电极COM电连接至公共线CL的通过共享接触孔SRH暴露的一部分。公共电极COM具有
梳齿结构，其中多个线段形状在像素区域内以预定的间隔平行布置。此梳齿结构被设置成
与像素电极PXL的梳齿结构啮合，并使得这两个结构彼此间隔开而不与彼此接触。然而，公
共电极COM的形状并不限于此。
在单个共享接触孔SRH中，形成被施加不同信号的通道CH1和CH2。在此，通道是指
单个路径，设置在互不相同的层上的电极和/或线路沿该单个路径连接以接收相同的信号。
第一通道CH1(漏极电极D与像素电极PXL在其中电连接)接收数据电压。第二通道CH2(公共
线CL和公共电极COM在其中电连接)接收公共电压。由于不同的信号被分别施加至第一通道
CH1和第二通道CH2，第一通道CH1和第二通道CH2需要被设置成彼此间隔开以免发生短路。
为此，在本发明的第一实施方式中，位于漏极电极D下方的栅极绝缘层GI被过蚀刻而产生底
切。由于底切产生在漏极电极D下方，因此在共享接触孔SRH内，漏极电极D的一端相对于栅
极绝缘层GI的一端突出。
在本发明中，可通过单个共享接触孔SRH形成被施加不同信号的两个通道CH1和
CH2。与相关技术的形成一个接触孔以形成一个通道不同，在本发明中，可通过单个共享接
触孔SRH形成至少两个通道CH1和CH2，因此，不需要确保用于形成多个接触孔的足够空间。
由于用于形成接触孔的空间是非开口的，因此相较于相关技术，在本发明中可通过减少非
开口区域而确保充分的开口率。
下文中，将参照图6A至图6F来描述根据本发明第一实施方式的TFT基板的制造方
法。图6A至6F是图解沿图3的线II-II’截取的根据本发明第一实施方式的TFT基板的制造方
法的示图。
参照图6A，将栅极金属材料涂敷至基板SUB并通过掩模工艺图案化栅极金属材料
以形成栅极单元。可根据已知的方法来执行掩模工艺，因此，将省略其详细描述。栅极单元
包括栅极电极G和公共线CL。栅极电极G从沿基板SUB的一个方向延伸的栅极线GL(请参见图
3)分支出来。公共线CL形成为与栅极线GL(请参见图3)和栅极电极G间隔开，以免与其接触。
将公共电压施加至公共线CL。将栅极绝缘层GI涂敷至其上形成有栅极单元的基板SUB。
参照图6B，将半导体材料涂敷至其上形成有栅极绝缘层GI的基板SUB。通过掩模工
艺图案化半导体材料以形成与栅极电极G交叠的半导体层A。将源极/漏极金属材料沉积于
其上形成有半导体层A的基板SUB上。通过掩模工艺图案化源极/漏极金属材料以形成源极
电极S和漏极电极D。源极电极S与半导体层A的一侧接触，且漏极电极D与半导体层A的另一
侧接触。源极电极S和漏极电极D彼此间隔开并且形成为通过预定的间隔而彼此间隔开。因
此，完成具有栅极电极G、半导体层A、源极电极S和漏极电极D的TFT T。
参照图6C，将绝缘材料涂敷至其上形成有TFT T的基板SUB以形成第一绝缘层PAS。
在这一阶段，第一绝缘层PAS保持未被图案化。之后，将光敏绝缘材料IM施加至其上形成有
第一绝缘层PAS的基板SUB。
参照图6D和图6E，制备掩模(未示出)以便通过掩模工艺图案化光敏绝缘材料IM。
光通过制备的掩模选择性地施加至光敏绝缘材料IM。光敏绝缘材料IM可以是正型光刻胶材
料或可以是负型光刻胶材料。下文中，将以光敏绝缘材料IM为正型光刻胶材料的情形作为
示例进行描述。
当通过掩模曝光的光敏绝缘材料IM被显影时，光照射到的区域IME的光敏绝缘材
料IM已被移除。光未照射到的区域IMR的光敏绝缘材料IM保留。残留的光敏绝缘材料IM成为
第二绝缘层PAC。第一绝缘层PAS的一部分通过其中光敏绝缘材料IM被移除的区域IME而暴
露。
利用第二绝缘层PAC通过掩模工艺图案化第一绝缘层PAS和栅极绝缘层GI以形成
共享接触孔SRH。漏极电极D的一部分和公共线CL的一部分通过共享接触孔SRH而暴露。在
此，栅极绝缘层GI的一端被过蚀刻而产生底切。由于底切产生在漏极电极D下方，因此在共
享接触孔SRH内，漏极电极D的一端相对于栅极绝缘层GI的一端突出(UA1)。
底切是通过具有蚀刻选择性的材料和使用这些材料的过蚀刻工艺而形成的。详细
来说，栅极绝缘层GI包括与形成漏极电极D的导电材料在蚀刻选择性方面具有显著差异的
绝缘材料。在此，根据蚀刻选择性的差异，漏极电极D可充当用于图案化栅极绝缘层GI的掩
模。因此，随着执行蚀刻工艺，栅极绝缘层GI的一端从漏极电极D下方被逐渐移除。因此，在
本发明的一个实施方式中，由于位于漏极电极D下方的栅极绝缘层GI被过蚀刻，因此可产生
底切现象，其中漏极电极D的一端相对于栅极绝缘层GI的一端朝向共享接触孔SRH的内侧突
出。形成底切的程度可根据工艺条件的改变而变化。也就是说，可以适当地选择诸如工艺时
间、蚀刻剂类型等之类的工艺条件以调整形成底切的程度。
用于形成第二绝缘层PAC的绝缘材料可具有光敏特性并在掩模工艺中充当光刻
胶。在本发明中，第二绝缘层PAC、第一绝缘层PAS和栅极绝缘层GI可通过单个掩模工艺一起
被图案化。因此，在本发明中，通过在制造TFT基板时减少掩模工艺的数量，可简化工艺并减
少制造时间和制造成本。此外，可降低缺陷发生率以提高制造产率。然而，本发明并不限于
此，第二绝缘层PAC、第一绝缘层PAS和栅极绝缘层GI可通过单独的掩模工艺被图案化。
参照图6F，将导电材料涂敷至其上形成有第二绝缘层PAC的基板SUB。通过掩模工
艺图案化导电材料以形成像素电极PXL和公共电极COM。导电材料在共享接触孔SRH内无需
额外的工艺而被分割。在本发明中，由于通过过蚀刻而产生的底切结构导致台阶覆盖缺损，
导电材料在对应的区域UA1中电断开。因此，导电材料被分割成被施加不同信号的两个通道
CH1和CH2。
被分割的导电材料与漏极电极D接触的一部分成为像素电极PXL。像素电极PXL电
连接至漏极电极D以接收数据电压。被分割的导电材料与公共线CL接触的另一部分成为公
共电极COM。公共电极COM电连接至公共线CL以接收公共电压。
在本发明中，可减少被提供用来电连接形成于互不相同的层上的线路和/或电极
的接触孔的数量。也就是说，在本发明中，可通过单个共享接触孔SRH形成被施加不同信号
的至少两个通道。因此，在本发明中，无需确保用于设置多个接触孔的对应于非开口区域的
空间且无需确保位于多个接触孔之间的工艺裕度区域，从而提高了开口率。
在本发明中，由于相较于相关技术减少了接触孔的数量，因此可防止因接触孔而
产生的台阶导致的光泄漏。此外，可减少形成于产生光泄漏的对应位置中的黑矩阵的沉积
空间，从而相较于相关技术获得了提高开口率的效果。因此，在具有单个像素的尺寸显著减
小的高每英寸像素(PPI)的高分辨率显示装置中，本发明可通过减少接触孔的数量而确保
充分的开口率。
在本发明中，由于通过过蚀刻产生底切，导电材料可无需额外的工艺而被分割。在
有限的接触孔区域内通过单独的工艺分割导电材料相当困难。在本发明中，由于在共享接
触孔SRH内无需单独的工艺而使导电材料在结构上被分割，可防止由额外工艺导致的产率
下降、制造成本增加等。或者，为了在接触孔内执行分割导电材料的工艺，需要较大的接触
孔区域。在本发明中，通过在共享接触孔SRH内无需单独的工艺而使导电材料在结构上被分
割，对应于非开口区域的接触孔的面积可被最小化。
【第二实施方式】
下文中，将参照图7和图8来描述根据本发明的第二实施方式的TFT基板。图7是图
解根据本发明第二实施方式的TFT基板的结构的平面图。图8是图7中所示的根据本发明第
二实施方式的TFT基板沿线III-III’截取的截面图。
参照图7，根据本发明第二实施方式的TFT基板包括在基板SUB上沿横向方向延伸
的多条栅极线GL1、GL2和GL3以及沿纵向方向延伸的多条数据线DL1和DL2。栅极线GL1、GL2
和GL3与数据线DL1和DL2彼此交叉以限定像素区域PA1和PA2。
就任何一条栅极线GL2而言，设置在上部行中的像素区域被定义为上部像素区域
PA1，设置在下部行中的像素区域被定义为下部像素区域PA2。数据线DL1和DL2也可相对于
栅极线GL2被划分而被定义为上部和下部。
在由彼此邻近的上部像素区域PA1和下部像素区域PA2共享的栅极线GL2中，设置
有分配给上部像素区域PA1的上部TFT T11和T12以及分配给下部像素区域PA2的下部TFT
T21和T22。上部TFT包括串联连接的上部补偿TFT T11和上部驱动TFT T12，且下部TFT包括
串联连接的下部补偿TFT T21和下部驱动TFT T22。用于补偿截止电流(off-current)特性
的补偿TFT T11和T21可省略。
串联连接的上部补偿TFT T11和上部驱动TFT T12可通过将半导体层设置为与栅
极线GL交叉两次而形成，因此，此半导体层可具有∪形。串联连接的下部补偿TFT T21和下
部驱动TFT T22可通过将半导体层设置为与栅极线GL交叉两次而形成，因此，此半导体层可
具有∩形。
首先，将在∪形半导体层的基础上来描述上部TFT。∪形半导体层连接至第一数据
线DL1的上部并与栅极线GL2交叉两次。∪形半导体层与栅极线GL2第一次交叉而形成上部
补偿TFT T11的通道区域A11。∪形半导体层与栅极线GL2第二次交叉而形成上部驱动TFT
T12的通道区域A12。
∪形半导体层包括分别限定在通道区域A11的两侧的第一源极区域S11和第一漏
极区域D11。第一源极区域S11是经由上部源极接触孔SH1连接至第一数据线DL1并连接至上
部补偿TFT T11的通道区域A11的一个区域。第一漏极区域D11是连接至上部补偿TFT T11的
通道区域A11的另一个区域。
此外，∪形半导体层包括分别限定在通道区域A12的两侧的第二源极区域S12和第
二漏极区域D12。第二源极区域S12是从第一漏极区域D11延伸出并连接至上部驱动TFT T12
的通道区域A12的一个区域。第二漏极区域D12是连接至上部驱动TFT T12的通道区域A12的
另一个区域。
第二漏极区域D12经由上部漏极接触孔DH1连接至上部漏极电极DE1。优选地，上部
漏极电极DE1具有沿着从上部漏极接触孔DH1朝栅极线GL2的方向延伸的结构，以避免开口
率的下降。
接下来，将在∩形半导体层的基础上来描述下部TFT。∩形半导体层连接至第二数
据线DL2的下部并与栅极线GL2交叉两次。∩形半导体层与栅极线GL2第一次交叉而形成下
部补偿TFT T21的通道区域A21。∩形半导体层与栅极线GL2第二次交叉而形成下部驱动TFT
T22的通道区域A22。
∩形半导体层包括分别限定在通道区域A21的两侧的第一源极区域S21和第一漏
极区域D21。第一源极区域S21是经由下部源极接触孔SH2连接至第二数据线DL2并连接至下
部补偿TFT T21的通道区域A21的一个区域。第一漏极区域D21是连接至下部补偿TFT T21的
通道区域A21的另一个区域。
此外，∩形半导体层包括分别限定在通道区域A22的两侧的第二源极区域S22和第
二漏极区域D22。第二源极区域S22是从第一漏极区域D21延伸出并连接至下部驱动TFT T22
的通道区域A22的一个区域。第二漏极区域D22是连接至下部驱动TFT T22的通道区域A22的
另一个区域。
第二漏极区域D22经由下部漏极接触孔DH2连接至下部漏极电极DE2。优选地，下部
漏极电极DE2具有沿着从下部漏极接触孔DH2朝栅极线GL2的方向延伸的结构，以避免开口
率的下降。
以这种方式，完成了上部TFT T11和T12以及下部TFT T21和T22。上部驱动TFT T12
经由共享接触孔SRH连接至上部像素电极PX1。下部驱动TFT T22经由共享接触孔SRH连接至
下部像素电极PX2。详细来说，经由共享接触孔SRH，上部漏极电极DE1与上部像素电极PX1接
触且下部漏极电极DE2与下部像素电极PX2接触。第一通道CH1(上部漏极电极DE1与上部像
素电极PX1在其中电连接)接收第一数据电压。第二通道CH2(下部漏极电极DE2与下部像素
电极PX2在其中电连接)接收第二数据电压。
尽管未示出，公共电极可形成为覆盖基板SUB的整个面积的较大部分。在此，呈平
面电极形式的公共电极可具有占据上部像素区域PA1和下部像素区域PA2的较大部分的结
构。结果，彼此交叠的公共电极和上部像素电极PX1以及彼此交叠的公共电极和下部像素电
极PX2与插入它们之间的绝缘层形成基于边缘场的面内场。
进一步参照图8，光阻挡层LS形成于基板SUB上。光阻挡层LS可形成为避免半导体
元件由于光(比如从基板SUB的下侧引入的背光)而劣化的问题。优选地，光阻挡层LS形成于
分别与TFT的通道区域A12和A22彼此交叠的区域中。缓冲层BUF形成于其上形成有光阻挡层
LS的基板的整个表面上。
半导体层形成于缓冲层BUF上。栅极绝缘层GI和栅极线GL2设置在其上形成有半导
体层的基板SUB的整个表面上。栅极线GL2可与半导体层的两个区域交叉。
半导体层可被划分成与栅极绝缘层GI和栅极线GL2交叠的区域以及不与栅极绝缘
层GI和栅极线GL2交叠的区域。半导体层的与栅极线GL2交叠的区域被定义为通道区域A12
和A22。
中间绝缘层IN形成于栅极线GL2上。数据线DL1以及漏极电极DE1和DE2形成于中间
绝缘层IN上。数据线DL1的一部分被用作源极电极。第一绝缘层PAS形成为覆盖数据线DL1、
上部漏极电极DE1和下部漏极电极DE2。公共电极COM形成于第一绝缘层PAS上。公共电极COM
可具有尽可能大的面积以减小薄层电阻并屏蔽与各种电极和线路之间的电干扰。
第二绝缘层PAC形成为覆盖公共电极COM。共享接触孔SRH形成于第二绝缘层PAC、
第一绝缘层PAS和中间绝缘层IN上，以使上部漏极电极DE1的一部分、下部漏极电极DE2的一
部分以及栅极线GL2的一部分被暴露。上部像素电极PX1和下部像素电极PX2形成于第二绝
缘层PAC上。上部像素电极PX1经由共享接触孔SRH与上部漏极电极DE1接触。下部像素电极
PX2经由共享接触孔SRH与下部漏极电极DE2接触。
上部像素电极PX1和下部像素电极PX2由相同的材料形成且形成于同一层上。与上
部像素电极PX1和下部像素电极PX2分离的、形成上部像素电极PX1和下部像素电极PX2的导
电材料的部分RM留在栅极线GL2上。导电材料的与上部漏极电极DE1电接触的一个分离部分
成为上部像素电极PX1。上部像素电极PX1电连接至上部漏极电极DE1以接收第一数据电压。
导电材料的与下部漏极电极DE2电接触的另一个分离部分成为下部像素电极PX2。下部像素
电极PX2电连接至下部漏极电极DE2以接收第二数据电压。第一数据电压与第二数据电压是
相互不同的信号。
为了在公共电极COM与上部像素电极PX1之间以及在公共电极COM与下部像素电极
PX2之间形成边缘场，上部像素电极PX1和下部像素电极PX2可形成为多个区段(segment)形
式。然而，本发明并不限于此。
在单个共享接触孔SRH中，形成被施加不同信号的通道CH1和CH2。第一通道CH1(上
部漏极电极DE1与上部像素电极PX1在其中电连接)接收第一数据电压。第二通道CH2(下部
漏极电极DE2与下部像素电极PX2在其中电连接)接收第二数据电压。由于不同的信号被分
别施加至第一通道CH1和第二通道CH2，需要将第一通道CH1和第二通道CH2设置成彼此间隔
开，以免发生短路。为此，在本发明的第二实施方式中，位于上部漏极电极DE1和下部漏极电
极DE2下方的中间绝缘层IN被过蚀刻而产生底切。由于底切产生在上部漏极电极DE1和下部
漏极电极DE2下方，因此在共享接触孔SRH内，上部漏极电极DE1的一端和下部漏极电极DE2
的一端相对于中间绝缘层IN突出。
在本发明中，可通过单个共享接触孔SRH形成被施加不同信号的至少两个通道CH1
和CH2。与相关技术的形成一个接触孔以形成一个通道不同，在本发明中，通过单个共享接
触孔SRH形成至少两个通道CH1和CH2，因此，不需要确保用于形成多个接触孔的足够的空
间。由于用于形成接触孔的空间是非开口的，因此相较于相关技术，在本发明中可通过减小
非开口区域而确保足够的开口区域。
下文中，将参照图9A至图9E来描述根据本发明第二实施方式的TFT基板的制造方
法。图9A至9E是图解沿图7的线III-III’截取的根据本发明第二实施方式的TFT基板的制造
方法的示图。
参照图9A，将具有优异的光阻挡性能的光阻挡材料涂敷至基板SUB。通过掩模工艺
图案化光阻挡材料以形成光阻挡层LS。将绝缘材料涂敷至其上形成有光阻挡层LS的基板
SUB的整个表面以形成缓冲层BUF。将半导体材料涂敷至其上形成有缓冲层BUF的基板SUB的
整个表面。通过掩模工艺图案化半导体材料以形成半导体层。半导体材料可包括诸如氧化
铟镓锌(IGZO)之类的氧化物半导体材料。与之后形成的栅极线GL2交叠的半导体层区域被
定义为通道区域A12和A22。栅极绝缘层GI和栅极线GL2依次形成于其上形成有半导体层的
基板SUB的整个表面上。可使用单个掩模来图案化栅极绝缘层GI和栅极线GL2。将绝缘材料
涂敷至其上形成有栅极线GL2的基板SUB的整个表面以形成中间绝缘层IN。
参照图9B，将导电材料涂敷至其上形成有中间绝缘层IN的基板SUB的整个表面。通
过掩模工艺图案化导电材料以形成数据线DL1、上部漏极电极DE1和下部漏极电极DE2。上部
漏极电极DE1经由上部漏极接触孔DH1连接至上部驱动TFT的第二漏极区域D12。下部漏极电
极DE2经由下部漏极接触孔DH2连接至下部驱动TFT的第二漏极区域D22。将绝缘材料涂敷至
其上形成有数据线以及漏极电极DE1和DE2的基板SUB的整个表面以形成第一绝缘层PAS。将
导电材料涂敷至第一绝缘层PAS。通过掩模工艺图案化导电材料以形成公共电极COM。
参照图9C，将光敏绝缘材料涂敷至其上形成有公共电极COM的基板SUB的整个表
面。当通过掩模曝光的光敏绝缘材料被显影时，光照射到的区域的光敏绝缘材料已被移除。
光未照射到的区域的光敏绝缘材料保留。残留的光敏绝缘材料成为第二绝缘层PAC。第一绝
缘层PAS的一部分通过其中光敏绝缘材料被移除的区域而暴露。
参照图9D，利用第二绝缘层PAC通过掩模工艺图案化第一绝缘层PAS和中间绝缘层
IN以形成共享接触孔SRH。上部漏极电极DE1的一部分、下部漏极电极DE2的一部分和栅极线
GL2的一部分通过共享接触孔SRH而暴露。在此，中间绝缘层IN的一端被过蚀刻而产生底切。
由于底切产生在上部漏极电极DE1和下部漏极电极DE2下方，因此在共享接触孔SRH内，上部
漏极电极DE1的一端和下部漏极电极DE2的一端相对于中间绝缘层IN的一端突出。
用于形成第二绝缘层PAC的绝缘材料具有光敏特性并在掩模工艺中可充当光刻
胶。在本发明中，第二绝缘层PAC、第一绝缘层PAS和中间绝缘层IN可通过单个掩模工艺一起
被图案化。因此，在本发明中，通过在制造TFT基板时减少掩模工艺的数量，可简化工艺并减
少制造时间和制造成本。此外，可降低缺陷发生率以提高制造产率。然而，本发明并不限于
此，第二绝缘层PAC、第一绝缘层PAS和中间绝缘层IN可通过单独的掩模工艺被图案化。
参照图9E，将导电材料涂敷至其上形成有第二绝缘层PAC的基板SUB。通过掩模工
艺图案化导电材料以形成上部像素电极PX1和下部像素电极PX2。导电材料在共享接触孔
SRH内无需额外的工艺而被分割。在本发明中，由于通过过蚀刻而产生底切，导致台阶覆盖
缺损，使得导电材料在对应的区域UA2中电断开。因此，导电材料被分割成被施加不同信号
的两个通道CH1和CH2。
被分割的导电材料与上部漏极电极DE1接触的一部分成为上部像素电极PX1。上部
像素电极PX1电连接至上部漏极电极DE1以接收第一数据电压。被分割的导电材料与下部漏
极电极DE2接触的另一部分成为下部像素电极PX2。下部像素电极PX2电连接至下部漏极电
极DE2以接收第二数据电压。与上部像素电极PX1和下部像素电极PX2分离的、形成上部像素
电极PX1和下部像素电极PX2的导电材料的部分RM留在栅极线GL2上。
在本发明中，可减少被提供用来电连接形成于互不相同的层上的线路和/或电极
的接触孔的数量。也就是说，在本发明中，可通过单个共享接触孔SRH形成被施加不同信号
的至少两个通道。因此，在本发明中，无需确保用于设置多个接触孔的对应于非开口区域的
空间且无需确保位于多个接触孔之间的工艺裕度区域，从而提高了开口率。
在本发明中，由于相较于相关技术减少了接触孔的数量，因此可防止因接触孔而
产生的台阶导致的光泄漏。此外，可减少形成于产生光泄漏的对应位置中的黑矩阵的沉积
空间，从而相较于相关技术获得了提高开口率的效果。因此，在具有单个像素的尺寸显著减
小的高每英寸像素(PPI)的高分辨率显示装置中，本发明可通过减少接触孔的数量而确保
充分的开口率。
在本发明中，由于通过过蚀刻产生底切，导电材料可无需额外的工艺而被分割。在
有限的接触孔区域内通过单独的工艺分割导电材料相当困难。在本发明中，由于在共享接
触孔SRH内无需单独的工艺而使导电材料在结构上被分割，可防止由额外工艺导致的产率
下降、制造成本增加等。或者，为了在接触孔内执行分割导电材料的工艺，需要较大的接触
孔区域。在本发明中，通过在共享接触孔SRH内无需单独的工艺而使导电材料在结构上被分
割，对应于非开口区域的接触孔的面积可被最小化。
尽管已参考数个说明性实施方式描述了各个实施方式，但应理解的是，可由所属
领域的技术人员设计出落在本发明的原理范围内的许多其他修改和实施方式。更具体而
言，在本说明书、附图和所附权利要求书的范围内的主题组合布置的组件部分和/或配置中
的各种变化和修改都是可能的。除了组件部分和/或配置的变化和修改之外，替代性使用对
于所属领域的技术人员来说也将是显而易见的。