LCOS显示结构中ITO电极的驱动电路技术领域
本发明涉及电子技术应用领域，尤其是一种LCOS显示结构中ITO电极的
驱动电路。
背景技术
液晶显示是在两极板间(上电极和下电极)填充液晶材料，通过改变极板
间电压来改变液晶材料内部分子的排列状况，以达到遮光和透光的目的。而液
晶材料的特性决定了两极板间电压要超过5V才能达到好的显示效果，而且极
板间电压是DC(DirectCurrent，直流)平衡的，否则会降低液晶材料的寿命。
如图1所示，常见的LCOS液晶显示面板包括基板101、ITO电极102以及
LCOS显示结构103，所述ITO电极102形成于所述基板101上，所述LCOS显
示结构103包括液晶材料以及硅基底，所述硅基底中形成有金属电极(即下电
极)，所述液晶材料形成于所述硅基底和ITO电极(即上电极)102之间。为了
保证液晶材料的显示效果和使用寿命，所述ITO电极102和金属电极之间的电
压必须要超过5V，且是DC平衡的。
因此，需要在所述ITO电极102上加一个周期变化的较大幅度的方波电
压，如图2所示，该方波电压ITO的幅度是固定的，例如幅度为7V。而同时在
LCOS显示结构103内部的金属电极上加一个相同相位且信号幅度可控的方波
电压信号V0，以控制所述ITO电极和金属电极之间电压V1的大小和方向，使
得液晶显示达到最好的显示效果。
当前，常规的做法是在PCB板上产生所述ITO电极的电压信号，然后再将
该电压信号输入至所述LCOS显示结构。如此一来，所述ITO电极和LCOS显
示结构需要不同的电源，增加了电源数量，同时也增加了PCB板的功耗和面
积，增加了成本。而且，所述LCOS显示结构的电源电压要求大于5V，导致不
能使用先进的工艺制程制作LCOS显示结构，也导致了成本的增加。进一步
的，由于所述ITO电极的电压信号是在所述PCB板上产生的，与所述金属电极
上的电压信号不一定能够完全同步，也就使得二者之间未必能够做到完全匹
配，也就使得所述液晶材料不能一直处于DC平衡的状态，从而影响到所述液
晶材料的使用寿命。更进一步的，所述PCB板上的走线容易受到环境噪声的干
扰，从而会降低所述液晶显示的抗干扰能力。
发明内容
本发明的目的在于提供一种LCOS显示结构中ITO电极的驱动电路，以解
决ITO电极和金属电极上电压信号不能完全同步的问题。
本发明的另一目的在于，解决LCOS液晶显示面板制作成本高的问题。
为了达到上述目的，本发明提供了一种LCOS显示结构中ITO电极的驱动
电路，集成于LCOS显示结构中，包括：电源产生模块和选择模块；
所述电源产生模块用于根据所述LCOS显示结构的工作电压生成驱动ITO
电极需要的电压；
所述选择模块用于根据所述电源产生模块产生的驱动ITO电极所需要的电
压生成所述ITO电极的驱动电压。
优选的，在上述的LCOS显示结构中ITO电极的驱动电路中，所述LCOS
显示结构的工作电压包括：第一工作电压和第二工作电压，所述第一工作电压
的电压值大于所述第二工作电压的电压值；所述驱动ITO电极需要的电压包括：
第三工作电压和第四工作电压，所述第三工作电压的电压值大于所述第四工作
电压的电压值。
优选的，在上述的LCOS显示结构中ITO电极的驱动电路中，所述电源产
生模块包括：
功率级模块，用于生成所述驱动ITO电极所需要的电压；以及
反馈控制模块，用于控制所述功率级模块的控制开关，以稳定所述功率级
模块生成的驱动ITO电极所需要的电压。
优选的，在上述的LCOS显示结构中ITO电极的驱动电路中，所述反馈控
制模块包括：
第一电路、第二电路、第三电路、逻辑控制器以及第三比较器；
所述第二电路和第三电路的输出端分别与所述逻辑控制器的第一输入端和
第二输入端连接，所述逻辑控制器的输出端与所述功率级模块的输入端连接；
所述第三比较器的正相输入端连接于所述功率级模块，反相输入端连接于
阈值电压，输出端连接于所述逻辑控制器的第三输入端。
优选的，在上述的LCOS显示结构中ITO电极的驱动电路中，所述功率级
模块包括：驱动电路模块和功率产生模块，所述驱动电路模块的输出端与所述
功率产生模块的输入端连接，所述功率产生模块的输出端输出所述第三工作电
压和第四工作电压。
优选的，在上述的LCOS显示结构中ITO电极的驱动电路中，所述功率产
生模块包括：
串联的第一MOS晶体管和第五MOS晶体管，所述第一MOS晶体管的栅
端连接于所述驱动电路模块的第一输出端，源端连接于所述第一工作电压，所
述第五MOS的栅端连接于地，漏端连接于第四节点；
串联的第七MOS晶体管和第三MOS晶体管，所述第七MOS晶体管的栅
端连接于所述第二工作电压，漏端连接于所述第四节点，所述第三MOS晶体管
的栅端连接于所述驱动电路模块的第二输出端，源端连接于第五节点；
串联的第四MOS晶体管和第八MOS晶体管，所述第四MOS晶体管的栅
端连接于所述驱动电路模块的第三输出端，源端连接于第六节点，所述第八
MOS晶体管的栅端连接于所述第二工作电压，漏端连接于第七节点；
串联的第六MOS晶体管和第二MOS晶体管，所述第六MOS晶体管的栅
端连接于所述第一工作电压，漏端连接于所述第七节点，所述第二MOS晶体管
的栅端连接于所述驱动电路模块的第四输出端，源端连接于地；
电感，其两端分别连接于所述第四节点和第七节点；
第四电容，其两端分别连接于所述第五节点和地，所述第五节点的电压为
所述第四工作电压；
第五电容，其两端分别连接于所述第六节点和地，所述第六节点的电压为
所述第三工作电压。
优选的，在上述的LCOS显示结构中ITO电极的驱动电路中，所述反馈控
制模块包括：第一电路、第二电路以及第三电路。
优选的，在上述的LCOS显示结构中ITO电极的驱动电路中，所述功率级
模块包括：第一电荷泵、第二电荷泵、第六电容以及第七电容；
所述第一电荷泵和第二电荷泵的时钟同步；
所述第一电荷泵的第一输入端与所述第二电路的输出端连接，第二输入端
与所述第一工作电压连接，输出端与所述第三工作电压连接，且通过一第六电
容与地连接；
所述第二电荷泵的第一输入端与所述第三电路的输出端连接，第二输入端
与地连接，输出端与所述第四工作电压连接，且通过一第七电容与地连接。
优选的，在上述的LCOS显示结构中ITO电极的驱动电路中，所述第一电
路包括：第一电阻、第二电阻和第一电容，所述第一电阻的一端连接于所述第
一工作电压，另一端与所述第二电阻的一端串联于第一节点，所述第二电阻的
另一端连接于地，所述第一节点连接于一参考电压，所述第一电容与第二电阻
并联于所述第一节点和地之间。
优选的，在上述的LCOS显示结构中ITO电极的驱动电路中，所述第二电
路包括：第一比较器、第三电阻、第四电阻和第二电容；所述第一比较器的正
相输入端连接于第二节点，所述第三电阻的一端与第四电阻的一端串联于所述
第二节点，所述第三电阻的另一端连接于所述第三工作电压，所述第四电阻的
另一端连接于地，所述第二电容与所述第三电阻并联于所述第二节点和地之
间；反相输入端连接于所述参考电压；输出端连接于逻辑控制器的输入端。
优选的，在上述的LCOS显示结构中ITO电极的驱动电路中，所述第三电
路包括：第二比较器、第五电阻、第六电阻和第三电容；所述第二比较器的正
相输入端连接于所述参考电压；反相输入端连接于第三节点，所述第五电阻的
一端与第六电阻的一端串联于所述第三节点，所述第五电阻的另一端连接于所
述第一工作电压，所述第六电阻的另一端连接于所述第四工作电压，所述第三
电容与所述第六电阻并联于所述第一工作电压和第四工作电压之间；输出端连
接于所述逻辑控制器；
所述第一电阻和第二电阻的阻值相等，所述第三电阻和第六电阻的阻值相
等，所述第四电阻和第五电阻的阻值相等，所述第一工作电压的电压值为所述
参考电压的电压值两倍。
优选的，在上述的LCOS显示结构中ITO电极的驱动电路中，所述选择模
块包括：第一电平转换和驱动模块、第二电平转换和驱动模块、第九MOS晶体
管、第十MOS晶体管、第十一MOS晶体管、第十二MOS晶体管以及保护电
路；
所述第九MOS晶体管的源端与所述第三工作电压连接，漏端与所述第十二
MOS晶体管的源端串联于第八节点，栅端连接于所述第一电平转换和驱动模块
的输出端；
所述第十二MOS晶体管的漏端与所述第十一MOS晶体管的漏端串联于第
九节点，所述第十一MOS晶体管的栅端与第十二MOS晶体管的栅极连接于第
十节点，所述第十节点连接于所述第二工作电压；
所述第十一MOS晶体管的源端与所述第十MOS晶体管的漏端串联于第十
一节点，所述第十MOS晶体管的栅端连接于所述第二电平转换和驱动模块的输
出端，漏端连接于所述第四工作电压；
所述第一电平转换和驱动模块的输入端连接于所述LCOS显示结构的时钟
信号，两个参考端分别连接于所述第三工作电压和第二工作电压；
所述第二电平转换和驱动模块的输入端连接于所述LCOS显示结构的时钟
信号，两个参考端分别连接于所述第二工作电压和第四工作电压；
所述第八节点、第九节点以及第十一节点分别与所述保护电路连接。
优选的，在上述的LCOS显示结构中ITO电极的驱动电路中，所述保护电
路包括：第七电阻、第八电阻、第九电阻、第一静电释放器、第二静电释放
器、第三静电释放器以及第四静电释放器；
所述第七电阻的一端连接于所述第八节点，另一端连接于所述第一静电释
放器的栅端，所述第一静电释放器的栅端和源端连接，且与所述第三静电释放
器的漏端连接，所述第三静电释放器的源端和栅端连接，且与所述第二工作电
压连接；
所述第八电阻的一端连接于所述第九节点，另一端连接于第十二节点，所
述第一静电释放器的漏端和所述第二静电释放器的漏端连接于所述第十二节
点，所述第十二节点的电压即为所述ITO电极的驱动电压；
所述第九电阻的一端连接于所述第十一节点，另一端连接于所述第二静电
释放器的栅端和源端，所述第二静电释放器的栅端和源端连接，且与所述第四
静电释放器的漏端连接，所述第四静电释放器的栅端和源端连接，且连接于所
述第二工作电压；
所述第七电阻和第九电阻的电阻值相等。
在本发明提供的LCOS显示结构中ITO电极的驱动电路中，该驱动电路集
成于所述LCOS显示结构中，电源产生模块用于根据所述LCOS显示结构的工
作电压生成驱动ITO电极需要的电压，选择模块用于根据所述电源产生模块产
生的驱动ITO电极所需要的电压生成所述ITO电极的驱动电压。使得所述ITO
电极的驱动电路和LCOS显示结构采用相同的电源，从而降低驱动电路的电源
电压以适应先进的工艺，减小芯片尺寸，节约功耗，还可以保证所述ITO电极
和LCOS显示结构之间电压信号完全同步，以保证所述ITO电极和LCOS显示
结构之间的电压一直处于DC平衡的状态，使得所述LCOS显示结构中液晶材
料的使用寿命得到保证。进一步的，该LCOS显示结构中ITO电极的驱动电路
集成于LCOS显示结构中，减少了PCB上的走线，降低了成本，减小了环境噪
声的干扰，提高了抗干扰的能力。
附图说明
图1为现有技术中液晶显示的结构示意图；
图2为现有技术中ITO电极、金属电极以及所述ITO电极和金属电极之间
的电压信号的示意图；
图3为本发明实施例一中LCOS显示结构中ITO电极的驱动电路的结构示
意图；
图4为本发明实施例一中反馈控制模块的电路图；
图5为本发明实施例一中功率级模块的示意图；
图6为本发明实施例一中功率产生模块的电路图；
图7为本发明实施例一中选择模块的电路图；
图8为本发明实施例二中功率级模块的电路图；
图中：101-基板；102-ITO电极；103-LCOS显示结构；
200-电源产生模块；300-选择模块；201-反馈控制模块；202-功率级模块；
第一工作电压-VDD3；第二工作电压-VDD；第三工作电压-VP；第四工作
电压-VN；2011-第一电路；2012-第二电路；2013-第三电路；2014-第三比较
器；2015-逻辑控制器；2016-第一比较器；2017-第二比较器；REF-参考电压；
2021-驱动电路模块；2022-功率产生模块；
301-保护电路；302-第一电平转换和驱动模块；303-第二电平转换和驱动
模块；
401-第一电荷泵；402-第二电荷泵。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列
描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用
非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明
实施例的目的。
实施例一
本发明实施例提供了一种LCOS显示结构中ITO电极的驱动电路，如图3
所示，包括电源产生模块200和选择模块300，所述电源产生模块200用于根据
所述LCOS显示结构的工作电压生成驱动ITO电极需要的电压，所述选择模块
300用于根据所述电源产生模块200产生的驱动ITO电极所需要的电压生成所述
ITO电极的驱动电压。
所述LCOS显示结构的工作电压包括：第一工作电压VDD3和第二工作电
压VDD，所述第一工作电压VDD3的电压值大于所述第二工作电压VDD的电
压值。所述驱动ITO电极需要的电压包括：第三工作电压VP和第四工作电压
VN，所述第三工作电压VP的电压值大于所述第四工作电压VN的电压值。
具体的，所述电源产生模块200包括功率级模块202和反馈控制模块201，
所述功率级模块202用于生成驱动ITO电极所需要的电压，即所述第三工作电
压VP和第四工作电压VN。所述反馈控制模块201用于控制所述功率级模块
202的控制开关，以稳定所述功率级模块202生成的驱动ITO电极所需要的电
压。
如图4所示，所述反馈控制模块201包括但不限于：第一电路2011、第二
电路2012、第三电路2013、逻辑控制器2015以及第三比较器2014。所述第二
电路2012和第三电路2013的输出端分别与所述逻辑控制器2015的第一输入端
和第二输入端连接，所述逻辑控制器2015的输出端与所述功率级模块202的输
入端连接。所述第三比较器2014的正相输入端连接于所述功率级模块202，反
相输入端连接于阈值电压，输出端连接于所述逻辑控制器2015的第三输入端。
所述第一电路2011包括：第一电阻、第二电阻和第一电容C1，所述第一
电阻的一端连接于所述第一工作电压VDD3，另一端与所述第二电阻的一端串
联于第一节点D1，所述第二电阻的另一端连接于地，所述第一节点D1连接于
一参考电压REF，所述第一电容C1与第二电阻并联于所述第一节点D1和地之
间。其中，所述第一电阻和第二电阻的阻值相等，即R1＝R2。
所述第二电路2012包括：第一比较器2016、第三电阻、第四电阻和第二电
容C2；所述第一比较器2016的正相输入端连接于第二节点D2，所述第三电阻
的一端与第四电阻的一端串联于所述第二节点D2，所述第三电阻的另一端连接
于所述第三工作电压VP，所述第四电阻的另一端连接于地，所述第二电容C2
与所述第三电阻并联于所述第二节点D2和地之间；反相输入端连接于所述参
考电压REF；输出端连接于逻辑控制器2015的输入端。
所述第三电路2013包括：第二比较器2017、第五电阻、第六电阻和第三电
容C3；所述第二比较器2017的正相输入端连接于所述参考电压REF；反相输
入端连接于第三节点D3，所述第五电阻的一端与第六电阻的一端串联于所述第
三节点D3，所述第五电阻的另一端连接于所述第一工作电压VDD3，所述第六
电阻的另一端连接于所述第四工作电压VN，所述第三电容C3与所述第六电阻
并联于所述第一工作电压VDD3和第四工作电压VN之间；输出端连接于所述
逻辑控制器2015。其中，所述第三电阻和第六电阻的阻值相等，所述第四电阻
和第五电阻的阻值相等，所述第一工作电压VDD3的电压值为所述参考电压
REF的电压值两倍。
即R3＝R6，R4＝R5，REF＝(VDD3)/2。
由图4可以推导出：
V P - V D D 3 = G N D - V D D 3 + ( R 3 + R 4 2 R 4 ) ( V D D 3 - G N D ) ]]>(公式1)
G N D - V N = G N D - V D D 3 + ( R 3 + R 4 2 R 4 ) ( V D D 3 - G N D ) ]]>(公式2)
由于所述LCOS显示结构中的电源和地的一致性良好，只要使得电阻
R1～R6之间匹配良好，即可使得所述第三工作电压VP和第四工作电压VN精确
的跟随所述第一工作电压VDD3和第二工作电压VDD。
即VP-VDD3＝GND-VN。(公式3)
如图5所示，所述功率级模块202采用单电感双输出的结构，包括驱动电
路模块2021和功率产生模块2022，所述驱动电路模块2021的输出端与所述功
率产生模块2022的输入端连接，所述功率产生模块2022的输出端输出所述第
三工作电压VP和第四工作电压VN。
如图6所示，所述功率产生模块2022包括但不限于：串联的第一MOS晶
体管和第五MOS晶体管，所述第一MOS晶体管的栅端连接于所述驱动电路模
块2021的第一输出端，源端连接于所述第一工作电压VDD3，所述第五MOS
的栅端连接于地，漏端连接于第四节点D4；串联的第七MOS晶体管M7和第
三MOS晶体管M3，所述第七MOS晶体管的栅端连接于所述第二工作电压
VDD，漏端连接于所述第四节点D4，所述第三MOS晶体管的栅端连接于所述
驱动电路模块2021的第二输出端，源端连接于第五节点D5；串联的第四MOS
晶体管M4和第八MOS晶体管M8，所述第四MOS晶体管M4的栅端连接于所
述驱动电路模块2021的第三输出端，源端连接于第六节点D6，所述第八MOS
晶体管M8的栅端连接于所述第二工作电压VDD，漏端连接于第七节点D7；串
联的第六MOS晶体管M6和第二MOS晶体管M2，所述第六MOS晶体管M6
的栅端连接于所述第一工作电压VDD3，漏端连接于所述第七节点D7，所述第
二MOS晶体管M2的栅端连接于所述驱动电路模块2021的第四输出端，源端
连接于地；电感，其两端分别连接于所述第四节点D4和第七节点D7；第四电
容C4，其两端分别连接于所述第五节点D5和地，所述第五节点D5的电压为所
述第四工作电压VN；第五电容C5，其两端分别连接于所述第六节点D6和地，
所述第六节点D6的电压为所述第三工作电压VP。
其中，所述第一MOS晶体管M1、第四MOS晶体管M4、第五MOS晶体
管M5和第八MOS晶体管M8为P型MOS晶体管，所述第二MOS晶体管M2、
第三MOS晶体管M3、第六MOS晶体管M6和第七MOS晶体管M7为N型
MOS晶体管。
所述功率级模块202中采用MOS晶体管串联的方式保证每个MOS晶体管
不会过压。当所述第三工作电压VP和第四工作电压VN的电压绝对值降低时，
所述第三比较器2014会发生翻转，通过所述逻辑控制模块和驱动电路模块2021
是的第一MOS晶体管M1和第二MOS晶体管M2打开，对所述电感充电。所
述第三比较器2014的正相输入端连接的信号是根据所述电感的电流信号转换的
电压信号。随着所述电感的电流上升，根据其转换的电压信号达到所述阈值电
压后，若所述第三工作电压VP低，则所述第二MOS晶体管M2断开，所述第
四MOS晶体管M4导通，对所述第五电容C5进行充电，以增大所述第三工作
电压VP的电压绝对值。若所述第四工作电压VN大于所述阈值电压，则所述第
一MOS晶体管M1断开，所述第三MOS晶体管M3导通，对所述第四电容C4
进行充电，以增大所述第四工作电压VN的电压绝对值。
所述阈值电压与所述功率级模块202中各个MOS晶体管的导通电阻相关。
其电压值为0.5V～3V，可以根据实际情况具体设定。
如图7所示，所述选择模块300包括但不限于：第一电平转换和驱动模块
302、第二电平转换和驱动模块303、第九MOS晶体管M9、第十MOS晶体管
M10、第十一MOS晶体管M11、第十二MOS晶体管M12以及保护电路301；
具体的，所述第九MOS晶体管M9的源端与所述第三工作电压VP连接，漏端
与所述第十二MOS晶体管M12的源端串联于第八节点D8，栅端连接于所述第
一电平转换和驱动模块302的输出端；所述第十二MOS晶体管M12的漏端与
所述第十一MOS晶体管M11的漏端串联于第九节点D9，所述第十一MOS晶
体管M11的端与第十二MOS晶体管M12的栅极连接于第十节点D10，所述第
十节点D10连接于所述第二工作电压VDD；所述第十一MOS晶体管M11的源
端与所述第十MOS晶体管M10的漏端串联于第十一节点D11，所述第十MOS
晶体管M10的栅端连接于所述第二电平转换和驱动模块303的输出端，漏端连
接于所述第四工作电压VN；所述第一电平转换和驱动模块302的输入端连接于
所述LCOS显示结构的时钟信号Sel，两个参考端分别连接于所述第三工作电压
VP和第二工作电压VDD；所述第二电平转换和驱动模块303的输入端连接于
所述LCOS显示结构的时钟信号Sel，两个参考端分别连接于所述第二工作电压
VDD和第四工作电压VN；所述第八节点D8、第九节点D9以及第十一节点
D11分别与所述保护电路301连接。
第一电平转换和驱动模块将工作在VDD和GND电源域的时钟信号Sel转
换到VP和VDD电源域的时钟信号用以驱动第九MOS晶体管M9的栅极。第
二电平转换和驱动模块将时钟信号Sel转换到VDD和VN电源域的时钟信号用
以驱动第十MOS晶体管M10的栅极。
其中，所述第九MOS晶体管M9和第十二MOS晶体管M12为P型MOS
晶体管，所述第十MOS晶体管M10和第十一MOS晶体管M11为N型MOS
晶体管。所述第一静电释放器和第四静电释放器为P型MOS晶体管，所述第二
静电释放器和第三静电释放器为N型MOS晶体管。
以所述第一工作电压VDD3为3.3V，所述第二工作电压VDD为1.5V，所
述第三工作电压VP为5.3V，所述第四工作电压VN为-2V为例，所述第三工作
电压VP和第四工作电压VN之间有7.3V的压差，本实施例中选择的MOS晶体
管的工作电压均为3.3V，以达到降低功耗和成本，同时又能保证所述第三工作
电压VP和第四工作电压VN之间有足够的压差的目的。从而导致本实施例中的
任何一个MOS晶体管均无法承受7.3V的高压。因此在所述选择模块300中将
多个MOS晶体管串联起来，例如，所述第九MOS晶体管M9和第十二MOS
晶体管M12的串联，所述第十一MOS晶体管M11和第十MOS晶体管M10的
串联。
所述第九MOS晶体管M9、第十MOS晶体管M10、第十一MOS晶体管
M11和第十二MOS晶体管M12的衬底均和各自的源端连接。所述第十一MOS
晶体管M11和第十二MOS晶体管M12的栅端均与所述第二工作电压VDD连
接，所述第九MOS晶体管M9的栅端连接所述第三工作电压VP和第二工作电
压VDD之间的控制电路输出，所述第十MOS晶体管M10的栅端连接所述第二
工作电压VDD和第四工作电压VN之间的控制电路输出。所以，所述第九MOS
晶体管M9和第十MOS晶体管M10是常通的。
当所述第九节点D9的电压，即所述ITO电极的驱动电压输出为所述第三工
作电压VP时，所述第十MOS晶体管M10断开，所述第十一MOS晶体管M11
将所述第十一节点D11的电压限制在(所述第二工作电压VDD-Vthn)，其中
Vthn为本发明实施例中N型MOS晶体管的阈值电压，一般为0.3V～1V，具体
的为0.7V，因此(所述第二工作电压VDD-Vthn)的值为(1.5V-0.7V)＝0.8V，
M10和M11的源漏电压都小于4.5V，低于MOS晶体管的击穿电压5V；当所述
第九节点D9的电压，即所述ITO电极的驱动电压输出为所述第四工作电压VN
时，所述第九MOS晶体管M9断开，所述第十二MOS晶体管M12将所述第八
节点D8的电压限制在(所述第二工作电压VDD+Vthp)，其中Vthp为本发明
实施例中P型MOS晶体管的阈值电压，一般为0.3V～1V，具体的为0.7V，因
此(所述第二工作电压VDD+Vthp)的值为(1.5V+0.7V)＝2.2V，M9和M12
的源漏电压都小于4.4V，低于MOS晶体管的击穿电压5V。因此所述第九MOS
晶体管M9、第十MOS晶体管M10、第十一MOS晶体管M11和第十二MOS
晶体管M12均不会过压。
在本发明的其他实施例中，随着液晶显示材料需要的板件电压的变化，还
可以选择其他工作电压的MOS晶体管来实现本发明的技术方案。在此不再赘
述。
所述保护电路301包括但不限于：第七电阻R7、第八电阻R8、第九电阻
R9、第一静电释放器ESD1、第二静电释放器ESD2、第三静电释放器ESD3以
及第四静电释放器ESD4；所述第七电阻R7的一端连接于所述第八节点D8，另
一端连接于所述第一静电释放器ESD1的栅端，所述第一静电释放器ESD1的栅
端和源端连接，且与所述第三静电释放器ESD3的漏端连接，所述第三静电释
放器ESD3的源端和栅端连接，且与所述第二工作电压VDD连接；所述第八电
阻R8的一端连接于所述第九节点D9，另一端连接于第十二节点D12，所述第
一静电释放器ESD1的漏端和所述第二静电释放器ESD2的漏端连接于所述第十
二节点D12，所述第十二节点D12的电压即为所述ITO电极的驱动电压；所述
第九电阻R9的一端连接于所述第十一节点D11，另一端连接于所述第二静电释
放器ESD2的栅端和源端，所述第二静电释放器的栅端和源端连接，且与所述
第四静电释放器的漏端连接，所述第四静电释放器ESD4的栅端和源端连接，
且连接于所述第二工作电压VDD；所述第七电阻R7和第九电阻R9的电阻值相
等，所述第八电阻R8的电阻值可以根据ITO输出信号的上升下降时间指标和所
述选择模块300的驱动能力确定。
所述保护电路301利用所述ITO电极的驱动电压与所述第八节点D8、第十
一节点D11之间的压差较小，分两级静电释放(ESD，Electro-Staticdischarge)
结构将静电泄放电流释放到所述第二工作电压VDD。
实施例二
在本实施例中，所述反馈控制模块201包括：第一电路2011、第二电路
2012以及第三电路2013。所述第一电路2011、第二电路2012、第三电路2013
均与实施例一中的结构相同，在此不再赘述。
如图8所示，与其对应的所述功率级模块202模块但不限于：第一电荷泵
401、第二电荷泵402、第六电容C6以及第七电容C7；所述第一电荷泵401和
第二电荷泵402的时钟同步；所述第一电荷泵401的第一输入端EN与所述第二
电路2012的输出端连接，第二输入端与所述第一工作电压VDD3连接，输出端
与所述第三工作电压VP连接，且通过一第六电容C6与地连接；所述第二电荷
泵402的第一输入端EN与所述第三电路2013的输出端连接，第二输入端与地
连接，输出端与所述第四工作电压VN连接，且通过一第七电容C7与地连接。
所述第一电荷泵401为正泵，所述第二电荷泵402为负泵。利用所述第二
电路2012的输出端来控制所述第一电荷泵401的使能端，利用所述第三电路
2013的输出端来控制所述第二电荷泵402的使能端。当所述第三工作电压VP
的电压绝对值降低时，开启所述第一电荷泵，对所述第六电容C6进行充电，以
提高所述第三工作电压VP的电压绝对值，使所述第三工作电压VP的电压绝对
值恢复到设定值，仍然以所述第一工作电压VDD3为3.3V，所述第二工作电压
VDD为1.5V，所述第三工作电压VP为5.3V，所述第四工作电压VN为-2V为
例，在本实施例中所述第三工作电压VP的电压绝对值的设定值为5.3V。当所
述第四工作电压VN的电压绝对值降低时，开启所述第二电荷泵，对所述第七
电容C7进行充电，以提高所述第四工作电压VN的电压绝对值，使所述第四工
作电压VN的电压绝对值恢复到设定值，在本实施例中，所述第四工作电压VN
的电压绝对值的设定值为2V。
在本发明的其他实施例中，还可以采用其他的电荷泵电路以产生所述第三
工作电压VP和第四工作电压VN，在此不再赘述。
其他部分均与实施例一中的结构相同，在此不再赘述。
综上，在本发明实施例提供的LCOS显示结构中ITO电极的驱动电路中，
该驱动电路集成于所述LCOS显示结构中，电源产生模块用于根据所述LCOS
显示结构的工作电压生成驱动ITO电极需要的电压，选择模块用于根据所述电
源产生模块产生的驱动ITO电极所需要的电压生成所述ITO电极的驱动电压。
使得所述ITO电极的驱动电路和LCOS显示结构采用相同的电源，从而降低驱
动电路的电源电压以适应先进的工艺，减小芯片尺寸，节约功耗，还可以保
证所述ITO电极和LCOS显示结构之间电压信号完全同步，以保证所述ITO电
极和LCOS显示结构之间的电压一直处于DC平衡的状态，使得所述LCOS显
示结构中液晶材料的使用寿命得到保证。进一步的，该LCOS显示结构中ITO
电极的驱动电路集成于LCOS显示结构中，减少了PCB上的走线，降低了成
本，减小了环境噪声的干扰，提高了抗干扰的能力。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任
何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明
揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离
本发明的技术方案的内容，仍属于本发明的保护范围之内。