半导体集成电路 本分案申请是基于申请号为 200610068344.1， 申请日为 2006 年 3 月 29 日， 发明名 称为 “半导体集成电路” 的中国专利申请的分案申请。
技术领域 本发明涉及到一种技术， 此技术能够在 IC 芯片上制作待要提供在直接降频转换 混频器输出侧上的降低了电容的滤波器， 为了转换频率， 此混频器对接收信号和规定频率 的振荡器信号进行合成。 更确切地说， 本发明涉及到一种技术， 此技术能够被有效地应用于 例如用来处理射频信号的半导体集成电路 ( 射频 IC)。
背景技术
在诸如便携式电话之类的射频通信系统中， 采用了内置有混频器的射频 IC(RF IC)， 为了转换频率， 此混频器对接收信号和规定频率的振荡器振信号进行合成。常规提出 的便携式电话包括能够处理二个频带的信号的双频带便携电话， 例如 925-960MHz GSM( 全 球移动通信系统 ) 以及 1805-1880MHz DCS( 数字蜂窝系统 )。 近年来， 对于三频带便携电话 也存在着需求， 除了 GSM 和 DCS 的信号之外， 三频带便携电话还能够处理例如 1930-1990MHz PCS( 个人通信系统 ) 的信号。据信将来还会需要与更多频带兼容的便携电话。
从减少元件数目的观点看， 作为用于与多个频带兼容的便携电话的 RF IC 来说， 直 接转换型是有效的。 为了频率转换而合成接收信号和规定频率的振荡器信号的混频器的输 出， 包含其频率等于二个信号的频率差的信号分量以及其它频率的信号分量。在包括混频 器的接收电路中， 用来清除不希望有的电波和相邻信道的信号的低通滤波器， 被提供在混 频器的输出侧上。
直接转换混频器的输出信号被要求具有几百 kHz 的频率。因此， 提供在混频器输 出侧上的低通滤波器的截止频率被要求是几百 kHz。 为了实现这一截止频率， 必须采用电容 非常大， 亦即 1000pF 或以上的电容元件。通常利用外部电容元件来满足这种要求。在日本 未经审查的专利公开 No.2004-104040 中， 描述了一种技术， 其中， 外部元件被用作包括在 待要提供在吉尔伯特单元混频器输出侧上的低通滤波器中的电容元件。
采用外部元件作为包含在上述低通滤波器中的电容元件， 导致了元件数目增大。 RF IC 包括二个混频器， 一个混频器用来解调 I 信号， 此 I 信号是与基波相位相同的分量， 而 另一个混频器用来解调 Q 信号， 此 Q 信号是正交于基波的分量。低通滤波器被置于各混频 器的下游。因此， 二个混频器要求二个外部电容元件。这就增大了所需元件的总数。此外， 为了将二个外部电容元件连接到 RF IC， 要求总共 4 个外部端子。这导致芯片尺寸更大， 致 使无法将芯片做得更小。
从减少元件数目的观点看， 本发明的发明人考虑了一种用来构造待要安置在混频 器输出侧上的低通滤波器的技术。在此技术中， 电容元件被连接在混频器的差分输出端子 之间， 包括在滤波器中的电容元件和负载电阻器构成了滤波器， 且电容元件被内置于芯片 中。但如上所述， 提供在直接转换混频器输出侧上的低通滤波器要求具有几百 kHz 的 截止频率。为了实现这种截止频率， 必须采用电容非常大， 亦即 1000pF 或以上的电容元件。 当电容如此大的电容元件被形成在芯片上时， 就要占据很大的芯片面积。 因此， 内置有这种 电容元件的 RF IC 就变得比采用外部电容元件的等效 IC 芯片更大。
低通滤波器的截止频率由方程 fc ＝ 1/(2×π×C×2R) 表示。从此方程可知， 增 大包括在滤波器中的电阻器的电阻使得有可能减小滤波器的电容。 但增大包括在混频器中 的电阻器的电阻而不改变通过混频器的电流量， 降低了混频器输出的偏置点 (DC 电平 )， 使 混频器输出饱和， 或下游高增益放大电路的动态范围变窄。
如稍后所述， RF IC 具有安置在混频器下游并由多个连接成多级结构的可变增益 放大器构成的高增益放大电路。当混频器输出的偏置点降低时， 就必须相应地调整高增益 放大电路的 DC 输入电平。对设计进行这种改变是非常麻烦的。
为了防止混频器输出的偏置点发生降低， 可以考虑降低施加到混频器的电流， 降 低的电流量对应于混频器负载电阻的增大。然而， 增大负载电阻和降低电流就降低了施加 到混频器下级差分晶体管的电流。 结果就有可能变得无法达到所希望的噪声特性或所希望 的信号畸变特性。 发明内容 本发明的目的是提供一种通信半导体集成电路 (RF IC)， 其中， 降低了在提供于用 来对接收信号进行降频的混频电路的输出侧上的滤波器中包括的电容元件的电容， 而不改 变滤波器的截止频率， 从而使得容易在 IC 芯片上制作元件并减少所需外部元件的数目。
本发明的另一目的是提供一种通信半导体集成电路 (RF IC)， 其中， 能够降低在用 来对接收信号进行降频的混频电路的输出侧上的滤波器中包括的电容元件的电容， 而不损 害混频电路和下游放大电路的特性， 不大幅度增大芯片尺寸， 且不改变滤波器的截止频率。
参照附图从下列描述中， 本发明的上述和其它目的和新颖特点将变得明显。
下面是本申请公开的代表性发明的概况。
根据本发明， 吉尔伯特单元电路被用作混频电路， 此混频电路为了降频而对接收 信号和局部振荡器信号进行合成， 且用来从输出信号清除不希望有的电波的低通滤波器由 上级差分晶体管的负载电阻器和连接在差分输出端子之间的电容元件构成。在此结构中， 负载电阻器的电阻被增大， 且利用所提供的用来将电流施加到上级差分晶体管的发射极或 集电极的电波电路， 其电流量对应于负载电阻器的电阻增大的电流， 被施加到下级差分晶 体管。
根据上述设置， 借助于增大负载电阻器的电阻， 能够减小提供在混频电路输出侧 上的滤波器的电容， 而不改变滤波器的截止频率。结果就变得更容易在 IC 芯片上制作电 容元件。而且， 由于用来补偿因负载电阻器电阻的增大而引起的电流减小的电流能够被施 加到下级差分晶体管， 故电容元件能够被做得更小而不损害混频电路和下游放大电路的特 性。以这种方式， 待要包括在混频电路输出侧上的滤波器中的电容元件就能够被制作在芯 片上， 而不大幅度增大芯片尺寸。
用于施加电流的电流电路的阻抗比电流所施加到的节点的阻抗适当地更高是可 取的。这是为了防止输入信号泄漏到用于施加电流的电流电路中。采用 MOSFET 的电流镜
电路是具有高阻抗的电流电路的一个例子。
本申请公开的代表性发明具有下面简述的有利效果。
根据本发明， 能够减小包括在提供于用来对接收信号进行降频的混频电路输出侧 上的滤波器中的电容元件的电容， 从而使得容易在芯片上制作元件。在芯片上制作电容元 件减少了系统部件的数目， 使系统能够被做得更小。而且， 当电容元件被制作在芯片上时， 就不再需要用来连接外部电容元件的端子， 就没有必要执行焊丝键合操作。结果就能够降 低生产成本， 并能够降低寄生信号的产生， 此寄生信号的产生可归咎于经由键合焊丝或引 线框所捕获的射频 (RF) 信号。根据本发明， 待要包括在提供于混频电路输出侧上的滤波器 中的电容元件能够被制作在芯片上， 而不损害混频电路和下游放大器的特性， 且不要求大 幅度增大芯片尺寸。 附图说明
图 1 是方框图， 示出了根据本发明的一种示例性半导体集成电路器件 (RF IC) 以 及采用它的一种示例性射频通信系统。
图 2 是电路图， 示出了根据本发明的包括在 RF IC 接收电路中的混频电路的第一 实施方案。 图 3 是电路图， 示出了第一实施方案的混频电路的更具体的结构。
图 4 是电路图， 示出了根据本发明的包括在 RF IC 接收电路中的混频电路的第二 实施方案。
图 5 是电路图， 示出了根据本发明的包括在 RF IC 接收电路中的混频电路的第三 实施方案。
图 6 是电路图， 示出了上级差分晶体管 Q21 和 Q24 被开通的图 5 所示实施方案的 混频电路的等效电路。
图 7 是电路图， 示出了图 6 所示等效电路的左半部分。
图 8 是电路图， 示出了图 7 所示电路的 AC 等效电路。
具体实施方式
下面参照附图来描述本发明的实施方案。
图 1 示出了根据本发明的一种示例性通信半导体集成电路器件 (RF IC) 以及采用 它的一种示例性射频通信系统。
如图 1 所示， 此系统包括用来发射和接收信号波的天线 400、 用来在发射和接收之 间进行转换的开关 410、 各包括用来从接收信号清除不希望有的电波的 SAW 滤波器的 RF 滤 波器 420a-420d、 用来放大发射信号的 RF 功率放大电路 ( 功率模块 )430、 用来解调接收信 号和解调发射信号的 RF IC 200、 以及执行诸如将发射音频和数据信号转换成 I 和 Q 信号并 将接受的和解调的 I 和 Q 信号转换成音频和数据信号之类的基带处理且发射用来控制 RF IC 200 的信号的基带电路 300。虽然不受特殊的限制， 但 RF IC 200 和基带电路 300 各由 形成在分立半导体芯片上的半导体集成电路构成。
广义地说， RF IC 200 由下列电路构成 ： 接收电路 RXC ； 发射电路 TXC ； 以及包括有 共用于 RXC 和 TXC 的电路的控制电路 CTC， 例如接收电路 RXC 和发射电路 TXC 之外的控制电路和时钟发生电路。混频电路 212a 和 212b 是本发明的讨论对象， 被提供在接收电路 RXC 中。它们将 RF 接收信号和在分频移相电路 211 中对来自 RFVCO262 的局部振荡信号进行分 频移相后所生成的正交信号进行合成， 然后对合成的信号进行降频和正交解调， 从而产生 接收基带 I 和 Q 信号。根据本实施方案的接收电路 RXC 采用了直接转换系统， 其中， 接收信 号被直接降频成基带频率的信号。
首先来描述接收器侧上的混频电路 212a 和 212b 以及下游低通滤波器 ； 稍后来详 细描述 RF IC 200。图 2 示出了包括混频电路 212a 和 212b 之一的电路以及下游低通滤波 器的具体例子。I 信号侧上的混频电路 212a 和 Q 信号侧上的混频电路 212b 具有完全相同 的结构。因此仅仅示出了混频电路之一。
如图 2 所示， 本实施方案的混频电路是由差分电路构成的， 此差分电路被称为吉 尔伯特单元， 且其中上级差分倍增部被垂直层叠在下级差分输入部上。混频电路的下级差 分输入部由成对的具有共接发射极的输入差分晶体管 Q11 和 Q12、 分别连接在晶体管 Q11 与 地之间以及晶体管 Q12 与地之间的发射极电阻器 Re1 和 Re2、 以及连接在晶体管 Q11 和晶 体管 Q12 之间的电阻器 Re3 构成。用来提供输入 RF 信号 RX 和 /RX 的工作点 ( 幅度中心电 位 ) 的偏置电压源 Vbias， 经由电阻器 Ri1 和 Ri2 被连接到输入差分晶体管 Q11 和 Q12 的基 极端子。 根据本实施方案的混频电路的上级倍增部由连接到具有共接发射极的成对下级 差分晶体管 Q11 和 Q12 中的晶体管 Q11 的集电极的成对差分晶体管 Q21 和 Q22 以及连接到 晶体管 Q12 的集电极的成对差分晶体管 Q23 和 Q24 构成。
上级差分晶体管 Q21 和 Q23 的集电极被互连。它们经由连接作为负载电阻的集电 极电阻器 Rc1 被连接到电源电压 Vcc( 例如 2.8V)。上级差分晶体管 Q22 和 Q24 的集电极被 互连。它们经由集电极电阻器 Rc2 被连接到电源电压 Vcc。此电路的增益决定于发射极电 阻器 Re1、 Re2、 Re3 的复合电阻和集电极电阻器 Rc1 和 Rc2 的电阻之间的电阻比率。而且， 在根据本实施方案的混频电路中， 成对晶体管 Q21 和 Q23 的公共集电极以及成对晶体管 Q22 和 Q24 的公共集电极分别提供了输出节点 OUT1 和 OUT2。与集电极电阻器 Rc1 和 Rc2 一起 构成低通滤波器的电容器 C1， 被连接在输出节点 OUT1 与 OUT2 之间。
由上游低噪声放大器放大了的接收信号 RX 作为彼此相位偏离 180 度的差分信号 RX 和 /RX， 被分别输入到输入差分晶体管 Q11 和 Q12 的基极端子。包括在上级倍增部中的 发射极连接的差分晶体管 Q21 和 Q22 的公共发射极， 被连接到下级输入差分晶体管 Q11 的 集电极。同样， 包括在上级倍增部中的发射极连接的差分晶体管 Q23 和 Q24 的公共发射极， 被连接到下级输入差分晶体管 Q12 的集电极。在这种结构中， 输入到下级差分输入部的接 收信号作为电流信号， 被输入到包括在上级倍增部中的晶体管 Q21-Q24 的发射极。
来自分频移相电路 211 的 RF 振荡信号 φRF1( 或 φRF2)， 被输入到上级差分晶体 管 Q21 和 Q24 的基极端子。振荡信号 /φRF1( 或 /φRF2) 是与 φRF1 相位偏离 180 度的 φRF1 的反相， 被输入到上级差分晶体管 Q22 和 Q23 的基极端子。φRF2 是 90 度相位偏离 于 φRF1 的振荡信号。/φRF2 是 270 度相位偏离于 φRF1 的振荡信号。
分别被输入到包括在下级差分输入部中的晶体管 Q11 和 Q12 的基极端子的接收信 号 RX 和 /RX， 分别被乘以 RF 振荡信号 φRF1 和 /φRF1。具有频率分量等于上述各乘法所 得到的二个乘积之间的频率差的 I 信号以及相位偏离于 I 信号 180 度的 /I 信号， 分别从输
出节点 OUT1 和 OUT2 被输出。在另一混频电路中， 接收信号 RX 和 /RX 分别被乘以 RF 振荡 信号 φRF2 和 /φRF2。具有频率分量等于上述各乘法所得到的二个乘积之间的频率差的 Q 信号以及相位偏离于 Q 信号 180 度的 /Q 信号， 被输出。
在根据本实施方案的混频电路中， 提供了电流源 CS1 和 CS2， 分别用来将电流施加 到晶体管 Q21 和 Q23 的集电极以及晶体管 Q22 和 Q24 的集电极。 上级差分晶体管 Q21 和 Q23 以及上级差分晶体管 Q22 和 Q24 的集电极电阻器 Rc1 和 Rc2， 分别各由其电阻比不采用电流 源 CS1 和 CS2 时的电阻更大的元件构成。换言之， 分别将电流施加到上级差分晶体管 Q21 和 Q23 的公共集电极以及上级差分晶体管 Q22 和 Q24 的公共集电极的电流源 CS1 和 CS2， 被 提供来补偿可归咎于采用大电阻元件所造成的电流减小。包括在连接于输出端子 OUT1 与 OUT2 之间的低通滤波器中的电容器 C1， 由其电容比不采用电流源 CS1 和 CS2 时的电容更大 的元件构成。
下面用具体的数字来描述上述设置。假设其中设计不包括电流源 CS1 和 CS2 的混 频电路来使 2mA 的电流施加到各具有 450 欧姆的电阻的各个集电极电阻器 Rc1 和 Rc2 的情 况。 若电流源 CS1 和 CS2 被包括在各个电流源待要施加的电流被设定为 1mA 的混频电路中， 且若要被改变的集电极电阻器 Rc1 和 Rc2 的电阻不改变施加到各个下级差分晶体管 Q11 和 Q12 的电流， 则要求施加到各个集电极电阻器 Rc1 和 Rc2 的电流为 1mA， 亦即 2mA 的一半。 因 此， 各个集电极电阻器 Rc1 和 Rc2 的电阻能够被提高 2 倍， 达到 900 欧姆。
低通滤波器的截止频率由方程 fc ＝ 1/(2×π×C×2R) 表示。在此方程中， 正常 应该表示为 “R” 的电阻， 被表示为 “2R” 。这是因为根据本实施方案的电路具有差分结构。 此方程表明， 包括在低通滤波器中的各个集电极电阻器 Rc1 和 Rc2 的电阻的加倍使得有可 能将连接在输出节点 OUT1 与 OUT2 之间的电容器 C1 的电容减半。在本例子中， 若连接在输 出节点 OUT1 与 OUT2 之间的电容器 C1 的电容为 1000pF 且不提供电流源 CS1 和 CS2， 则借助 于提供电流源 CS1 和 CS2， 电容能够被减半到 500pF。
为了在本发明人采用的工艺中用 MIM( 金属 - 绝缘体 - 金属 ) 来实现 1000pF 的电 容， 要求 MIM 电容器具有大约 0.3 平方毫米的面积。 这种 MIM 电容器若形成在 3.5mm×3.5mm 的半导体芯片上， 就占据了几乎 2.5％的芯片面积。当对电容的要求被降低一半， 从 1000pF 降低到 500pF 时， 就能够在大约 1.2％的芯片面积内形成此电容器。 由于采用芯片上电容器 能够将所需外部端子的数目减少到 1/4， 故为了能够在芯片上形成 500pF 的电容器而要求 的芯片面积增大， 能够被保持在 1％或以下。
通过使构成滤波器的电容器的电容减半， 导致了更大的电阻值和更大的构成元件 (MOSFET) 数目。但由于电阻器和晶体管比电容器更小， 故即使因减少电容器的电容而导改 电阻值和构成元件数目增大， 相对的芯片面积的增大量也并不大。因为可以将差分电阻器 和构成元件制作在芯片上的空余空间内， 半导体芯片几乎可以无须增大芯片尺寸。
而且， 根据本实施方案， 各个集电极电阻器 Rc1 和 Rc2 的电阻被加倍， 且通过各个 集电极电阻器 Rc1 和 Rc2 的电流被减半。因此， 集电极电阻器 Rc1 和 Rc2 处的电压降不改 变。因此， 不发生混频器输出偏置点 (DC 电平 ) 降低而引起混频器输出饱和或下游高增益 放大电路的动态范围变窄的情况。即使各个集电极电阻器 Rc1 和 Rc2 的电阻被加倍， 且通 过各个集电极电阻器的电流量被减半， 借助于提供电流源 CS1 和 CS2， 通过各个下级差分晶 体管 Q11 和 Q12 的电流量也保持不变。因此不必改变发射极电阻器 Re1、 Re2、 Re3 的电阻值。 另一优点在于， 不出现由于改变发射极电阻或降低电流量而引起的无法得到所希 望的噪声特性或信噪特性的问题。换言之， 吉尔伯特单元电路的增益决定于上级集电极电 阻器 Rc1 和 Rc2 的复合电阻与发射极电阻器 Re1、 Re2、 Re3 的复合电阻之间的比率以及通过 这些电阻器的电流量。因此， 为了增大集电极电阻器 Rc1 和 Rc2 的电阻而不影响混频电路 的增益， 就必须增大发射极电阻器 Re1、 Re2、 Re3 的电阻。但增大发射极电阻器的电阻由于 使发射极电阻器本身的热噪声能够增大从而损害混频电路的噪声特性， 而引起了问题。根 据本实施方案， 即使当集电极电阻器 Rc1 和 Rc2 的电阻被增大时， 通过混频电路下级的电流 量也不改变， 致使不必改变发射极电阻器的电阻。于是能够避免上述问题。
图 3 示出了图 2 所示实施方案的混频电路构造的更具体的一个例子。
在此例子中， 包括 p 沟道金属氧化物半导体场效应晶体管 ( 以下称为 PMOSFET) 的 电流镜电路被用作电流源 CS1 和 CS2。电流镜电路是由其中栅和漏极被耦合的二极管连接 的 PMOSFET Q1、 与 PMOSFET Q1 串联的双极晶体管 Q4、 双极晶体管 Q4 的发射极电阻器 R4、 以 及与 PMOSFET Q1 共用公共栅的 PMOSFET Q2 和 Q3 构成的。PMOSFET Q2 和 Q3 是尺寸相同的 元件。PMOSFET Q2 和 Q3 的漏极端子分别被连接到上级差分晶体管 Q22 和 Q24 的公共集电 极以及上级差分晶体管 Q21 和 Q23 的公共集电极。
恒定电压 Vc 被施加到双极晶体管 Q4 的基极端子， 致使双极晶体管 Q4 用作恒定电 流源。恒定电流源的电流 Ic 被施加到 PMOSFETQ1。由于 PMOSFET Q1 以及 PMOSFET Q2 和 Q3 构成电流镜结构， 故通过 PMOSFET Q1 的电流的 N 倍电流被施加到 PMOSFET Q2 和 Q3， “N” 表示 PMOSFET Q1 与各个 PMOSFET Q2 和 Q3 之间的尺寸比率。例如， 在恒定电流源的电流 Ic 为 0.5mA 且晶体管尺寸比率为 1 ∶ 2 的情况下， 使 1mA 的电流通过各个 PMOSFET Q2 和 Q3。 然后， 通过 PMOSFET Q2 和 Q3 的电流被分别施加到上级差分晶体管 Q22 和 Q24 的公共集电 极以及上级差分晶体管 Q21 和 Q23 的公共集电极。
在图 3 所示的结构中， 包括 PMOSFET 的电流镜电路被用来施加电流。在此结构中， 各个 PMOSFET 具有几兆欧姆的阻抗， 分别与上级差分晶体管 Q21 和 Q23 以及上级差分晶体 管 Q22 和 Q24 的各个集电极电阻器 Rc1 和 Rc2 的几百欧姆的电阻相比， 这是足够高的， 致使 当用 PMOSFET 来施加电流时， 不会引起电路方面的问题。
图 4 示出了根据第二实施方案的混频电路结构的一个例子。
包括 PMOSFET 的电流镜电路被用作电流源 CS1 和 CS2。包括在电流镜电路中的 PMOSFET Q2 和 Q3 的漏极端子分别被连接到混频电路的下级差分晶体管 Q12 和 Q11 的集电 极， 致使电流从 PMOSFETQ2 和 Q3 被直接施加到下级差分晶体管 Q12 和 Q11。由于包括在电 流镜电路中的 PMOSFET 的阻抗恰当地高于下级差分晶体管 Q12 和 Q11 的集电极连接节点的 阻抗， 故采用这种结构不会引起电路方面的问题。
图 5 示出了根据第三实施方案的混频电路结构的一个例子。
在此实施方案中， 分别连接在电源端子与下级差分晶体管 Q11 和 Q12 的集电极之 间的电阻器 R1 和 R2， 被用作施加电流的电流源 CS1 和 CS2。电阻器 R1 和 R2 的适当电阻范 围从几百欧姆到几千欧姆。当各具有范围为几百欧姆到几千欧姆的电阻的电阻器 R1 和 R2 分别被连接在电源端子与下级差分晶体管 Q11 和 Q12 的集电极之间时， 电阻器 R1 和 R2 的 阻抗高于下级差分晶体管 Q11 和 Q12 的集电极连接节点的阻抗， 致使不会引起电路方面的
问题。 当 PMOSFET 被用于混频电路时， 它们产生比电阻器更高的噪声。因此， 就噪声特性 而言， 采用电阻器而不包括 PMOSFET 的根据本发明的混频电路比其中采用 PMOSFET 的混频 电路更好。然而， 与其中采用电阻器而不包括 PMOSFET 的图 5 所示的实施方案相比， 其中采 用 PMOSFET 的图 4 所示的实施方案的电流源阻抗更高。就信号电流的损失而论， 图 4 所示 的实施方案能够达到比图 5 所示实施方案更好的结果。但图 5 所示的实施方案不引起任何 明显的问题。下面将参照图 6-8 来解释其理由。
基于图 5 所示的其中电阻器 R1 和 R2 被用作电流源的混频电路结构， 电阻器 R1 和 R2 所引起的信号电流的损失将如下被检验。图 6 示出了上级差分晶体管 Q21 和 Q24 被开通 的图 5 所示电路的等效电路。注意具有对称结构的图 6 所示电路的左半部， 如图 7 所示那 样可知， 左半部电路的上级晶体管 Q21 以其基极接地而工作， 而下级晶体管 Q11 以其具有电 阻 RE 的发射极接地而工作。图 8 示出了图 7 所示电路的 AC 等效电路。下级晶体管 Q11 的 发射极电阻为几十欧姆， 致使小于各个电阻器 R1 和 R2 的范围从几百欧姆到几千欧姆的电 阻。
从发射极侧看的图 7 所示基极接地的晶体管 Q21 的阻抗， 在图 8 中用 “re” 来表示。 由输入电压 Vin 产生的信号电流 gm1×v1 被分成 “re” 和电流源等效电阻 Rinj。在 Rinj 侧 上流动的电流是损耗电流 Iloss。损耗电流比率被给定为 re/(Rinj+re)。从发射极侧看的 基极接地的晶体管 Q21 的阻抗 “re” 由下列方程给定 ：
re ＝ α/gm ＝ (1/gm)×β/(1+β)
其中， β ＝ hfe ＝ 250， 基极接地的晶体管的集电极电流是 1mA， 基极电压是 26mV， gm 是 1mA/26mV。因此， 基于上述方程 ：
re ＝ 26×250/(1+250) ＝ 25.9 欧姆。
因此， 在等效电阻 Rinj 为 1.8 千欧姆的情况下， 损耗电流 Iloss 被计算如下 ：
Iloss ＝ re/(Rinj+re) ＝ 25.9/(1800+25.9) ＝ 0.0142.
于是可知仅仅是总信号电流 gm1×v1 的 1.4％的损耗电流， 是非常小的。
最后来详细描述图 1 所示例子中的 RF IC 200。图 1 所示例子中的 RF IC 200 被 构造成能够调制和解调 4 个频带， 亦即 GSM850、 GSM900、 DCS1800、 以及 PCS1900 中的信号。 系统的信号接收部分配备有相应的滤波器， 亦即通过 GSM 频带的接收信号的滤波器 420a 和 420b、 通过 DCS1800 频带的接收信号的滤波器 420c、 以及通过 PCS1900 频带的接收信号的滤 波器 420d。
接收电路 RXC 包括用来放大 GSM、 DCS、 PCS 频带的接收信号的低噪声放大器 210a、 210b、 210c、 210d ； 借助于对稍后要描述的 RF 振荡电路 (RFVCO)262 所产生的局部振荡信号 φRF 进行分频而产生相位彼此偏离 90 度的正交信号的分频移相电路 211 ； 如前面各实施方 案那样构造， 且借助于将被低噪声放大器 210a、 210b、 210c、 210d 放大了的接收信号与分频 移相电路 211 所产生的正交信号进行混合而对被低噪声放大器 210a、 210b、 210c、 210d 放大 了的接收信号进行调制和解调的混频器 212a 和 212b ； 对解调的 I 和 Q 信号进行放大， 然后 将 I 和 Q 信号输出到基带电路 300 的高增益放大部 220A 和 220B ； 以及控制高增益放大部 220A 和 220B 中的放大器增益并消除输入 DC 偏离的增益控制和校准电路 213。
高增益放大部 220A 具有这样的结构， 其中， 多个增益控制放大器 PGA11、 PGA12、
PGA13、 以及多个低通滤波器 LPF11、 LPF12、 LPF13 被交替地与连接在末级处的放大器 AMP1 串联连接。 高增益放大部 220A 对解调了的 I 信号进行放大， 并将其输出到基带电路 300。 同 样， 高增益放大部 220B 具有这样的结构， 其中， 多个增益控制放大器 PGA21、 PGA22、 PGA23、 以及多个低通滤波器 LPF21、 LPF22、 LPF23 被交替地与连接在末级处的放大器 AMP2 串联连 接。高增益放大部 220B 对解调了的 Q 信号进行放大， 并将其输出到基带电路 300。
增 益 控 制 和 校 准 电 路 213 包 括 ： 对 应 于 增 益 控 制 放 大 器 PGA11-PGA13 和 PGA21-PGA23， 并以其输入端子短路而将其输出电位差转换成数字信号的 AD 转换电路 (ADC) ； 各基于相应 AD 转换电路形成的转换结果而产生输入偏离电压， 以便将相应的一个 增益控制放大器 PGA11-PGA13 和 PGA21-PGA23 的输出 DC 偏离降低为 0， 且各将产生的输入 偏离电压施加到相应增益控制放大器的差分输入端的 DA 转换电路 (DAC) ； 以及控制 AD 转 换电路 (ADC) 和 DA 转换电路 (DAC)， 使之执行校准的控制电路。
控制电路 CTC 包括 ： 控制整个芯片的控制逻辑 260 ； 产生参考振荡器信号 φref 的 参考振荡电路 (DCXO)261 ； RF 振荡电路 (RFVCO)262， 它是用来产生用于频率转换的 RF 振荡 器信号 φRF 的局部振荡电路 ； 与 RF 振荡电路 (RFVCO) 一起构成 PLL 电路的 RF 合成器 263 ； 借助于对 RFVCO 262 产生的振荡信号 φRF 进行分频， 而产生对发射信号进行调制和首次 升频所需的中频信号 φIF 的分频电路 264 ； 借助于对振荡信号 φRF 进行分频， 而产生发射 PLL 电路反馈信号频率调制所需的信号的分频电路 265 ； 以及模式转换开关 SW1 和 SW2。 开关 SW1 和 SW2 可以在基于 GSM 系统来发射和接收信号的 GSM 模式与基于 DCS 或 PCS 系统来发射和接收信号的 DCS/PCS 模式之间改变其连接方式， 以便为待要通信的信号 选择分频比率。这些开关受来自控制逻辑 260 的信号控制。要求参考振荡信号 φref 的频 率精度要高， 因此外部晶体振荡器被连接到参考振荡电路 261。
在 RX-PLL 电路中， RFVCO 262 的振荡频率设定在接收模式与发射模式之间是不同 的。在接收模式中， RFVCO 262 的振荡频率 fRF 被设定为例如对 GSM850 在 3476-3576MHz 的 范围内， 对 GSM900 在 3700-3840MHz 的范围内， 对 DCS 在 3610-3730MHz 的范围内， 或对 PCS 在 3860-3980MHz 的范围内。在 GSM 的情况下， 振荡信号在分频电路 264 中被分频为二。在 DCS 和 PCS 的情况下， 振荡信号被送到分频移相电路 211， 在其中被分频和移相， 以便随后作 为正交信号被发送到混频器 212a 和 212b。
RFVCO 262 和 TXVCO 240 各包括 LC 谐振振荡电路。在 LC 谐振电路中， 各经由开 关元件并联安置了多个电容元件。这些开关元件被频带转换信号选择性地开通， 以便在 LC 谐振电路的各个待要连接的电容元件之间， 亦即各个 C 值之间进行转换。在此结构中， 振荡 频率能够被步进地改变。RFVCO 262 和 TXVCO 240 各具有内部可变电容元件， 在 RFVCO 262 的情况下， 内部可变电容元件的电容被来自包括在 RF 合成器 263 中的环路滤波器的控制电 压改变， 或者在 TXVCO 240 的情况下， 内部可变电容元件的电容被来自环路滤波器 237 的控 制电压改变， 使振荡频率能够被连续地改变。
RF 合成器 263 包括 ： 对 RFVCO 262 所产生的振荡信号 φRF 进行分频的可变分频 电路 ； 对参考振荡信号例如由参考振荡电路 (DCXO)261 所产生的 26MHz 的信号与来自可变 分频电路分频的信号之间的相位差进行探测的相位比较电路 ； 产生并输出其电流量对应于 相位比较电路所探测到的相位差的电流的电荷泵 ； 以及产生对应于从电荷泵输出的电流的 电压的环路滤波器， 此电流对应于探测到的相位差。由环路滤波器平滑后的电压作为振荡
控制电压 Vt 被反馈到 RFVCO 262， 以便能够在对应于 Vt 的频率下振荡。
为了设定包括在 RF 合成器 263 中的可变分频电路的分频比率， 根据本实施方案的 RF IC 200 具有来自外部的所需信息。此信息包括规定待要设定的频率的信道信息 ； 规定 GSM850、 GSM900、 DCS、 PCS 中待要使用的频带的频带信息 ； 规定发射模式或接收模式的模式 信息 ； 以及待要在 IF 分频电路 264 中设定的分频比率设定信息。 基于此信息， RF IC 200 内 部确定了可变分频电路的分频比率。信道信息， 例如借助于将发射或接收频率除以 100kHz 而得到的商， 从基带电路 300 被输入。
控制逻辑 260 具有用于同步的时钟信号 CLK ； 数据 SDATA 和负载启动信号 LEN， 这 是来自基带电路 300 的一个控制信号。当负载启动信号 LEN 被断定为有效电平时， 控制逻 辑 260 就与时钟信号 CLK 同步相继地收容从基带电路 300 发射的数据信号 SDATA， 并根据包 括在数据信号 SDATA 中的命令而产生用于芯片的控制信号。虽然不受特殊的限制， 但数据 信号 SDATA 是串行发射的。
发射电路 TXC 包括 ： 分频移相电路 232、 调制电路 233a 和 233b、 加法器 234、 发射振 荡电路 (TXVCO)240、 降频混频器 235、 相位比较器 236、 环路滤波器 237、 分频电路 238、 以及 发射输出缓冲电路 239a 和 239b。分频移相电路 232 将通过分频电路 264 把由 RFVCO 262 所产生的振荡信号 φRF 分频后所生成的例如 160MHz 那样的中频信号 φIF 再进行二分频， 从而产生彼此相位偏离 90 度的正交信号。调制电路 233a 和 233b 利用来自基带电路 300 的 I 和 Q 信号来调制所产生的正交信号。加法器 234 合成这些被调制了的信号。发射振荡 电路 (TXVCO)240 产生规定频率的发射信号 φTX。降频混频器 235 对借助于用耦合器 280a 和 280b 提取从发射振荡电路 (TXVCO)240 输出的发射信号 φTX 以及用衰减器 ATT 对提取的 信号进行衰减而产生的反馈信号与借助于对 RF 振荡电路 (RFVCO)262 产生的 RF 振荡信号 φRF 进行分频而产生的信号 φRF’ 进行混合， 从而产生频率等于反馈信号与 φRF’ 信号之 间的频率差的信号。相位比较器 236 对混频器 235 的输出和加法器 234 中合成的信号 TXIF 进行比较， 从而探测它们之间的频率差。环路滤波器 237 产生对应于相位比较器 236 的输 出的电压。分频电路 238 对发射振荡电路 (TXVCO)240 的输出进行分频， 从而产生 GSM 发射 信号。
根据本实施方案的发射电路采用偏离 PLL 系统。在此偏离 PLL 系统中， 采用中频 载波， 发射 I 和 Q 信号被正交调制 ； 从 TXVCO 240 输出的反馈信号与借助于对 RFVCO 262 产 生的 RF 振荡信号 φRF 进行分频而产生的信号 φRF’ 进行混合， 反馈信号从而被降频到频 率等于反馈信号与 φRF’ 信号之间的频率差的中频信号 ； 对此中频信号和正交调制了的信 号的相位进行比较 ； 并根据它们之间的相位差来控制 TXVCO 240。 缓冲电路 239a 和 239b 执 行发射输出。
在根据本实施方案的多频带通信系统中， 控制逻辑 260 例如响应于从基带电路 300 接收到的命令， 在发射或接收信号时， 根据使用的频带和信道来改变 RF 振荡电路 262 所 产生的振荡信号的频率 φRF。同时， 控制逻辑 260 根据使用的模式是 GSM 或 DCS/PCS 来操 作开关 SW1 和 SW2， 以便改变待要馈送到接收电路 RXC 或发射电路 TXC 的振荡信号的频率。 以这种方式， 在发射频率与接收频率之间进行转换。
降频混频器 235 的输出经由 GMSK 调制的 GSM 模式与 8PSK 调制的 EDGE 模式之间 不同的路径， 被馈送到相位比较器 236。开关 SW3 和 SW4 被提供用来转换此路径。用于 GSM模式的信号路径由提供有缓冲器 BFF1、 低通滤波器 SLPF1、 以及缓冲器 BFF2。用于 EDGE 模 式的信号路径由提供有可变增益放大器 MVGA、 低通滤波器 MLPF2、 限幅器 LIM2、 以及低通滤 波器 LPF3。
混频器 235 的输出被馈送到相位比较器 236 的路径在 GMSK 调制的 GSM 模式与 8PSK 调制的 EDGE 模式之间是不同的。 为了与这种设置兼容， 开关 SW5 被提供来转换混频器 233a 和 233b 的正交调制之后在加法器 234 中合成的中频发射信号被馈送到相位比较器 236 的 路径。在 EDGE 模式中， 中频发射信号经由限幅器 LIM1 和低通滤波器 LPF4 被馈送到相位比 较器 236。
而且， 根据本实施方案的发射电路 TXC 包括 ： 在 EDGE 模式中为控制幅度而对降频 混频器 235 的输出与混频器 233a 和 233b 处正交调制之后在加法器 234 中合成的发射信号 进行比较， 且探测它们之间的幅度差的幅度比较电路 244 ； 限制幅度比较电路 244 的输出带 宽的环路滤波器 245 ； 对频带限制了的信号进行放大的可变增益放大器 (IVGA)246 ； 将幅度 控制环路的放大了的电压转换成电流的电压 - 电流转换电路 247 ； 电平转换电路 248 ； 以及 将电流转换成电压的滤波器 249。 在包括这些构成部分的发射电路 TXC 中， 能够同时执行相 位调制和幅度调制。
在 GSM 模式中， 沿幅度控制环路的正向路径排列的幅度比较电路 244、 可变增益放 大器 246、 电压 - 电流转换电路 247、 以及电平转换电路 248， 被保持不激活。幅度环路的输 出被馈送到控制功率模块 430 中的电源 Vdd 的控制电路 431， 使得有可能控制功率放大器 431a 和 431b 的电源电压， 以便保持其输出电压在所希望的电平上。 功率放大器 431a 是 GSM 信号的放大器。功率放大器 431b 是 DCS 和 PCS 信号的放大器。
根据实施方案已经具体地描述了本发明人提出的本发明， 但本发明不局限于这些 实施方案。例如， 虽然在上述各实施方案中， 各混频电路的负载电阻被加倍， 使电流量被减 半， 且提供了用来馈送电流量减半的电流的电流源， 但负载电阻的增大倍数不局限于 2。可 以增大可选的倍数， 例如 1.5 或 3 倍。而且， 在上述各实施方案中， 电阻器 Re3 被提供于包 括在各个混频电路 212a 和 212b 中的下级差分晶体管 Q11 与 Q12 的发射极之间， 但也可以 省略电阻器 Re3。提供在各个发射极之间的电阻器 Re3 使混频电路的增益调节更容易。电 阻器 Re1 和 Re2 被分别连接在 Q11 和 Q12 的发射极与地之间。作为恒流源而工作的晶体管 可以被用来代替电阻器 Re1 和 Re2。
而且， 即使用于上述各实施方案的混频电路包括双极晶体管， 但本发明也可应用 于包括 MOSFET 代替双极晶体管的混频电路。用来施加电流的电流镜电路也可以包括双极 晶体管来代替 PMOSFET。
在上面的描述中， 已经根据本发明被应用于能够基于 3 种通信系统亦即包含本发 明所希望的应用领域的 GSM、 DCS、 PCS 而进行通信的便携电话的射频通信系统中使用的 RF IC 的情况， 描述了本发明人提出的本发明。但本发明的应用不局限于这种 RF IC。本发明 也可应用于例如基于 CDMA 系统的便携电话中使用的、 或无线 LAN 系统或采用蓝牙技术的无 线通信系统中使用的 RF IC。